CN104218092B - 一种薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN104218092B CN104218092B CN201410397694.7A CN201410397694A CN104218092B CN 104218092 B CN104218092 B CN 104218092B CN 201410397694 A CN201410397694 A CN 201410397694A CN 104218092 B CN104218092 B CN 104218092B
- Authority
- CN
- China
- Prior art keywords
- tft
- thin film
- light shield
- active area
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 73
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000002210 silicon-based material Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 94
- 238000000034 method Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000012163 sequencing technique Methods 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000012216 screening Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000009467 reduction Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 133
- 238000005516 engineering process Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- -1 boron ion Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明提供一种薄膜晶体管及其制备方法、阵列基板和显示装置。该薄膜晶体管包括栅极、有源区、源极和漏极，栅极设置在有源区的上方，源极和漏极分设在有源区的相对两侧，有源区采用低温多晶硅材料，还包括非金属遮光层，非金属遮光层设置在有源区的下方，且在正投影方向上与有源区至少部分重叠，非金属遮光层能对全波段可见光的背光进行遮挡。该薄膜晶体管通过设置非金属遮光层，能使照射到有源区上的部分背光光线被遮挡住，从而使薄膜晶体管的漏电流降低，同时，由于非金属遮光层不会产生寄生电容，因此针对双栅结构的薄膜晶体管，不再需要将非金属遮光层分隔为面积较小的两个小片，还能够确保采用该薄膜晶体管的显示产品的良率更高。
Description
技术领域
本发明涉及显示技术领域，具体地，涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。
背景技术
液晶显示装置(LCD：Liquid Crystal Display)因其体积小、功耗低、无辐射等特点已成为目前平板显示装置中的主流产品。
薄膜晶体管是液晶显示装置中必不可少的控制器件，薄膜晶体管包括栅极、源极与漏极，薄膜晶体管通常采用非晶硅(a-Si)材料形成。
随着显示技术的发展，出现了采用多晶硅(p-Si)材料形成薄膜晶体管的方式。具体的，可形成多晶硅(p-Si)薄膜层，然后对多晶硅(p-Si)薄膜层进行掺杂等工艺，从而形成薄膜晶体管的有源区、源极区与漏极区。研究显示，采用多晶硅(p-Si)材料形成的薄膜晶体管的性能比采用非晶硅材料形成的薄膜晶体管的性能高100多倍。多晶硅包括高温多晶硅(HTPS)和低温多晶硅(LTPS)，其中，采用低温多晶硅形成的薄膜晶体管具有较高的电子迁移率，还能缩小薄膜晶体管的尺寸，因此广泛应用于液晶显示装置中，既实现了高开口率，又使得相应的显示装置具有高亮度、低耗电的优点。
与采用非晶硅材料形成的薄膜晶体管相比，采用低温多晶硅材料形成的薄膜晶体管工作时漏电流比较大，而漏电流较大的主要原因是显示时背光对有源区进行照射，从而产生了较大的光致漏电流。目前主要是通过在有源区下面制备一层遮光金属来降低漏电流，同时，薄膜晶体管采用双栅结构也能从一定程度上降低漏电流。在实际制备中，对于主要采用双栅结构的低温多晶硅薄膜晶体管的制备，双栅结构的薄膜晶体管的有源区下面遮光金属层分隔开时(即遮光金属层被分隔为面积较小的两片，且两片间隔设置)，由于遮光金属层与有源区之间的正对面积相对减小，所以遮光金属层的寄生电容减小，这能使产品的良率更高。
但随着液晶显示装置越来越往高PPI(像素密度)发展，想把薄膜晶体管有源区下面的遮光金属层分开越来越困难。因此，采用遮光金属层来降低漏电流的方案无法同时实现使寄生电容更小的要求，导致最终显示产品的良率并不是很高。
发明内容
本发明针对现有技术中存在的上述技术问题，提供一种薄膜晶体管及其制备方法、阵列基板和显示装置。该薄膜晶体管通过设置非金属遮光层，能使照射到有源区上的部分背光光线被遮挡住，从而使薄膜晶体管的漏电流降低，同时，由于非金属遮光层为非金属材料，所以不会产生寄生电容，因此即使针对双栅结构的薄膜晶体管，也不需要将非金属遮光层分隔为面积较小的两个小片，还能够确保采用该薄膜晶体管的显示产品的良率更高。
本发明提供一种薄膜晶体管，包括栅极、有源区、源极和漏极，所述栅极设置在所述有源区的上方，所述源极和所述漏极分设在所述有源区的相对两侧，所述有源区采用低温多晶硅材料，还包括非金属遮光层，所述非金属遮光层设置在所述有源区的下方，且在正投影方向上与所述有源区至少部分重叠，所述非金属遮光层能对全波段可见光的背光进行遮挡。
优选地，所述非金属遮光层采用一维光子晶体光学薄膜，所述一维光子晶体光学薄膜包括相互覆叠的第一膜层和第二膜层。
优选地，相互覆叠的所述第一膜层和所述第二膜层为一组或多组。
优选地，所述第一膜层和所述第二膜层的折射率不同，所述第一膜层和所述第二膜层的折射率范围均为1-5。
优选地，所述第一膜层采用TiO2材料，所述第二膜层采用SiO2材料。
优选地，所述第一膜层和所述第二膜层的厚度比为1:1.136。
优选地，所述非金属遮光层设置在所述源极和所述漏极对应的区域之间，且在正投影方向上与所述栅极至少部分重叠。
优选地，所述栅极为至少一个，所述栅极位于所述非金属遮光层的正投影方向上。
优选地，所述有源区中还设置有轻掺杂漏极，所述轻掺杂漏极设置在所述源极和所述漏极之间，且分居在所述栅极对应的区域的两侧。
优选地，在所述有源区与所述栅极之间还设置有栅绝缘层，在所述非金属遮光层与所述有源区之间还设置有缓冲层。
本发明还提供一种阵列基板，包括衬底基板，所述衬底基板上设置有上述薄膜晶体管。
本发明还提供一种显示装置，包括上述阵列基板。
本发明还提供一种上述薄膜晶体管的制备方法，包括形成栅极、有源区、源极和漏极的步骤，还包括形成非金属遮光层的步骤。
优选地，所述制备方法具体包括：
步骤S1：采用构图工艺在衬底基板上形成包括所述非金属遮光层的图形；
步骤S2：在完成步骤S1的所述衬底基板上先后形成缓冲层和包括所述有源区的图形；
步骤S3：在完成步骤S2的所述衬底基板上先后形成栅绝缘层和包括所述栅极的图形；
步骤S4：在完成步骤S3的所述衬底基板上形成所述源极和所述漏极，所述源极和所述漏极采用离子注入方式形成于所述有源区的相对两侧。
优选地，所述采用构图工艺在衬底基板上形成包括所述非金属遮光层的图形具体包括：
当所述非金属遮光层为采用一组相互覆叠的第一膜层和第二膜层形成时，形成所述非金属遮光层的步骤具体包括：
步骤S11：采用溅射或沉积的方法在所述衬底基板上形成一层第一膜层膜；
步骤S12：采用溅射或沉积的方法在完成步骤S11的所述衬底基板上形成一层第二膜层膜；
步骤S13：通过一次构图工艺形成包括所述非金属遮光层的图形；
当所述非金属遮光层为采用多组相互覆叠的第一膜层和第二膜层形成时，形成所述非金属遮光层的步骤具体包括：
多次重复所述步骤S11和所述步骤S12，然后通过一次构图工艺形成包括所述非金属遮光层的图形。
优选地，所述步骤S11和所述步骤S12的先后顺序可互换。
优选地，所述步骤S4还包括采用离子注入方式在所述有源区中形成轻掺杂漏极。
本发明的有益效果：本发明所提供的薄膜晶体管，通过在有源区的下方设置非金属遮光层，能使照射到有源区上的部分背光光线被遮挡住，从而使薄膜晶体管的漏电流降低，同时，由于非金属遮光层为非金属材料，所以不会产生寄生电容，因此即使针对双栅结构的薄膜晶体管，也不需要将非金属遮光层分隔为面积较小的两个小片，还能够确保采用该薄膜晶体管的显示产品的良率更高。
本发明所提供的阵列基板，通过采用上述薄膜晶体管，提高了其显示性能。本发明所提供的显示装置，通过采用上述阵列基板，使其显示性能得到了进一步提高。
附图说明
图1为本发明实施例1中薄膜晶体管的结构剖视图；
图2为图1中非金属遮光层的一种结构剖视图；
图3为图1中非金属遮光层的另一种结构剖视图；
图4为形成非金属遮光层的步骤的示意图；
图5为形成缓冲层和有源区的步骤的示意图；
图6为形成栅绝缘层和栅极的步骤的示意图；
图7为形成源极、漏极和轻掺杂漏极的步骤的示意图。
其中的附图标记说明：
1.栅极；2.有源区；3.源极；4.漏极；5.非金属遮光层；51.第一膜层；52.第二膜层；6.轻掺杂漏极；7.栅绝缘层；8.缓冲层；9.衬底基板。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明一种薄膜晶体管及其制备方法、阵列基板和显示装置作进一步详细描述。
实施例1：
本实施例提供一种薄膜晶体管，如图1所示，包括栅极1、有源区2、源极3和漏极4，栅极1设置在有源区2的上方，源极3和漏极4分设在有源区2的相对两侧，有源区2采用低温多晶硅材料，还包括非金属遮光层5，非金属遮光层5设置在有源区2的下方，且在正投影方向上与有源区2至少部分重叠，非金属遮光层5能对全波段可见光的背光进行遮挡。
非金属遮光层5的设置，能使照射到有源区2上的一部分背光光线被遮住，从而使薄膜晶体管的漏电流降低，同时，由于非金属遮光层5为非金属材料，所以不会产生寄生电容，因此即使针对双栅结构的薄膜晶体管，也不需要将非金属遮光层5分隔为两个小片，还能够确保采用该薄膜晶体管的显示产品的良率更高。
本实施例中，非金属遮光层5采用一维光子晶体光学薄膜，一维光子晶体光学薄膜包括相互覆叠的第一膜层51和第二膜层52。相互覆叠的第一膜层51和第二膜层52为一组(如图2所示)或多组(如图3所示)。第一膜层51和第二膜层52的折射率不同，第一膜层51和第二膜层52的折射率范围均为1-5。一组或多组第一膜层51和第二膜层52的设置，能够对全波段可见光的背光进行反射，并使全波段可见光的背光绝大部分被反射回背光光源方向，即全波段可见光的背光不能通过非金属遮光层5，从而使非金属遮光层5起到了遮光的作用。
本实施例中，第一膜层51采用TiO2材料，第二膜层52采用SiO2材料。第一膜层51和第二膜层52的厚度比可为1:1.136。
需要说明的是，本实施例中，对第一膜层51和第二膜层52的材料和厚度比不做限定，即第一膜层51和第二膜层52还可以采用其他材料，相应地，第一膜层51和第二膜层52的厚度比也可以发生变化，只要最终确保整个非金属遮光层5能够对全波段可见光的背光进行遮挡即可。
本实施例中，非金属遮光层5设置在源极3和漏极4对应的区域之间，且在正投影方向上与栅极1至少部分重叠。非金属遮光层5与有源区2至少部分重叠，且非金属遮光层5设置在源极3与漏极4对应的区域之间，目的是为了使非金属遮光层5至少要遮住有源区2的一部分区域，从而使照射到有源区2的背光光线能够被遮住一部分，进而降低有源区2的漏电流；当然，非金属遮光层5也可以与有源区2完全重叠，这样，非金属遮光层5就将有源区2完全遮住，从而使照射到有源区2的背光光线被全部遮住，能够更进一步地降低有源区2的漏电流。
其中，栅极1为至少一个，栅极1位于非金属遮光层5的正投影方向上。本实施例中，栅极1设置有两个，即该薄膜晶体管为双栅结构。双栅极1的设置能够对漏电流形成缓冲，从而起到减小薄膜晶体管的漏电流的作用。
本实施例中，有源区2中还设置有轻掺杂漏极6，轻掺杂漏极6设置在源极3和漏极4之间，且分居在栅极1对应的区域的两侧。轻掺杂漏极6的设置能够使薄膜晶体管的漏电流形成缓冲，从而起到降低薄膜晶体管的漏电流的作用。
本实施例中，有源区2与栅极1之间还设置有栅绝缘层7，在非金属遮光层5与有源区2之间还设置有缓冲层8。栅绝缘层7的设置能够使有源区2与栅极1之间相互绝缘。有源区2采用低温多晶硅材料形成在衬底基板9上，缓冲层8用于阻挡衬底基板9中所含的杂质扩散进入薄膜晶体管的有源区2中，防止对薄膜晶体管的阈值电压和漏电流等特性产生影响；同时，由于低温多晶硅通常是采用准分子激光退火的方法形成在衬底基板9上，设置缓冲层8能进一步防止准分子激光退火造成衬底基板9中的杂质扩散，提高低温多晶硅形成的薄膜晶体管的质量。
基于薄膜晶体管的上述结构，本实施例还提供一种薄膜晶体管的制备方法，包括形成栅极1、有源区2、源极3和漏极4的步骤，还包括形成非金属遮光层5的步骤。
如图4-图7所示，该制备方法具体包括：
步骤S1：采用构图工艺在衬底基板9上形成包括非金属遮光层5的图形。
在该步骤中，当非金属遮光层5为采用一组相互覆叠的第一膜层51和第二膜层52形成时，形成非金属遮光层5的步骤具体包括：
步骤S11：采用溅射或沉积的方法在衬底基板9上形成一层第一膜层膜；
步骤S12：采用溅射或沉积的方法在完成步骤S11的衬底基板9上形成一层第二膜层膜；
步骤S13：通过一次构图工艺形成包括非金属遮光层5的图形，即对第一膜层膜和第二膜层膜进行一次曝光、显影和刻蚀工艺即可形成非金属遮光层5。
当非金属遮光层5为采用多组相互覆叠的第一膜层51和第二膜层52形成时，形成非金属遮光层5的步骤具体包括：
多次重复步骤S11和步骤S12，然后通过一次构图工艺形成包括非金属遮光层5的图形，即对多组第一膜层膜和第二膜层膜进行一次曝光、显影和刻蚀工艺即可形成非金属遮光层5。
其中，所述构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。
在本实施例中，所述构图工艺包括：首先，在衬底基板9上形成(如溅射、沉积或涂覆等)一层用于形成非金属遮光层5的材料；接着，在该层材料上涂覆一层光刻胶；然后，用设置有包括非金属遮光层5的图形的掩模板对光刻胶进行曝光；最后经过显影、刻蚀后形成包括非金属遮光层5的图形。本实施例薄膜晶体管的制备方法中，涉及到通过构图工艺形成的膜层的制备工艺与此相同，不再详细赘述。
需要说明的是，上述步骤S11和步骤S12的先后顺序可互换。即第一膜层膜和第二膜层膜形成的先后顺序可以互换，也即第一膜层51和第二膜层52的位置可以互换。
步骤S2：在完成步骤S1的衬底基板9上先后形成缓冲层8和包括有源区2的图形。
步骤S3：在完成步骤S2的衬底基板9上先后形成栅绝缘层7和包括栅极1的图形。
步骤S4：在完成步骤S3的衬底基板9上形成源极3和漏极4，源极3和漏极4采用离子注入方式形成于有源区2的相对两侧。
在该步骤中，注入的离子通常为硼离子或磷离子。
上述步骤中，缓冲层8、有源区2、栅绝缘层7和栅极1均通过构图工艺形成，与形成非金属遮光层5的工艺过程相同，具体形成过程不再赘述。
本实施例中，步骤S4还包括采用离子注入方式在有源区2中形成轻掺杂漏极6，其中，注入的离子也通常为硼离子或磷离子，只是形成轻掺杂漏极6注入的离子的量少于形成源极3和漏极4注入的离子的量。本实施例中，轻掺杂漏极6与源极3和漏极4同时形成。
实施例1的有益效果：实施例1中所提供的薄膜晶体管，通过在有源区的下方设置非金属遮光层，能使照射到有源区上的部分背光光线被遮挡住，从而使薄膜晶体管的漏电流降低，同时，由于非金属遮光层为非金属材料，所以不会产生寄生电容，因此即使针对双栅结构的薄膜晶体管，也不需要将非金属遮光层分隔为面积较小的两个小片，还能够确保采用该薄膜晶体管的显示产品的良率更高。
实施例2：
本实施例提供一种阵列基板，包括衬底基板，衬底基板上设置有实施例1中的薄膜晶体管。
本实施例中所提供的阵列基板包括高级超维场转换显示方式(即ADS显示方式)的阵列基板、扭曲向列型显示方式(即TN显示方式)的阵列基板以及其他任何能够采用实施例1中的薄膜晶体管进行控制的阵列基板。
其中，ADS(ADvanced Super Dimension Switch，高级超维场转换)模式是平面电场宽视角核心技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。ADS模式的开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
通过采用实施例1中的薄膜晶体管，能进一步提高阵列基板的显示性能。
实施例3：
本实施例提供一种显示装置，包括实施例2中的阵列基板。
通过采用实施例2中的阵列基板，使显示装置的显示性能得到了进一步提高。
上述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (15)
1.一种薄膜晶体管，包括栅极、有源区、源极和漏极，所述栅极设置在所述有源区的上方，所述源极和所述漏极分设在所述有源区的相对两侧，所述有源区采用低温多晶硅材料，其特征在于，还包括非金属遮光层，所述非金属遮光层设置在所述有源区的下方，且在正投影方向上与所述有源区至少部分重叠，所述非金属遮光层能对全波段可见光的背光进行遮挡；
所述非金属遮光层采用一维光子晶体光学薄膜，所述一维光子晶体光学薄膜包括相互覆叠的第一膜层和第二膜层；
所述第一膜层采用TiO2材料，所述第二膜层采用SiO2材料。
2.根据权利要求1所述的薄膜晶体管，其特征在于，相互覆叠的所述第一膜层和所述第二膜层为一组或多组。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一膜层和所述第二膜层的折射率不同，所述第一膜层和所述第二膜层的折射率范围均为1-5。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一膜层和所述第二膜层的厚度比为1:1.136。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述非金属遮光层设置在所述源极和所述漏极对应的区域之间，且在正投影方向上与所述栅极至少部分重叠。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述栅极为至少一个，所述栅极位于所述非金属遮光层的正投影方向上。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述有源区中还设置有轻掺杂漏极，所述轻掺杂漏极设置在所述源极和所述漏极之间，且分居在所述栅极对应的区域的两侧。
8.根据权利要求7所述的薄膜晶体管，其特征在于，在所述有源区与所述栅极之间还设置有栅绝缘层，在所述非金属遮光层与所述有源区之间还设置有缓冲层。
9.一种阵列基板，包括衬底基板，其特征在于，所述衬底基板上设置有权利要求1-8任意一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
11.一种如权利要求1-8任意一项所述的薄膜晶体管的制备方法，包括形成栅极、有源区、源极和漏极的步骤，其特征在于，还包括形成非金属遮光层的步骤。
12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述制备方法具体包括：
步骤S1：采用构图工艺在衬底基板上形成包括所述非金属遮光层的图形；
步骤S2：在完成步骤S1的所述衬底基板上先后形成缓冲层和包括所述有源区的图形；
步骤S3：在完成步骤S2的所述衬底基板上先后形成栅绝缘层和包括所述栅极的图形；
步骤S4：在完成步骤S3的所述衬底基板上形成所述源极和所述漏极，所述源极和所述漏极采用离子注入方式形成于所述有源区的相对两侧。
13.根据权利要求12所述的薄膜晶体管的制备方法，其特征在于，所述采用构图工艺在衬底基板上形成包括所述非金属遮光层的图形具体包括：
当所述非金属遮光层为采用一组相互覆叠的第一膜层和第二膜层形成时，形成所述非金属遮光层的步骤具体包括：
步骤S11：采用溅射或沉积的方法在所述衬底基板上形成一层第一膜层膜；
步骤S12：采用溅射或沉积的方法在完成步骤S11的所述衬底基板上形成一层第二膜层膜；
步骤S13：通过一次构图工艺形成包括所述非金属遮光层的图形；
当所述非金属遮光层为采用多组相互覆叠的第一膜层和第二膜层形成时，形成所述非金属遮光层的步骤具体包括：
多次重复所述步骤S11和所述步骤S12，然后通过一次构图工艺形成包括所述非金属遮光层的图形。
14.根据权利要求13所述的薄膜晶体管的制备方法，其特征在于，所述步骤S11和所述步骤S12的先后顺序可互换。
15.根据权利要求12所述的薄膜晶体管的制备方法，其特征在于，所述步骤S4还包括采用离子注入方式在所述有源区中形成轻掺杂漏极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410397694.7A CN104218092B (zh) | 2014-08-13 | 2014-08-13 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
| PCT/CN2014/092908 WO2016023305A1 (zh) | 2014-08-13 | 2014-12-03 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410397694.7A CN104218092B (zh) | 2014-08-13 | 2014-08-13 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104218092A CN104218092A (zh) | 2014-12-17 |
| CN104218092B true CN104218092B (zh) | 2017-08-25 |
Family
ID=52099404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410397694.7A Active CN104218092B (zh) | 2014-08-13 | 2014-08-13 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104218092B (zh) |
| WO (1) | WO2016023305A1 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795496A (zh) * | 2015-04-08 | 2015-07-22 | 深圳市华星光电技术有限公司 | 双栅极器件以及双栅极器件的制造方法 |
| CN104979405B (zh) * | 2015-07-22 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
| CN105093679B (zh) * | 2015-08-20 | 2017-12-05 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板和显示装置 |
| CN105336745B (zh) * | 2015-09-30 | 2019-01-22 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板 |
| CN105977262B (zh) | 2016-05-27 | 2019-09-20 | 深圳市华星光电技术有限公司 | 一种显示装置、阵列基板及其制造方法 |
| CN106229338A (zh) * | 2016-08-24 | 2016-12-14 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制备方法 |
| CN108878537B (zh) * | 2017-05-12 | 2021-02-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示面板和显示装置 |
| CN108258143A (zh) * | 2018-01-12 | 2018-07-06 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN109283734A (zh) * | 2018-11-20 | 2019-01-29 | 京东方科技集团股份有限公司 | 彩膜基板和显示装置 |
| CN109754710B (zh) * | 2019-02-28 | 2021-08-03 | 昆山国显光电有限公司 | 遮光层及显示装置 |
| CN111524916A (zh) * | 2020-04-28 | 2020-08-11 | 深圳市华星光电半导体显示技术有限公司 | 光电转换器件及其制作方法、显示装置 |
| CN111785735B (zh) * | 2020-07-02 | 2022-07-12 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法、显示面板 |
| CN114002887B (zh) * | 2021-11-01 | 2022-10-04 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03290622A (ja) * | 1990-04-09 | 1991-12-20 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタ |
| TWI244571B (en) * | 2002-01-30 | 2005-12-01 | Sanyo Electric Co | Semiconductor display device |
| JP4419577B2 (ja) * | 2004-01-19 | 2010-02-24 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| US8330906B2 (en) * | 2008-04-25 | 2012-12-11 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| CN102023424B (zh) * | 2009-09-09 | 2013-04-03 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| WO2012063436A1 (ja) * | 2010-11-10 | 2012-05-18 | シャープ株式会社 | 表示装置用基板及びその製造方法、表示装置 |
-
2014
- 2014-08-13 CN CN201410397694.7A patent/CN104218092B/zh active Active
- 2014-12-03 WO PCT/CN2014/092908 patent/WO2016023305A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN104218092A (zh) | 2014-12-17 |
| WO2016023305A1 (zh) | 2016-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104218092B (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US9735182B2 (en) | Array substrate, display device, and method for manufacturing the array substrate | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| TWI238277B (en) | Liquid crystal display device | |
| US9664973B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| JP6043815B2 (ja) | 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス | |
| CN104871080B (zh) | 液晶显示器 | |
| CN104932152B (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
| US10157940B2 (en) | Method for manufacturing LTPS array substrate | |
| US20140061645A1 (en) | Thin Film Transistor Array Substrate, Manufacturing Method Thereof, And Display Device | |
| CN103151359A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN109148491A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103226272A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN106200173A (zh) | 阵列基板及其制作方法 | |
| CN103346159B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN103885261A (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
| CN106601754A (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN103728803A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN104733323A (zh) | 一种低温多晶硅薄膜晶体管的制造方法 | |
| CN104576527B (zh) | 一种阵列基板的制备方法 | |
| KR102227519B1 (ko) | 표시 기판 및 그의 제조방법 | |
| CN203720505U (zh) | 一种阵列基板及显示装置 | |
| CN203277383U (zh) | 一种阵列基板及显示装置 | |
| CN106328554A (zh) | 对位结构、显示装置及利用对位结构测量对位精度的方法 | |
| CN102778793A (zh) | 一种液晶显示装置、阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |