CN104576527B - 一种阵列基板的制备方法 - Google Patents

一种阵列基板的制备方法 Download PDF

Info

Publication number
CN104576527B
CN104576527B CN201410856151.7A CN201410856151A CN104576527B CN 104576527 B CN104576527 B CN 104576527B CN 201410856151 A CN201410856151 A CN 201410856151A CN 104576527 B CN104576527 B CN 104576527B
Authority
CN
China
Prior art keywords
insulating barrier
conductive layer
layer
array base
partial light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410856151.7A
Other languages
English (en)
Other versions
CN104576527A (zh
Inventor
杜海波
申智渊
明星
虞晓江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410856151.7A priority Critical patent/CN104576527B/zh
Priority to PCT/CN2015/071046 priority patent/WO2016106880A1/zh
Publication of CN104576527A publication Critical patent/CN104576527A/zh
Application granted granted Critical
Publication of CN104576527B publication Critical patent/CN104576527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板的制备方法，属于显示技术领域，提高了半曝光技术的成功率，并且提高了阵列基板的良品率。该阵列基板的制备方法包括：形成待刻蚀的导电层；在所述导电层之上形成绝缘层，在所述绝缘层之上形成光刻胶层；进行半色调光罩工艺或灰色调光罩工艺，去除所述光罩的完全透光区域对应的绝缘层，并去除部分透光区域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚度；去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构；去除剩余的光刻胶层以及所述部分透光区域对应的绝缘层。本发明可用于液晶电视、液晶显示器、手机、平板电脑等显示装置。

Description

一种阵列基板的制备方法
技术领域
本发明涉及显示技术领域，具体地说，涉及一种阵列基板的制备方法。
背景技术
在阵列基板的制作过程中，为了减少曝光次数，工程人员常使用半曝光技术。利用半曝光技术，可仅通过一道光罩(Mask)、同时对两层以上的待处理材料进行图案化处理，从而提高生产效率，降低生产成本。
但是受到材料和曝光工艺的制约，半曝光技术后残留的光刻胶层的厚度及过度坡度通常不易控制，这样可能造成光刻胶层的部分保留区域出现镂空等不良现象。进而降低了光刻胶层对下层待处理材料的掩蔽性，使得待处理材料经过刻蚀工艺后形成的结构与预设定的不符。降低了半曝光技术的成功率，降低了阵列基板的良品率，提高了阵列基板的生产成本。
发明内容
本发明的目的在于提供一种阵列基板的制备方法，提高了半曝光技术的成功率，并且提高了阵列基板的良品率。
本发明提供了一种阵列基板的制备方法，包括：
形成待刻蚀的导电层；
在所述导电层之上形成绝缘层，在所述绝缘层之上形成光刻胶层；
进行半色调光罩工艺或灰色调光罩工艺，去除所述光罩的完全透光区域对应的绝缘层，并去除部分透光区域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚度；
去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构；
去除剩余的光刻胶层以及所述部分透光区域对应的绝缘层。
其中，去除所述光罩的完全透光区域对应的光刻胶层和绝缘层，并去除部分透光区域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚度包括：
通过干刻工艺，去除所述光罩的完全透光区域对应的绝缘层，并去除部分透光区域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚度。
其中，去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构包括：
通过湿刻工艺，去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构。
其中，所述导电层的材质为氧化铟锡、氧化铟锌或氧化铟镓锌。
其中，所述阵列基板的驱动采用边缘场开关技术，所述导电层为所述阵列基板上的公共电极层。
其中，所述绝缘层的材质为硅的氮化物或硅的氧化物。
其中，所述导电层的材质为金属或金属氧化物。
其中，所述部分透光区域的光强透过率为30％～50％。
本发明带来了以下有益效果：本发明实施例提供了一种阵列基板的制备方法，该制备方法中采用绝缘层作为刻蚀导电层的掩膜，降低了对半曝光技术后所形成的光刻胶层的部分保留区域的质量要求。此时即使光刻胶层的部分保留区域出现镂空等不良现象，也不易影响到绝缘层对下层待刻蚀的导电层的掩蔽性，保证了刻蚀后导电层可以形成与预设定相符的结构，保证了半曝光技术的成功率，提高了阵列基板的良品率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：
图1是本发明实施例中的阵列基板的制备方法的流程示意图；
图2至7是本发明实施例中的阵列基板的结构示意图。
附图标记说明：
1—导电层； 2—绝缘层； 3—下层结构；
4—源极； 5—漏极； 6—有机层；
7—光刻胶层； 8—光罩； 81—完全透光区域；
82—部分透光区域； 83—不透光区域； 9—平坦层；
10—像素电极层； 11—触控层金属线。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
本发明提供了一种阵列基板的制备方法，本发明实施例中以采用边缘场开关技术(Fringe Field Switching，简称FFS)进行驱动的阵列基板为例进行说明。FFS的核心技术特性可简单描述为：通过同一平面内狭缝状像素电极边缘所产生的电场，使狭缝状电极间以及电极正上方的所有取向液晶分子都能够产生平面旋转，从而提高了液晶层的透光效率。FFS技术可以提高液晶显示器的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。
具体的，本阵列基板的制备方法以构成该阵列基板的公共电极层及位于其上的绝缘层2的图案为例进行说明。如图1所示，该阵列基板的制备方法包括：
步骤S101、形成待刻蚀的导电层。
本发明实施例的技术方案中，该导电层1为该阵列基板的公共电极层，因此该导电层1的材质可选为氧化铟锡、氧化铟锌或氧化铟镓锌等透明导电材质。
在形成该待刻蚀的导电层1之前，如图2所示，需在该阵列基板的衬底结构上形成包括薄膜晶体管(Thin Film Transistor，简称TFT)的栅极、栅极绝缘层、有源层等结构的下层结构3，之后在该下层结构3上形成该薄膜晶体管的源极4和漏极5。由于漏极5需要电连接至阵列基板的像素电极，在漏极5之上的有机层6形成有对应漏极5的过孔。
之后，在所形成的有机层6之上，形成本实施例中的作为公共电极层的、待刻蚀的导电层1。可通过采用溅射或热蒸发的方式沉积形成厚度大致为的导电层1。
步骤S102、在导电层之上形成绝缘层，在绝缘层之上形成光刻胶层。
本发明实施例中，导电层1及位于其之上的绝缘层2可在同一次半色调光罩工艺或灰色调光罩工艺中进行图案化处理。因此，如图3所示，在导电层1之上形成绝缘层2之后，形成覆盖绝缘层2的光刻胶层7。
步骤S103、进行半色调光罩工艺或灰色调光罩工艺，去除光罩的完全透光区域对应的绝缘层，并去除部分透光区域对应的光刻胶层、减小部分透光区域对应的绝缘层的厚度。
形成光刻胶层7之后，可利用半色调光罩工艺或灰色调光罩工艺，同时对该阵列基板的导电层1和绝缘层2进行图案化处理。
如图4所示，在经过半色调光罩工艺或灰色调光罩工艺后，对阵列基板进行显影处理，光刻胶层7会形成对应光罩8的完全透光区域81的不保留区、对应部分透光区域82的部分保留区、对应不透光区域83的完全保留区。其中，光罩8的部分透光区域82的光强透过率大约为30％～50％，所形成的光刻胶的完全保留区域和部分保留区域的厚度比可为4:1左右。
之后，可通过干刻工艺，去除光罩8的完全透光区域81对应的绝缘层2，并去除部分透光区域82对应的光刻胶层7、减小部分透光区域82对应的绝缘层2的厚度。其中，由于光刻胶层7和绝缘层2的材质不同，因此光刻胶层7和绝缘层2需要利用不同的气体进行干刻处理。
在本发明实施例中，由于此时光罩8的完全透光区域81对应的光刻胶层7已通过显影处理去除，可首先对完全透光区域81对应的绝缘层2进行干刻工艺。之后，更换干刻气体，对光刻胶层7进行刻蚀工艺。
由于部分透光区域82对应的光刻胶层7的厚度经过显影处理之后，剩余的厚度小于不透光区域83对应的光刻胶层7的厚度；因此，可通过控制干刻气体的浓度和流通速度等参数，对整个光刻胶层7进行刻蚀工艺，完全去除部分透光区域82对应的光刻胶层7，同时保证不透光区域83仍存留有光刻胶层7。
部分透光区域82对应的光刻胶层7去除后，暴露出部分绝缘层2。此时，可再次更换干刻气体，对所暴露出的绝缘层2进行刻蚀处理、减小这部分绝缘层2的厚度。
或者，也可将对应于光刻胶的干刻气体和对应于绝缘层2的干刻气体进行掺杂，利用该掺杂气体，同时对该阵列基板上的光刻胶层7和绝缘层2进行干刻处理。
需要说明的是，对光刻胶层7的部分透光区域82对应的绝缘层2进行干刻处理后，应保证这部分被干刻处理之后的绝缘层2仍然能够完全覆盖其所对应的导电层1。
步骤S104、去除绝缘层未覆盖区域的导电层，形成导电层的结构。
如图5所示，对绝缘层2进行干刻处理、形成绝缘层2的图案后，可以绝缘层2作为掩膜，对位于绝缘层2之下的导电层1进行处理。通过湿刻工艺，去除绝缘层2未覆盖区域的导电层1，形成导电层1的结构。此时，作为公共电极层的导电层1的图案化处理完毕。
由于本发明实施例中采用绝缘层2作为刻蚀导电层1的掩膜，降低了对半曝光技术后所生成的光刻胶层7的部分保留区域的质量要求(例如膜厚均匀性等)。此时即使光刻胶层7的部分保留区域出现镂空等不良现象，也不易影响到绝缘层2对下层待刻蚀的导电层1的掩蔽性，保证了刻蚀后的导电层1可以形成与预设定相符的结构，保证了半曝光技术的成功率，提高了阵列基板的良品率。
步骤S105、去除剩余的光刻胶层以及部分透光区域对应的绝缘层。
如图6所示，在图5所示的阵列基板的结构的基础上，再次通过干刻处理，先后或同时去除剩余的光刻胶层7、以及光罩8的部分透光区域82对应的绝缘层2。
由于在本发明中，已预先将部分透光区域82对应的绝缘层2的厚度减小。因此，若是在此步骤中处理不当，导致在将部分透光区域82对应的绝缘层2去除之前、剩余的光刻胶层7已被完全去除，仍可继续对绝缘层2进行干刻处理、形成所需要的绝缘层2的图形，且干刻处理后的绝缘层2的厚度仍然可以保证绝缘效果。
需要注意的是，在进行干刻处理时，应当控制干刻气体的浓度、流通速度等参数。并且需要在部分透光区域82对应的绝缘层2被完全去除后，立刻停止干刻处理，以免不需去除的绝缘层2遭到过度刻蚀、影响其的绝缘效果。
之后，在图6所示的结构的基础上，如图7所示，先后制作形成平坦层9、像素电极层10等多层结构，即可完成该阵列基板的制备工艺。
进一步的，随着智能电子产品的普及，电容式触控屏被广泛的应用于手机、平板电脑等各种电子产品中。目前较为多见的电容式触控屏有OGS(One GlassSolution)、on-cell和in-cell三种技术。其中，in-cell技术由于其制作工艺上的优势，相比OGS技术和on-cell技术，具有更加轻薄、透光性更好、结构更加稳定等优点。
因此，如图7所示，本发明实施例中的阵列基板还包括位于公共电极层上的、提供触控信号的触控层金属线11，采用显示与触控分时扫描的驱动方式，即可利用公共电极层实现该阵列基板的触控功能。具体的：在显示图像时，公共电极层为相应的像素单元提供公共电压，使公共电极层与像素电极层10之间形成电场，并且一个公共电极层可以对应一个或多个像素单元；在触控扫描时，公共电极层作为寻址电极，用于传输触控信号，供位于阵列基板边缘的处理芯片分析、判断触控信号发生处，使得阵列基板甚至整个显示装置可以根据该触控信号进行响应。
需要说明的是，本发明实施例所提供的制备方法并不仅仅适用于对公共电极层及位于其之上的绝缘层2进行构图工艺，只要可利用同一道半色调光罩工艺或灰色调光罩工艺、且采用不同的刻蚀工艺的两层结构均适用于本发明实施例所提供的阵列基板的制备方法。
因此，本发明实施例中的绝缘层2的材质为硅的氮化物或硅的氧化物等适用干刻工艺的绝缘材质；另外，导电层1的材质除了为氧化铟锡、氧化铟锌或氧化铟镓锌等金属氧化物之外，还可为阵列基板上常用的金属。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.一种阵列基板的制备方法，其特征在于，包括：
形成待刻蚀的导电层；
在所述导电层之上形成绝缘层，在所述绝缘层之上形成光刻胶层；
进行半色调光罩工艺或灰色调光罩工艺，去除光罩的完全透光区域对应的绝缘层，并去除部分透光区域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚度；
去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构；
去除剩余的光刻胶层以及所述部分透光区域对应的绝缘层。
2.根据权利要求1所述的方法，其特征在于，去除光罩的完全透光区域对应的光刻胶层和绝缘层，并去除部分透光区域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚度包括：
通过干刻工艺，去除所述光罩的完全透光区域对应的绝缘层，并去除部分透光区域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚度。
3.根据权利要求1所述的方法，其特征在于，去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构包括：
通过湿刻工艺，去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构。
4.根据权利要求1所述的方法，其特征在于，所述导电层的材质为氧化铟锡、氧化铟锌或氧化铟镓锌。
5.根据权利要求4所述的方法，其特征在于，所述阵列基板的驱动采用边缘场开关技术，所述导电层为所述阵列基板上的公共电极层。
6.根据权利要求1所述的方法，其特征在于，
所述绝缘层的材质为硅的氮化物或硅的氧化物。
7.根据权利要求1所述的方法，其特征在于，
所述导电层的材质为金属。
8.根据权利要求1所述的方法，其特征在于，
所述部分透光区域的光强透过率为30％～50％。
CN201410856151.7A 2014-12-31 2014-12-31 一种阵列基板的制备方法 Active CN104576527B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410856151.7A CN104576527B (zh) 2014-12-31 2014-12-31 一种阵列基板的制备方法
PCT/CN2015/071046 WO2016106880A1 (zh) 2014-12-31 2015-01-19 阵列基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410856151.7A CN104576527B (zh) 2014-12-31 2014-12-31 一种阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN104576527A CN104576527A (zh) 2015-04-29
CN104576527B true CN104576527B (zh) 2017-08-29

Family

ID=53092254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410856151.7A Active CN104576527B (zh) 2014-12-31 2014-12-31 一种阵列基板的制备方法

Country Status (2)

Country Link
CN (1) CN104576527B (zh)
WO (1) WO2016106880A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105677123B (zh) * 2016-01-11 2018-09-11 京东方科技集团股份有限公司 一种触控面板及其制作方法、显示装置
CN107154405B (zh) * 2017-05-09 2019-10-22 北京理工大学 金属自容触控基板的过孔刻蚀方法
CN112270891B (zh) * 2020-11-03 2022-09-30 武汉天马微电子有限公司 显示面板及其制备方法、显示装置
CN112542471A (zh) * 2020-12-04 2021-03-23 武汉华星光电半导体显示技术有限公司 阵列基板的制备方法、阵列基板及显示面板
CN114023275B (zh) * 2021-11-29 2022-09-27 Tcl华星光电技术有限公司 背光模组的驱动方法及驱动装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282831B2 (ja) * 1999-06-17 2009-06-24 旭化成ケミカルズ株式会社 ジオール類の製法
CN102543867A (zh) * 2012-03-08 2012-07-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体管阵列基板的制造方法
CN102654807A (zh) * 2011-10-10 2012-09-05 京东方科技集团股份有限公司 触控面板的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282831A (ja) * 1991-03-12 1992-10-07 Fujitsu Ltd 半導体装置の製造方法
US6429058B1 (en) * 2000-06-02 2002-08-06 International Business Machines Corporation Method of forming fully self-aligned TFT improved process window
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
CN100371814C (zh) * 2005-01-26 2008-02-27 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素电极接触点的制造方法
CN100517075C (zh) * 2006-03-09 2009-07-22 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
CN101728333B (zh) * 2008-10-10 2011-06-15 华映视讯（吴江）有限公司 阵列基板的制造方法
KR101117725B1 (ko) * 2009-11-11 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN102681714B (zh) * 2011-10-10 2015-04-29 京东方科技集团股份有限公司 触摸感应器的制造方法及显示设备
CN102723279A (zh) * 2012-06-12 2012-10-10 华南理工大学 一种金属氧化物薄膜晶体管的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282831B2 (ja) * 1999-06-17 2009-06-24 旭化成ケミカルズ株式会社 ジオール類の製法
CN102654807A (zh) * 2011-10-10 2012-09-05 京东方科技集团股份有限公司 触控面板的制备方法
CN102543867A (zh) * 2012-03-08 2012-07-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体管阵列基板的制造方法

Also Published As

Publication number Publication date
CN104576527A (zh) 2015-04-29
WO2016106880A1 (zh) 2016-07-07

Similar Documents

Publication Publication Date Title
CN104576527B (zh) 一种阵列基板的制备方法
CN109148491B (zh) 一种阵列基板及其制备方法、显示装置
US9859304B2 (en) Manufacturing method of array substrate, array substrate and display device
CN103383946A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
EP3187929B1 (en) Array substrate and manufacturing method therefor, and display apparatus
CN105895581A (zh) Tft基板的制作方法
US20170052418A1 (en) Array substrate, manufacturing method thereof, liquid crystal display panel and display device
CN105652541A (zh) 阵列基板的制作方法及液晶显示面板
KR101447397B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 전자 장치
CN103278986B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN104280951A (zh) 阵列基板及其制造方法、显示装置
CN105448824B (zh) 阵列基板及其制作方法、显示装置
WO2015000255A1 (zh) 阵列基板、显示装置及阵列基板的制造方法
WO2013166831A1 (zh) 薄膜晶体管阵列基板及制作方法和显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN103018977A (zh) 一种阵列基板及其制造方法
CN103560114B (zh) 一种tft阵列基板及其制造方法、显示装置
CN104465672A (zh) 阵列基板和显示装置
CN203422543U (zh) 一种阵列基板和显示装置
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN104882450B (zh) 一种阵列基板及其制作方法、显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
WO2015021720A1 (zh) 一种阵列基板及其制备方法及显示装置
CN103412444B (zh) 一种阵列基板及其制作方法和显示面板
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant