CN112542471A - 阵列基板的制备方法、阵列基板及显示面板 - Google Patents
阵列基板的制备方法、阵列基板及显示面板 Download PDFInfo
- Publication number
- CN112542471A CN112542471A CN202011409523.3A CN202011409523A CN112542471A CN 112542471 A CN112542471 A CN 112542471A CN 202011409523 A CN202011409523 A CN 202011409523A CN 112542471 A CN112542471 A CN 112542471A
- Authority
- CN
- China
- Prior art keywords
- region
- thin film
- film transistor
- hole
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 101
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 230
- 239000010409 thin film Substances 0.000 claims abstract description 105
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 31
- 238000002834 transmittance Methods 0.000 claims description 30
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种阵列基板的制备方法、阵列基板及显示面板，制备方法包括如下步骤：提供一衬底并在衬底上形成相互间隔的第一薄膜晶体管和第二薄膜晶体管，以及覆盖第一薄膜晶体管和第二薄膜晶体管的层间绝缘层；在层间绝缘层背离衬底的一侧上涂布光刻胶层，利用半色调光罩对光刻胶层曝光显影以形成一阻挡层；以及，对光刻胶层及层间绝缘层进行多次干法刻蚀，以形成部分暴露第一薄膜晶体管的辅助电极的第一孔、部分暴露第一薄膜晶体管的有源层的第二孔、部分暴露第二薄膜晶体管的有源层的第三孔，以及部分暴露衬底的第四孔。
Description
技术领域
本申请涉及显示装置技术领域，尤其涉及一种阵列基板的制备方法、阵列基板及显示面板。
背景技术
当今社会，市场对柔性AMOLED屏产品的需求越来越大。但是折叠屏终端的价格居高不下，为折叠屏的有效推广和扩展产生阻力。降低柔性屏幕成本是面板商亟需解决的首要任务。
为了提高产品性能，降低功耗，面板行业普遍趋向于引入低温多晶硅薄膜晶体管(LTPS)与氧化物搭载平台形成氧化物薄膜晶体管(LTPO)产品，使得面板生产流程变得更加繁琐，工艺更加复杂。其中，减少掩膜版(Mask)数量成为降低成本的主要手段之一。
为了改善面板功耗问题，面板行业佼佼者都趋向于将氧化物薄膜晶体管技术引入作为产品重中之重的工作重点，而氧化物薄膜晶体管的结构，众所周知，就是将部分低温多晶硅薄膜晶体管替换为氧化物薄膜晶体管，这使得阵列基板结构出现了多种复杂结构，为了实现低温多晶硅薄膜晶体管与氧化物的有序搭接，综上所述，可以简化常规阵列基板的结构。
请参见图1，图1为常规阵列基板的结构示意图。如图1所示的，所述阵列基板包括一衬底10，设置于所述衬底10上且相互错开的一第一薄膜晶体管1和一第二薄膜晶体管2，以及覆盖所述第一薄膜晶体管1和所述第二薄膜晶体管2的层间绝缘层。所述第一薄膜晶体管1为低温多晶硅薄膜晶体管，所述第二薄膜晶体管2为氧化物薄膜晶体管。
续见图1，所述阵列基板包括部分暴露所述第一薄膜晶体管1的辅助电极11的第一孔301、部分暴露所述第一薄膜晶体管1的有源层12的第二孔302、部分暴露所述第二薄膜晶体管2的有源层22的第三孔303，以及部分暴露所述衬底10的第四孔304。其中，所述第一孔301的数量为1，所述第二孔302的数量为两个，所述第三孔303的数量为两个，所述第四孔304的数量为1。并且，所述第一孔301、所述第二孔302以及所述第三孔303为通孔，所述第四孔304为深孔。具体地，所述第二孔302用于分别暴露所述第一薄膜晶体管1的有源层12的一第一接触区121以及一第二接触区122，所述第三孔303用于分别暴露所述第二薄膜晶体管2的有源层22的一第三接触区221以及一第四接触区222。
在如图1所示的常规阵列基板的结构中，由于常规制备工艺中，所述阵列基板的通孔需要2次图形化，所述阵列基板的深孔需要2次图形化，共需要4次曝光和刻蚀过程才能完成图形化。
由于多个所述通孔的深度不一致，为了保障产品特性，仍需考虑过刻问题，且所述深孔同样需要考虑对所述衬底10的过刻深度，所述通孔以及所述深孔的尺寸及深度不同，导致干刻蚀出现负载效应，通常以多道掩膜版或光罩分别进行图形化。
因此，现在需要提出一种新的阵列基板的制备方法、阵列基板及显示面板。
发明内容
本申请实施例提供一种阵列基板的制备方法、阵列基板及显示面板，通过将常规技术中的多道光刻制程减少为一道光刻制程，再结合多道干法刻蚀工艺，以形成多个分别部分暴露阵列基板的至少一薄膜晶体管的金属层或有源层接触区的孔，节约工序，降低生产成本。
本申请提供一种阵列基板的制备方法，所述制备方法包括如下步骤：
提供一衬底并在所述衬底上形成相互间隔的第一薄膜晶体管和第二薄膜晶体管，以及覆盖所述第一薄膜晶体管和所述第二薄膜晶体管的层间绝缘层；
在所述层间绝缘层背离所述衬底的一侧上涂布光刻胶层，利用半色调光罩对所述光刻胶层曝光显影以形成一阻挡层；以及，
对所述光刻胶层及所述层间绝缘层进行多次干法刻蚀，以形成部分暴露所述第一薄膜晶体管的辅助电极的第一孔、部分暴露所述第一薄膜晶体管的有源层的第二孔、部分暴露所述第二薄膜晶体管的有源层的第三孔，以及部分暴露所述衬底的第四孔。
在一些实施例中，所述阻挡层包括：与所述第一孔对应的第一区、与所述第二孔对应的第二区、与所述第三孔对应的第三区、与所述第四孔对应的第四区，以及连接所述第一区、第二区、第三区和第四区的第五区；所述阻挡层在所述第一区的厚度为T1，所述阻挡层在所述第二区的厚度为T2，所述阻挡层在所述第三区的厚度为T3，所述阻挡层在所述第四区的厚度为T4，所述阻挡层在所述第五区的厚度为T5，并且，T1、T2、T3、T4和T5满足公式T5>T3>T1>T2>T4。
在一些实施例中，所述半色调光罩包括：与所述第一区对应的第一透光区、与所述第二区对应的第二透光区、与所述第三区对应的第三透光区、与所述第四区对应的第四透光区，以及连接所述第一透光区、第二透光区、第三透光区和第四透光区的第五透光区；其中，所述半色调光罩在所述第一透光区的光透射率为TR1，在所述第二透光区的光透射率为TR2，在所述第三透光区的光透射率为TR3，在所述第四透光区的光透射率为TR4，在所述第五透光区的光透射率为TR5，并且，TR1、TR2、TR3、TR4和TR5满足公式：TR5<TR3<TR1<TR2<TR4。
在一些实施例中，所述半色调光罩在所述第一透光区的光透射率TR1为50％，在所述第二透光区的光透射率TR2为75％，在所述第三透光区的光透射率TR3为25％，在所述第四透光区的光透射率TR4为100％，在所述第五透光区的光透射率TR5为0。
在一些实施例中，所述阻挡层在所述第一区的厚度T1为所述光刻胶层的二分之一厚度，所述阻挡层在所述第二区的厚度T2为所述光刻胶层的四分之一厚度，所述阻挡层在所述第三区的厚度T3为所述光刻胶层的四分之三厚度，所述阻挡层在所述第四区的厚度T4为0，所述阻挡层在所述第五区的厚度T5为所述光刻胶层的厚度。
本申请还提供一种阵列基板，所述阵列基板包括：设置于一衬底上且相互间隔的第一薄膜晶体管和第二薄膜晶体管，以及覆盖所述第一薄膜晶体管和所述第二薄膜晶体管的层间绝缘层；其中，所述阵列基板还包括：部分暴露所述第一薄膜晶体管的辅助电极的第一孔、部分暴露所述第一薄膜晶体管的有源层的第二孔、部分暴露所述第二薄膜晶体管的有源层的第三孔，以及部分暴露所述衬底的第四孔。
在一些实施例中，至少一层所述层间绝缘层设置于所述第一薄膜晶体管与所述第二薄膜晶体管之间；在从所述层间绝缘层延伸至所述衬底的方向上，所述第一孔、第二孔、第三孔及第四孔均包括多个连续的倒底切结构。
在一些实施例中，每一所述倒底切结构的角度范围为30°～70°、30°～80°及40°～90°中的任一种。
在一些实施例中，所述第一薄膜晶体管的有源层的材料为低温多晶硅半导体；所述第二薄膜晶体管的有源层的材料为铟镓锌氧化物半导体；所述第一薄膜晶体管的辅助电极的材料为钼、钛、铝、铜中的一种或多种的组合；所述层间绝缘层的材料包括氧化硅、氮化硅中的至少一种。
本申请还提供一种显示面板，包括如上所述的阵列基板。
本申请提供的所述阵列基板的制备方法、阵列基板及显示面板，通过将常规技术中的多道光刻制程变为一道光刻制程，结合后续的多道干法刻蚀工艺完成部分暴露多个薄膜晶体管的有源层或辅助电极的制备，节约工序，降低生产成本。本申请所述的阵列基板的制备方法采用半色调光罩结合多次干刻工艺，减轻负载效应，完成多个部分暴露薄膜晶体管的有源层或辅助电极的通孔或深孔的制备，避免多道光罩而增加曝光机和干刻设备的投入，提升稼动率，降低成本，提高产品的竞争力。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为常规阵列基板的结构示意图。
图2是本申请采用半色调光罩进行曝光前的阵列基板的结构示意图。
图3是本申请采用半色调光罩曝光后且刻蚀前的阵列基板的结构示意图。
图4是本申请阵列基板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参见图4，图4是本申请阵列基板的结构示意图。在本申请实施例中，提供一种阵列基板，如图4所示的，所述阵列基板包括一衬底10、设置于所述衬底10上且相互间隔的一第一薄膜晶体管1和一第二薄膜晶体管2，以及覆盖所述第一薄膜晶体管1和所述第二薄膜晶体管2的层间绝缘层，所述阵列基板还包括部分暴露所述第一薄膜晶体管1的辅助电极11的第一孔101、部分暴露所述第一薄膜晶体管1的有源层12的第二孔102、部分暴露所述第二薄膜晶体管2的有源层22的第三孔103、以及部分暴露所述衬底10的第四孔104。如图2所示的，所述第一孔101、所述第二孔102、所述第三孔103以及所述第四孔104均设置于所述层间绝缘层上。
在本申请中，在所述第一薄膜晶体管1与所述第二薄膜晶体管2之间设置有至少一层所述层间绝缘层。所述阵列基板的具体膜层结构包括但不限于为如图4中所示的所述第一薄膜晶体管1、所述第二薄膜晶体管2及多层所述层间绝缘层的膜层结构。所述第一孔101、所述第二孔102、所述第三孔103以及所述第四孔104在所述层间绝缘层上的延伸深度不同。所述第一孔101、所述第二孔102及所述第三孔103为通孔，所述第四孔104为深孔。
如图4所示的，在从所述层间绝缘层延伸至所述衬底10的方向上，所述第一孔101、所述第二孔102、所述第三孔103及所述第四孔104均包括多个连续的倒底切结构。
优选地，每一所述倒底切结构的角度范围为30°～70°、30°～80°及40°～90°中的任一种。
续见图4，在本实施例中，所述第二孔102的数目为两个。具体地，所述第一薄膜晶体管1的所述有源层12包括一第一沟道区120和分别设置于所述第一沟道区120两侧的一第一接触区121和一第二接触区122，所述第二孔102用于分别部分暴露所述第一接触区121及所述第二接触区122。
续见图4，在本实施例中，所述第三孔103的数目为两个。具体地，所述第二薄膜晶体管2的所述有源层22包括一第二沟道区220和分别设置于所述第二沟道区220两侧的一第三接触区221和一第四接触区222，所述第三孔103用于分别部分暴露所述第三接触区221及所述第四接触区222。
以下结合图2、图3和图4详细描述本实施例中所述阵列基板的制作过程。在本实施例中，所述阵列基板采用一道Mask制程曝光后进行多道干法蚀刻，以形成所需的通孔以及深孔，其中，一道Mask制程采用半色调掩模版或灰色调掩模版，所述阵列基板的制备方法包括如下步骤：
A11：提供一衬底10并在所述衬底10上形成一第一薄膜晶体管1和一第二薄膜晶体管2，以及覆盖所述第一薄膜晶体管1和所述第二薄膜晶体管2的层间绝缘层；
在本步骤中，如图2所示的，所述第一薄膜晶体管1包括形成于所述衬底10上且相互间隔的一有源层12、一第一栅极13、一第一金属层14以及一辅助电极11，所述辅助电极11与所述第一金属层14电性连接。所述有源层12包括一沟道区120和形成于所述沟道区120两侧的第一接触区121及一第二接触区122。
在本步骤中，所述第二薄膜晶体管2包括形成于所述衬底10上且相互间隔的一第二金属层21、一有源层22以及一第二栅极23。所述有源层22包括一沟道区220和设置于所述沟道区220两侧的一第三接触区221和第四接触区222。
在本步骤中，至少一层所述层间绝缘层形成于所述第一薄膜晶体管1与所述第二薄膜晶体管2之间。
在一种具体实施例中，如图4所示的，所述层间绝缘层包括依次层叠形成于所述衬底10上的一第一缓冲层31、一第二缓冲层32、一第一栅极绝缘层33、一第一介电层34、一第二栅极绝缘层35、一第二介电层36。
具体地，所述第一缓冲层31形成于所述衬底10上，所述第一金属层14形成于所述第一缓冲层31上。所述第二缓冲层32形成于所述第一金属层14上并覆盖所述第一金属层14及所述第一缓冲层31，所述第一有源层12形成于所述第二缓冲层32上。
具体地，所述第一栅极绝缘层33形成于所述第一有源层12上并覆盖所述第一有源层12及所述第二缓冲层32，所述第一栅极13、所述辅助电极11、所述第二金属层21同层形成，且所述第一栅极13、所述辅助电极11及所述第二金属层21分别形成于所述第一栅极绝缘层33上。所述第一介电层34形成于第一栅极13上并覆盖所述第一栅极13、所述辅助电极11及所述第二金属层21及所述第一栅极绝缘层33，所述第二有源层22形成于所述第一介电层34上。
具体地，所述第二栅极绝缘层35形成于所述第二有源层22上并覆盖所述第二有源层22及所述第一介电层34，所述第二栅极23形成于所述第二栅极绝缘层35上。所述第二介电层36形成于所述第二栅极23上并覆盖所述第二栅极23及所述第二栅极绝缘层35。
优选地，所述第一薄膜晶体管1的有源层12的材料为低温多晶硅半导体。
优选地，所述第二薄膜晶体管2的有源层22的材料为铟镓锌氧化物半导体。
优选地，所述第一薄膜晶体管1的辅助电极11的材料选自钼、钛、铝、铜中的一种或多种的组合。
优选地，所述层间绝缘层的材料包括氧化硅、氮化硅中的至少一种。
优选地，所述衬底10为玻璃基板。
继步骤A11的后续制程中，需要对所述层间绝缘层背离所述衬底10一侧进行1次曝光以及对所述层间绝缘层进行多道干法刻蚀操作，以形成部分暴露所述第一薄膜晶体管1的辅助电极11的第一孔101、部分暴露所述第一薄膜晶体管1的有源层12的第二孔102、部分暴露所述第二薄膜晶体管2的有源层22的第三孔103、以及部分暴露所述衬底10的第四孔104，并且保证工艺周期相对较少。后续制程包括：
A12：在所述层间绝缘层背离所述衬底10的一侧上涂布光刻胶层300，采用半色调光罩500对所述光刻胶层300进行曝光，以形成一阻挡层400；
在本步骤中，在所述层间绝缘层背离所述衬底10的一侧表面涂布一层平坦的光刻胶层300，通过使用半色调光罩500对所述光刻胶层300进行1道Mask曝光以及显影操作以获得一阻挡层400。定义所述光刻胶层300的膜层厚度为D。
在本申请中，所述半色调光罩500包括第一透光区501、第二透光区502、第三透光区503、第四透光区504和第五透光区505。具体地，所述半色调光罩500在所述第一透光区501的透射率为TR1，在所述第二透光区502的透射率为TR2，在所述第三透光区503的透射率为TR3，在所述第四透光区504的透射率为TR4，在所述第五透光区505的透射率为TR5。
然后，利用所述半色调光罩500对所述光刻胶层300进行1道Mask曝光以及显影操作后形成一阻挡层400。
在本步骤中，形成的所述阻挡层400包括：与所述第一孔101对应的第一区401、与所述第二孔102对应的第二区402、与所述第三孔103对应的第三区403、与所述第四孔104对应的第四区404、以及连接所述第一区401、第二区402、第三区403和第四区404的第五区405。其中，所述阻挡层400在所述第一区401的厚度为T1，所述阻挡层400在所述第二区402的厚度为T2，所述阻挡层400在所述第三区403的厚度为T3，所述阻挡层400在所述第四区404的厚度为T4，以及所述阻挡层400在所述第五区405的厚度为T5。
在如图2所示的具体实施例中，结合所述第一薄膜晶体管1、所述第二薄膜晶体管2以及所述层间绝缘层的膜层结构，所述半色调光罩500的TR1、TR2、TR3、TR4和TR5的公式满足：TR5<TR3<TR1<TR2<TR4。相应地，形成的所述阻挡层400的T1、T2、T3、T4和T5的公式满足：T5>T3>T1>T2>T4。
结合如图2所示的具体实施例中所述阵列基板的膜层结构，选取的所述半色调光罩500在所述第一透光区501的光透射率TR1为50％，在所述第二透光区502的光透射率TR2为75％，在所述第三透光区503的光透射率TR3为25％，在所述第四透光区504的光透射率TR4为100％，在所述第五透光区505的光透射率TR5为0。
相对应地，采用如图2中所示的所述半色调光罩500对所述光刻胶层300进行1道Mask曝光后，形成如图3中所示的一阻挡层400，所述阻挡层400在所述第一区401的厚度T1为所述光刻胶层300的二分之一厚度，即T1＝1/2D；所述阻挡层400在所述第二区402的厚度T2为所述光刻胶层300的四分之一厚度，即T2＝1/4D；所述阻挡层400在所述第三区403的厚度T3为所述光刻胶层300的四分之三厚度，即T3＝3/4D；所述阻挡层400在所述第四区404的厚度T4为0，所述阻挡层400在所述第五区405的厚度为所述光刻胶层300的厚度，即T4＝D。
A13：对所述阻挡层400背离所述衬底10的一侧进行多道干法刻蚀，以形成部分暴露所述第一薄膜晶体管1的辅助电极11的第一孔101、部分暴露所述第一薄膜晶体管1的有源层12的第二孔102、部分暴露所述第二薄膜晶体管2的有源层22的第三孔103，以及部分暴露所述衬底10的第四孔104。
优选地，在从所述层间绝缘层背离所述衬底10一侧延伸至所述衬底10方向上，所述第一孔101、所述第二孔102、所述第三孔103及所述第四孔104均包括形成的多个连续的倒底切结构。
优选地，在从所述层间绝缘层朝向所述衬底10垂直延伸的方向上，所述倒底切结构的纵向截面形状为倒梯形，即所述第一孔101、所述第二孔102、所述第三孔103以及所述第四孔104的纵向截面形状为连续的倒梯形。
优选地，每一所述倒底切结构的角度范围为30°～70°、30°～80°及40°～90°中的任一种。
需要进行说明的是，如图4所示的，在本步骤中，干法刻蚀工艺以所述第一孔101、所述第二孔102、所述第三孔103、所述第四孔104的厚度为刻蚀终点。对如图3中所示的所述阻挡层400及所述层间绝缘层干法刻蚀工艺分为4个刻蚀阶段完成，刻蚀时间t＝t1+t2+t3+t4，t1为第一刻蚀阶段的时间,t2为第二刻蚀阶段的时间,t3为第三刻蚀阶段的时间,t4为第四刻蚀阶段的时间。
在本申请如图4所示的具体实施例中，在第一刻蚀阶段，通过第一道干法刻蚀工艺，刻蚀掉位于所述第一区401的所述阻挡层400的部分，刻蚀厚度为所述光刻胶层300的四分之一厚度；刻蚀掉位于所述第二区402的所述阻挡层400的全部，刻蚀厚度为所述光刻胶层300的四分之一厚度；刻蚀掉位于所述第三区403的所述光刻胶层400的部分，刻蚀厚度为所述光刻胶层300的四分之一厚度；刻蚀掉对应所述第四区404的部分所述第二介电层36的膜层，形成所述第四孔104的第一倒底切结构1041；刻蚀掉位于所述第五区405的所述阻挡层400的部分，刻蚀厚度为所述光刻胶层300的四分之一厚度。
在第二刻蚀阶段，通过第二道干法刻蚀工艺，刻蚀掉位于所述第一区401的所述光阻层400的剩余部分，刻蚀厚度为所述光刻胶层300的四分之一厚度；刻蚀掉位于对应所述第二区402的所述第二介电层36的全部膜层及部分所述第二栅极绝缘层35的膜层，形成所述第二孔102的第一倒底切结构1021；刻蚀掉位于所述第三区403的所述阻挡层400的部分，刻蚀厚度为所述光刻胶层300的四分之一厚度；刻蚀掉位于对应所述第四区404的部分第二介电层36的膜层、所述第二栅极绝缘层35的膜层以及部分所述第一介电层34的膜层，形成所述第四孔104的第二倒底切结构1042；刻蚀掉位于第五区405的所述阻挡层400的部分，刻蚀厚度为所述光刻胶层300的四分之一。
在第三刻蚀阶段，刻蚀掉位于对应第一区401的所述第二介电层36及部分所述第二栅极绝缘层35的厚度，形成所述第一孔101的第一倒底切结构1011；刻蚀掉位于对应所述第二区402的所述第二栅极绝缘层35及部分所述第一介电层34的膜层，形成所述第二孔102的第二倒底切结构1022；刻蚀掉位于所述阻挡层400的第三区403的剩余全部厚度，刻蚀厚度为所述光刻胶层300的四分之一厚度；刻蚀掉位于对应所述第四区404的所述第一介电层34的膜层及部分所述第一栅极绝缘层33的膜层，形成所述第四孔104的第三倒底切结构1043；刻蚀掉位于所述第五区405的所述阻挡层400的部分厚度，刻蚀厚度为所述光刻胶层300的四分之一厚度。
在第四刻蚀阶段，刻蚀掉位于对应所述第一区401的部分所述第二栅极绝缘层35及部分所述第一介电层34的膜层，形成所述第一孔101的第二倒底切结构1012；刻蚀掉位于对应所述第二区402的所述第一介电层34的剩余厚度，形成所述第二孔102的第三倒底切结构1023；刻蚀掉位于对应所述第三区403的所述第二介电层36及部分所述第二栅极绝缘层35的膜层，形成所述第三孔103，所述103为倒底切结构；刻蚀掉位于对应所述第四区404的部分所述第一栅极绝缘层33、所述第二缓冲层32及部分所述第一缓冲层31的膜层，形成所述第四孔104的第四倒底切结构1044；刻蚀掉位于对应第五区405的所述阻挡层400的剩余部分，刻蚀厚度为所述光刻胶层300的四分之一厚度。
在本步骤中，所述光刻胶层300的初始厚度D根据干法刻蚀工艺的第一阶段至第三阶段中的刻蚀损耗及曝光损耗量来计算。由于所述第四孔104的刻蚀时间长，光刻胶层300后退快，所述光刻胶层300上方会形成一个弧形坡度。
优选地，所述第二孔102对所述第一薄膜晶体管1的有源层12的所述第一接触区121造成的损失量范围为20nm～50nm，以及所述第二孔210对所述第一薄膜晶体管1的有源层22的所述第二接触区122造成的损失量范围为20nm～50nm。所述第三孔103对所述第二薄膜晶体管2的有源层22的所述第三接触区221的损失量范围控制在100A以内，以及所述第四孔104对所述第二薄膜晶体管2的有源层22的所述第四接触区222的损失量范围控制在100A以内，该损失量可以忽略不计。此外，所述第四孔104对所述衬底10的损失量范围控制在100nm～500nm之间，可以有效减少缺陷数。
如图4所示的，所述第一孔101、所述第二孔102、所述第三孔103以及所述第四孔104的连续的倒底切结构中，任意相邻倒底切结构之间形成台阶，所述台阶的宽度尺寸范围小于1微米。以及，所述第四孔104的连续的倒底切结构中，任意相邻倒底切结构之间形成台阶，所述台阶的所述宽度尺寸范围小于1.5微米。
此外，本申请还提供一种显示面板，包括如上所述的阵列基板。所述显示面板包括但不限于为OLED，LCD，AMOLED等显示面板。
本申请所述的阵列基板的制备方法、阵列基板及显示面板，通过将常规技术中的4道光刻制程减少为1道光刻制程，通过采用半色调光罩500对光刻胶层300进行，结合多道干法刻蚀工艺完成多个通孔例如所述第一孔101、所述第二孔102以及所述第三孔103及所述深孔例如所述第四孔104的制备，从而完成多个通孔及深孔的同道掩膜版刻蚀，减轻负载效应，避免需要多道掩膜版增加曝光机和干刻设备的投入，提升稼动率，降低成本，提高产品的竞争力。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的阵列基板的制备方法、阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，所述制备方法包括如下步骤：
提供一衬底并在所述衬底上形成相互间隔的第一薄膜晶体管和第二薄膜晶体管，以及覆盖所述第一薄膜晶体管和所述第二薄膜晶体管的层间绝缘层；
在所述层间绝缘层背离所述衬底的一侧上涂布光刻胶层，利用半色调光罩对所述光刻胶层曝光显影以形成一阻挡层；以及，
对所述光刻胶层及所述层间绝缘层进行多次干法刻蚀，以形成部分暴露所述第一薄膜晶体管的辅助电极的第一孔、部分暴露所述第一薄膜晶体管的有源层的第二孔、部分暴露所述第二薄膜晶体管的有源层的第三孔，以及部分暴露所述衬底的第四孔。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述阻挡层包括：与所述第一孔对应的第一区、与所述第二孔对应的第二区、与所述第三孔对应的第三区、与所述第四孔对应的第四区，以及连接所述第一区、第二区、第三区和第四区的第五区；
所述阻挡层在所述第一区的厚度为T1，所述阻挡层在所述第二区的厚度为T2，所述阻挡层在所述第三区的厚度为T3，所述阻挡层在所述第四区的厚度为T4，所述阻挡层在所述第五区的厚度为T5，并且，T1、T2、T3、T4和T5满足公式：T5>T3>T1>T2>T4。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述半色调光罩包括：与所述第一孔对应的第一透光区、与所述第二孔对应的第二透光区、与所述第三孔对应的第三透光区、与所述第四孔对应的第四透光区，以及连接所述第一透光区、第二透光区、第三透光区和第四透光区的第五透光区；其中，
所述半色调光罩在所述第一透光区的光透射率为TR1，在所述第二透光区的光透射率为TR2，在所述第三透光区的光透射率为TR3，在所述第四透光区的光透射率为TR4，在所述第五透光区的光透射率为TR5，并且，TR1、TR2、TR3、TR4和TR5满足公式：TR5<TR3<TR1<TR2<TR4。
4.根据权利要求3所述的阵列基板的制备方法，其特征在于，所述半色调光罩在所述第一透光区的光透射率TR1为50％，在所述第二透光区的光透射率TR2为75％，在所述第三透光区的光透射率TR3为25％，在所述第四透光区的光透射率TR4为100％，在所述第五透光区的光透射率TR5为0。
5.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述阻挡层在所述第一区的厚度T1为所述光刻胶层的二分之一厚度，所述阻挡层在所述第二区的厚度T2为所述光刻胶层的四分之一厚度，所述阻挡层在所述第三区的厚度T3为所述光刻胶层的四分之三厚度，所述阻挡层在所述第四区的厚度T4为0，所述阻挡层在所述第五区的厚度T5为所述光刻胶层的厚度。
6.一种阵列基板，其特征在于，所述阵列基板包括：设置于一衬底上且相互间隔的第一薄膜晶体管和第二薄膜晶体管，以及覆盖所述第一薄膜晶体管和第二薄膜晶体管的层间绝缘层；其中，所述阵列基板还包括：
部分暴露所述第一薄膜晶体管的辅助电极的第一孔、部分暴露所述第一薄膜晶体管的有源层的第二孔、部分暴露所述第二薄膜晶体管的有源层的第三孔，以及部分暴露所述衬底的第四孔。
7.根据权利要求6所述的阵列基板，其特征在于，至少一层所述层间绝缘层设置于所述第一薄膜晶体管与所述第二薄膜晶体管之间；在从所述层间绝缘层延伸至所述衬底的方向上，所述第一孔、第二孔、第三孔及第四孔均包括多个连续的倒底切结构。
8.根据权利要求7所述的阵列基板，其特征在于，每一所述倒底切结构的角度范围为30°～70°、30°～80°及40°～90°中的任一种。
9.根据权利要求6所述的阵列基板，其特征在于，所述第一薄膜晶体管的有源层的材料为低温多晶硅半导体；所述第二薄膜晶体管的有源层的材料为铟镓锌氧化物半导体；所述第一薄膜晶体管的辅助电极的材料为钼、钛、铝、铜中的一种或多种的组合；所述层间绝缘层的材料包括氧化硅、氮化硅中的至少一种。
10.一种显示面板，包括如权利要求6至9中任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011409523.3A CN112542471A (zh) | 2020-12-04 | 2020-12-04 | 阵列基板的制备方法、阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011409523.3A CN112542471A (zh) | 2020-12-04 | 2020-12-04 | 阵列基板的制备方法、阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112542471A true CN112542471A (zh) | 2021-03-23 |
Family
ID=75016099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011409523.3A Pending CN112542471A (zh) | 2020-12-04 | 2020-12-04 | 阵列基板的制备方法、阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112542471A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576527A (zh) * | 2014-12-31 | 2015-04-29 | 深圳市华星光电技术有限公司 | 一种阵列基板的制备方法 |
| CN108288621A (zh) * | 2018-03-09 | 2018-07-17 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
| CN108376672A (zh) * | 2018-03-15 | 2018-08-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法，以及显示装置 |
| CN111293080A (zh) * | 2020-02-18 | 2020-06-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板的制备方法及显示面板 |
| CN111755464A (zh) * | 2020-06-28 | 2020-10-09 | 合肥维信诺科技有限公司 | 一种阵列基板以及显示面板 |
| CN111785759A (zh) * | 2020-07-17 | 2020-10-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
2020
- 2020-12-04 CN CN202011409523.3A patent/CN112542471A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576527A (zh) * | 2014-12-31 | 2015-04-29 | 深圳市华星光电技术有限公司 | 一种阵列基板的制备方法 |
| CN108288621A (zh) * | 2018-03-09 | 2018-07-17 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
| CN108376672A (zh) * | 2018-03-15 | 2018-08-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法，以及显示装置 |
| CN111293080A (zh) * | 2020-02-18 | 2020-06-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板的制备方法及显示面板 |
| CN111755464A (zh) * | 2020-06-28 | 2020-10-09 | 合肥维信诺科技有限公司 | 一种阵列基板以及显示面板 |
| CN111785759A (zh) * | 2020-07-17 | 2020-10-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004835B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| TWI674662B (zh) | 陣列基板的製造方法 | |
| WO2019127724A1 (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| JP2006018239A (ja) | 液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法 | |
| CN109509707A (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| JP4630420B2 (ja) | パターン形成方法 | |
| TWI416736B (zh) | 薄膜電晶體及其製造方法 | |
| JP5430075B2 (ja) | マスク、それによって薄膜トランジスタを形成する方法及び薄膜トランジスタ | |
| JP2006041161A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP2010157740A (ja) | Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法 | |
| US10593807B2 (en) | Array substrate and fabricating method thereof | |
| US6998640B2 (en) | Thin film transistor structure | |
| TWI459477B (zh) | 畫素結構及其製作方法 | |
| US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
| CN109256397B (zh) | 显示基板及其制备方法、显示装置 | |
| CN112542471A (zh) | 阵列基板的制备方法、阵列基板及显示面板 | |
| TW556014B (en) | Active matrix type TFT elements array | |
| JP2004318076A (ja) | 横方向電場駆動液晶ディスプレイの製造方法 | |
| US8431929B2 (en) | Semiconductor structures | |
| CN106298954B (zh) | 薄膜晶体管及其制作方法 | |
| TW201631749A (zh) | 薄膜電晶體基板及其顯示面板 | |
| CN111128876A (zh) | 一种阵列基板的制备方法 | |
| KR20020091695A (ko) | 박막트랜지스터 제조방법 | |
| TWI290372B (en) | A method of manufacturing a thin film transistor matrix substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |