JPH03290622A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPH03290622A
JPH03290622A JP2092123A JP9212390A JPH03290622A JP H03290622 A JPH03290622 A JP H03290622A JP 2092123 A JP2092123 A JP 2092123A JP 9212390 A JP9212390 A JP 9212390A JP H03290622 A JPH03290622 A JP H03290622A
Authority
JP
Japan
Prior art keywords
light
film
transmitting
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2092123A
Other languages
English (en)
Inventor
Masamichi Okamura
岡村 正通
Kinya Kato
加藤 謹矢
Tsutomu Wada
力 和田
Nobuhiko Tsunoda
信彦 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2092123A priority Critical patent/JPH03290622A/ja
Publication of JPH03290622A publication Critical patent/JPH03290622A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は、薄膜トランジスタ(TPT)に係り、特に、
アクティブマトリクス方式の液晶デイスプレィ(LCD
)を駆動するのに用いられるアモルファスシリコン(a
−3i)薄膜トランジスタにおけるオフ時の光リーク電
流を、再現性良く小さくすることができる遮光技術に関
する。
[従来の技術] 可視光を含む広い波長の光に対して透過率の高い各種の
ガラス基板上に薄膜能動素子を設けたデバイスが広く研
究されている。その代表的なものとして、TPTを用い
たアクティブマトリクス方式の液晶デイスプレィ(LC
D)がある。このTFTの動作半導体材料としては、主
としてアモルファスシリコン(a−3i)が用いられて
いる。
上記したLCD等は、なんらかの光照射を受ける環境で
用いられるのが一般である。例えば、室内照明光下で用
いられるし、近年ではバックライトによりLCD背面か
ら照明し、視認性を向上させて用いられる。
ところで、薄膜能動素子に用いられるa−3i等の半導
体材料は、光照射により導電率が増加する性質、すなわ
ち光電流を生じる性質を持つ。LCDを駆動するTPT
においては、この光電流はオフ時のリーク電流を増加さ
せ、表示電極に蓄積した電荷を漏洩させるため、コント
ラストを低下させる等、表示品質劣化の主要因となる。
このため、LCDを駆動するTPTにおいては、動作半
導体層が光照射を受けないように、遮光性材料による遮
光膜を挿入した素子構造を採るのが一般である。
一方、これらのデバイスの基板に一般に用いられるガラ
スが紫外領域まで透過率の高いことを利用して、基板上
に形成した紫外光を透過しないパタンを遮光マスクとし
、基板上に塗布した感光性樹脂(L/レジストを基板の
背面から露光して、自己整合的にレジストパタンを形成
する技術、すなわち「背面露光技術Jが開発され、広く
用いられるに至っている。
この−例として、特開昭62−30376号公報に開示
されている背面露光を用いたトップゲート形TPTの製
作工程を第4A図〜第4F図に示す。第4A図は、ガラ
ス基板20上にソースおよびドレイン電極配線21が形
成された直後を示す。
この上に、第4B図に示すように、TPTの動作半導体
層(a−3i膜)22とゲート絶縁膜(SiN、膜)2
3が連続堆積される。次に、第4C図に示すように、ポ
ジ形レジスト24が塗布され、基板の背面から紫外光2
5で露光される。
これにより、第4D図に示すように、ソースおよびドレ
イン電極配線21が遮光マスクとなり、現像後ソースお
よびドレインを極配線21上のみレジスト24が残る。
この上に、第4E図に示すようにゲート電極配線(金属
膜)26を堆積し、第4F図に示すように、レジスト2
4と共にレジスト24上のゲート電極配線用金属膜26
がリフトオフで除去されることによりTPTが完成され
る。
電極配線21、動作半導体層22、ゲート絶縁膜23、
ゲート電極配線26により薄膜能動部が構成される。こ
の方法で形成されたa−3iTFTでは、ゲート電極配
線がソースおよびドレイン配線に対し、自己整合的に形
成されるため、重なりを小さくすることができ、寄生容
量が小さくなる利点がある。
〔発明が解決しようとする課題〕
しかし、このトップゲート形TPTでは、第4F図から
分かるように、ガラス基板側からの照明光が直接動作半
導体層であるa−3i膜22に進入し、光電流によりリ
ーク電流が増大することを避けることができない。そこ
で、a−Siに光が進入するのを防止するため、上記し
た遮光膜を基板とa−3t膜の間に設けようとすると、
遮光膜が波長によらず、すべての光を遮断する場合は、
上記の背面露光を利用した工程が実行できなくなり、上
記特許の利点が全く使用できなくなってしまっ。
そこで、背面露光を利用できる遮光手段として、例えば
、特開昭64−33531号公報に、2種類の透光性絶
縁膜の光学的膜厚(屈折率×膜厚)を露光用水銀灯の発
光波長の436nmのl/2波長にして多層に配し、水
銀灯の発光波長の436nmを共鳴波長とする遮光層が
開示されている。しかし、この遮光層は、光の透過波長
幅が広いので、遮光したい波長に対しての遮光性が不十
分である、動作半導体層を含む薄膜能動部との積層によ
る光の干渉効果で共鳴波長がずれてしまう等の問題点を
有し、しかも波長436nmがカラー表示LCD用のバ
ックライト波長の一部であるために、カラー表示LCD
には使用できないという致命的な欠陥を有していた。
また、別の例として、特開平1−186679号公報に
、紫外透過・可視吸収性の膜が開示されている。しかし
、この膜も、膜厚が薄いと薄膜能動部との積層による干
渉効果で可視吸収特性が損われるため、充分な可視光遮
光効果を得ようとするとその膜厚を数μm以上にもする
必要が生じ、非遮光部との大きな段差が液晶の配向に影
響を及ぼし、LCDの表示特性を著しく損ねるという問
題点を有していた。
本発明の目的は、上記既存の遮光層の持つ問題点を解決
し、背面露光を用いる工程を可能とし、薄膜能動部との
積層による光の干渉効果を受けても充分な遮光性を保持
し、カラー表示に適用可能で、非遮光部との段差が表示
特性に悪影響を及ぼさない遮光層を配した薄膜能動素子
構造を提供することにある。
[課題を解決するための手段] 上記目的を達成するために1、本発明は、基板の上に設
けた動作半導体層を含む薄膜能動部と、前記動作半導体
層を遮光する遮光層を有する薄膜トランジスタにおいて
、前記遮光層が、各膜の光学的膜厚(屈折率×膜厚)が
可視光の中心波長域540〜600nmの約1/4にな
るように設定した透光性膜を73層以上積層した多層薄
膜構造からなり、かつl’l’j 記3層以上積層した
透光性膜のうち基板側からgr数番目・偶数番目の一方
の透光性膜の屈折率か、他方の透光性膜の屈折率よりも
大きいことを特徴とする。
また、前記奇数番目または偶数番目の透光性膜の少なく
とも1層が半導体層であることを特徴とする。
さらに、前記基板として可視光および紫外光を含む光に
対して透過率の高い基板を用い、前記基板と前記薄膜能
動部との間に前記遮光層を配置し、前記透光性膜の最上
層が半導体層であり、前記半導体層の上に透光性絶縁膜
が設けられ、かつ前記奇数番目・偶数番目の一方の透光
性膜の屈折率が、他方の透光性膜、前記基板および前記
透光性絶縁膜の屈折率よりも大きいことを特徴とする。
[作用] 前述した手段で構成した遮光層の、光の透過特性の波長
依存性は後述するごとく、レジストの感光波長(350
〜400nm)は透過するものの、可視領域(400〜
760nm)は透過しない。従って、背面露光を用いる
工程を可能にするとともに、カラー表示LCD用バック
ライト光<U線スペクトルが、435 n m、546
nm、612nm)や室内照明光の遮光が可能であり、
TPTのオフ時の光り−ク電流を抑制できる。また、遮
光部と非遮光部の段差は、後述するごとく高々160n
mとすることが可能で、LCD表示特性に悪影響を及ぼ
さない。
〔実施例] 第1図は、本発明の薄膜トランジスタの基本構成を説明
するための断面図である。
20はガラス基板、21はソースおよびドレイン電極配
線、22は動作半導体層、23はゲート絶縁膜、26は
ゲート電極配線、12は薄膜能動部、15は遮光層、1
0は奇数番目の透光性膜、11は偶数番目の透光性膜、
13は第1番目の透光性膜(lは任意の整数)、14は
透光性絶縁膜である。
基板20と動作半導体層22を含む薄膜能動部12との
間に配設する遮光層15の構造を、各膜における屈折率
と膜厚の積(光学的膜厚)か、可視光の中心波長域54
0〜600nmの約1/4になるように設定した透光性
膜を、奇数番目の透光性膜IO1偶数番目の透光性膜1
1、奇数番目の透光性j模10、・・・、第1の透光性
膜13(lは任意の整数)のように、3層以上任意の暦
数積層した上に、透光性絶縁膜14を形成した多層薄膜
構造とし、しかも、前記3層以上任意の層数積層した透
光性膜のうち基板側から奇数番目の透光性膜10、また
は偶数番目の透光性膜11の屈折率を、それ以外の透光
性膜、基板20および透光性絶縁膜14の屈折率よりも
大きくなっていることを特徴とする。
以下、本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
第2図は、本発明をトップゲート形a−3iTFTに適
用した実施例1の概略構成を説明するための断面図であ
る。
本実施例のトップゲート形a−3iTFTは、第4F図
に示したTPTにおいて、基板20と動作半導体層22
を含む薄膜能動部との間に、遮光層15を配したもので
ある。
すなわち、第2図に示すように、ゲート電極配線(金属
膜)26が形成されるべき部分に対応するガラス基板2
0上に遮光層15として、奇数番目の第1の透光性膜(
a−3i膜)10、偶数番目の第2の透光性膜(S i
 O,膜)11、奇数番目の第3の透光性膜(a−3i
膜)10の3層が積層して形成され、その上に透光性絶
縁膜(SiN、膜)14が形成されている。この透光性
絶縁膜(S iNx膜)14上の所定の位置にソースお
よびドレイン電極配線(金属膜)21が設けられている
。このソースおよびドレイン電極配線21の上に動作半
導体層(a−Si膜)22が設けられている。この動作
半導体層22の上にゲート絶縁膜(SiN、膜)23を
介してゲート電極配線26が設けられている。
ここで、この遮光層15を構成する第1の透光性IIり
に]−3i膜)10、第2の透光性膜(Sin、膜)1
1、ならびに第3の透光性膜(a−3i膜)10におい
て、屈折率と膜厚の積(光学的firi厚)が、それぞ
可視光の中心波長域である540〜600nmの約17
4になるように、第1の透光性膜(a−3i膜:屈折率
4.25)  10と第3の透光性膜(a−3i膜:屈
折率4.25)  10の膜厚を32〜35nmの間に
、第2の透光性膜(Sin。
膜:屈折率1.46)  11の膜厚を92〜1103
nの間に設定している。本実施例のように、3層の場合
は、上下(すなわち、外側と内側)2層の透光性膜の屈
折率を真中の透光性膜のそれより小さくする。
第5図は、本発明による遮光層の光透過性の波長依存性
を示す図である。すなわち、この遮光層の光透過特性の
波長依存性は、第5図に示すように、レジストの感光波
長(350〜400nm)は透過するものの、可視領域
(400〜760nm)は透過しない。
そのため、可視光による光照射に対しては遮光膜となり
、レジストの感光波長域に対する透過性により能動素子
作製時には、背面露光を可能にすることができる。
次に、本実施例のTPTの製造方法を説明する。
第3A図および第3B図は、本実施例のTPT製造時の
各工程での断面図である。ます、第3A図に示すように
、第1の透光性膜(a−3i膜)10、第2の透光性膜
(Sin、膜)11、第3の透光性膜(a−3i膜)1
0の3層を、例えばプラズマCVD法によって原料ガス
を切り替えることで連続して堆積し、ゲート電極配線2
6が形成さるべき部分に対応する部分だけが残るように
マスクを用いてエツチングする。次に、第3B図に示す
ように、エツチングした3層の膜の上に、例えばプラズ
マCVD法により透光性絶縁膜(S i N、膜)14
を形成する。
次に、透光性絶縁膜(SiN、膜)14の上に第4A図
に示すようにソースおよびドレイン電極配線(金属膜)
21を形成し、第4B図に示すように、TPTの動作半
導体層(a−Si膜)22とゲート絶縁膜(SiN、膜
)23が連続堆積する。次に、第4C図に示すように、
ポジ形レジスト2・1を塗布し、基板の背面から紫外光
25を照射して露光する。
これにより、第4D図に示すように、ソースおよびドレ
イン配線21が遮光マスクとなり、現像後ソースおよび
ドレイン配置jJ21上のみにレジスト24か残る。こ
の上に、第4E図に示すようにケート電極配線(金属膜
)26を堆積し、第4F図に示すように、レジスト24
と共にレジスト24上のケート電極配線26がリフトオ
フで除去されることによりTPTが完成される。
作製したTPTのリーク電流を測定したところ、照明光
量10万ルツクス〔1x〕において、照明のない場合の
約10倍に増加した。これは、遮光層を設けない場合に
おける1000倍の増加に比べ、はるかに小さい値であ
る。遮光層を設けない場合において、リーク電流の10
倍の増加は、照明光量5000ルツクス[1x]に対応
したので、本発明の遮光層を挿入したことにより実効的
な照明光量が約1/2゜に低減できることがわかった。
また、遮光層を設けた場合の、遮光部と非遮光部の間に
生ずる段差は、第1の透光性膜(a −81膜)10、
第2の透光性膜(S i O,膜)11、第3の透光性
膜(a−3i膜)10の3層の膜厚の和で高々160n
mてあって、液晶の配向にはなんら影響を及ぼさなかっ
た。
本実施例では、第1の透光性膜10、第2の透光性膜1
1、第3の透光性膜10の3層を用いた場合を説明した
が、遮光部と非遮光部に生ずる段差の許容範囲内で、こ
の3層にさらに任意の層数透光性膜を追加して用いても
良く、その場合、可視光の遮光効果が高まる利点がある
。また、第1の透光性膜10、第2の透光性膜11、第
3の透光性膜10の3層に、透光性絶縁膜14を重ねた
4層構造を、遮光部と非遮光部に生ずる段差の許容範囲
内で繰り返し積層しても良い。
以上、実施例で説明したように、本発明の要点は、紫外
光および可視光に対し透過率の高い基板上に形成された
、上記構造の遮光層を薄膜能動素子の構成材料に用いる
ことにより、使用時の照明光である可視光が能動素子の
動作半導体層に照射されるのを防止できると共に、かつ
素子製作時には背面露光工程を自在に利用できることに
ある。
したかって、上記遮光層の挿入位置は、基板と動作半導
体層の間が最も推奨されるが、これに限定される必要は
なく、任意の位置に導入することが可能である。また、
能動素子は実施例記載のTPTに限らないことは明らか
であり、本特許の要点を逸脱しない範囲において各種の
素子が用い得る。その他、本発明は、上記実施例に限定
されることなく、その要旨を逸脱しない範囲において種
々変更可能であることは勿論である。
ここで、使用時の照射光に紫外光を含むと光電流が低減
できないことが懸念されるが、LCDに不可欠な偏光膜
は一般に紫外光に対する透過率が低い等、照明光源から
紫外光を除去することがきわめて容易に行い得るので、
本発明の実施を全く妨げない。
[発明の効果] 以上説明したように、本発明を用いれば、背面露光を用
いた工程が可能になり、しかもTPTのオフ時のリーク
電流を抑制できる。また、遮光部と非遮光部の段差か少
ないため、LCDの表示特性になんら影響を及ぼさない
【図面の簡単な説明】
第1図は、本発明の薄膜トランジスタの懸念を説明する
ための断面図、第2図は、本発明をトップケート形a 
−S i T F Tに適用した実施例の概略構成を示
す断面図、第3A図および第3B図は、第2図のトップ
ゲート形a−3iTFTの製造工程断面図、第4A図〜
第4F図は、従来の背面露光を用いたトップゲート形a
 −S i T F Tの製造工程断面図、第5図は、
本発明における遮光層の光透過特性の波長依存性の図で
ある。 10・・・奇数番目の透光性膜 11・・・偶数番目の透光性膜 12・・・薄膜能動部 13・・・第1番目の透光性膜(lは任意の整数)14
・・・透光性絶縁膜 15・・・遮光層 20・・・ガラス基板 21 ・・ソースおよびドレインftm配線22・・動
作半導体層 2;3・・ケート絶縁膜 241 ・ポジ型レジスト 25・・・紫外光 26・・・ケート電極配線

Claims (1)

  1. 【特許請求の範囲】 1、基板の上に設けた動作半導体層を含む薄膜能動部と
    、前記動作半導体層を遮光する遮光層を有する薄膜トラ
    ンジスタにおいて、前記遮光層が、各膜の光学的膜厚が
    可視光の中心波長域540〜600nmの約1/4にな
    るように設定した透光性膜を3層以上積層した多層薄膜
    構造からなり、かつ前記3層以上積層した透光性膜のう
    ち基板側から奇数番目・偶数番目の一方の透光性膜の屈
    折率が、他方の透光性膜の屈折率よりも大きいことを特
    徴とする薄膜トランジスタ。 2、前記奇数番目または偶数番目の透光性膜の少なくと
    も1層が半導体層であることを特徴とする請求項1記載
    の薄膜トランジスタ。 3、前記基板として可視光および紫外光を含む光に対し
    て透過率の高い基板を用い、前記基板と前記薄膜能動部
    との間に前記遮光層を配置し、前記透光性膜の最上層が
    半導体層であり、前記半導体層の上に透光性絶縁膜が設
    けられ、かつ前記奇数番目・偶数番目の一方の透光性膜
    の屈折率が、他方の透光性膜、前記基板および前記透光
    性絶縁膜の屈折率よりも大きいことを特徴とする請求項
    1記載の薄膜トランジスタ。
JP2092123A 1990-04-09 1990-04-09 薄膜トランジスタ Pending JPH03290622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2092123A JPH03290622A (ja) 1990-04-09 1990-04-09 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2092123A JPH03290622A (ja) 1990-04-09 1990-04-09 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPH03290622A true JPH03290622A (ja) 1991-12-20

Family

ID=14045657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2092123A Pending JPH03290622A (ja) 1990-04-09 1990-04-09 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPH03290622A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0662706A2 (en) * 1993-12-20 1995-07-12 Philips Electronics Uk Limited Manufacture of thin-film transistors having self-aligned plural gates
JP2006165527A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタ
CN104218092A (zh) * 2014-08-13 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
KR20160066680A (ko) * 2014-12-02 2016-06-13 엘지디스플레이 주식회사 복합층 구조의 차광층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0662706A2 (en) * 1993-12-20 1995-07-12 Philips Electronics Uk Limited Manufacture of thin-film transistors having self-aligned plural gates
EP0662706A3 (en) * 1993-12-20 1997-04-02 Philips Electronics Uk Ltd Manufacture of thin film field effect transistors with several self-aligning gates.
JP2006165527A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタ
CN104218092A (zh) * 2014-08-13 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
KR20160066680A (ko) * 2014-12-02 2016-06-13 엘지디스플레이 주식회사 복합층 구조의 차광층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판

Similar Documents

Publication Publication Date Title
CN106684103B (zh) 阵列基板、显示面板及显示装置
US5877830A (en) Liquid crystal display device having a light blocking layer in the periphery
KR100461485B1 (ko) 액정 표시 장치
US7572656B2 (en) Mask and method of manufacturing liquid crystal display device using the same
US5831708A (en) Liquid crystal display with a scanning line having a ring shaped redundant section and method for fabricating the same
KR101258255B1 (ko) 마스크리스 노광 장비를 사용한 박막 트랜지스터 기판의제조방법
KR100248602B1 (ko) 액티브 매트릭스 기판 및 그 제조방법
US7471357B2 (en) Liquid crystal display device and method for fabricating the same
KR20080045076A (ko) 박막 트랜지스터 액정 디스플레이 어레이 기판 및 그제조방법
JP2003222854A (ja) 液晶表示装置およびその製造方法
GB2409762A (en) Trans-reflective type liquid crystal display device and method for fabricating the same
US5767927A (en) Liquid crystal display with pixel electrode divided in two by common electrode line
KR20170054598A (ko) 표시 장치 및 이의 제조 방법
US20040048546A1 (en) Liquid-crystal display device and fabrication method thereof
GB2396947A (en) Reflective liquid crystal display device and fabrication method thereof
US6879360B2 (en) Reflective liquid crystal display device and fabricating method thereof
JP2011048400A (ja) 液晶ディスプレー下基板の製造方法
TWI507777B (zh) 顯示面板及其製造方法
JP4419119B2 (ja) 電気光学装置及び投射型表示装置
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR100529657B1 (ko) 액정 표시장치 및 그 제조방법
JPH03290622A (ja) 薄膜トランジスタ
JPH07209670A (ja) 表示パネル用半導体装置及びその製造方法
JP4334258B2 (ja) 表示装置
KR20070078244A (ko) 표시 기판과 그 제조 방법 및 이를 포함하는 표시 장치