KR100461485B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100461485B1
KR100461485B1 KR10-2002-0020666A KR20020020666A KR100461485B1 KR 100461485 B1 KR100461485 B1 KR 100461485B1 KR 20020020666 A KR20020020666 A KR 20020020666A KR 100461485 B1 KR100461485 B1 KR 100461485B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
layer
light reflection
reflection layer
Prior art date
Application number
KR10-2002-0020666A
Other languages
English (en)
Other versions
KR20020081108A (ko
Inventor
가와찌겐시로우
미야자와도시오
나가따데쯔야
하세가와아쯔시
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020081108A publication Critical patent/KR20020081108A/ko
Application granted granted Critical
Publication of KR100461485B1 publication Critical patent/KR100461485B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

단위 화소 내에 투과 표시 영역과 반사 표시 영역을 갖는 액정 표시 장치에서, 본 발명은 단위 화소의 길이 방향으로 연장된 대략 장방형의 평면 형상을 갖는 광 반사층을 인접하는 2개의 신호 전극 사이의 대략 중앙부에 배치하고, 상기 광 반사층과 이것에 인접하는 2개의 신호 전극 사이의 대략 장방형의 영역을 투과 표시 영역으로 규정하고, 또한 절연막에 의해 상기 광 반사층으로부터 분리된 층에 화소 영역의 대략 전면을 피복하도록 화소 전극을 형성함으로써, 이 액정 표시 장치의 소비 전력을 저감시키고 그 화질을 개선할 수 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은, 액정 표시 장치에 관한 것으로, 특히 투과 표시 영역과 반사 표시 영역을 갖는 부분 투과·반사형의 액정 표시 장치의 구조에 관한 것이다.
액정 표시 장치는 박형, 경량, 저소비 전력이라고 하는 특징을 살려, 퍼스널 컴퓨터로 대표되는 정보 기기나 휴대형의 정보 단말이나 휴대 전화, 디지털 카메라나 카메라 일체형 VTR 기기 등의 비주얼 기기의 화상 정보, 문자 정보의 표시 기기로서 널리 이용되고 있다. 최근, 특히 휴대 전화, 휴대 정보 단말이 급속한 보급에 따라 소비 전력이 매우 작은 중소형의 액정 표시 장치에 대한 요구가 강해지고 있다.
종래에는, 퍼스널 컴퓨터나 액정 모니터에 이용되는 액정 표시 장치에는 백 라이트로부터 발하는 광의 투과량을 액정 패널에서 제어하는 투과형의 표시 모드가 일반적으로 이용된다. 그러나, 백 라이트에서 소비되는 전력은 통상 액정 패널 전체의 50% 이상을 차지하여, 휴대 전화, 휴대 정보 단말 등의 소형 기기에는 허용하기 어렵다. 이 때문에, 이들 기기에는 백 라이트를 이용하지 않고, 패널 표면에 반사판을 설치하여, 주위 광을 반사함으로써 화상을 표시하는 반사 모드의 액정 표시 장치가 이용된다.
이러한 반사형의 액정 표시 장치는 주위 광이 어두운 경우에는 시인성(視認性)이 저하하는 문제가 있다. 옥내, 옥외를 막론하고 사용하는 휴대전화와 같은 기기의 경우, 주위 광에 무관하게 사용할 수 있는 기능이 필요하다. 이러한 문제점을 해결하기 위해, 특개평2000-19563호에는 하나의 화소 내에 투과 표시 영역과 반사 표시 영역을 형성하여 투과 표시 기능과 반사 표시 기능을 동시에 실현하는 부분 투과·반사형의 액정 표시 장치가 개시되어 있다.
또한, 반사 표시 시의 시인성을 개선하기 위한 방법으로서, 특개평2000-1 62637호에는 반사 전극 하층에 있어서 표면에, 원형의 평면 형상으로 완만한 단면 형상을 갖는 요철을 형성한 유기 수지막을 배치하여 반사광을 적절한 방향으로 산란시키는 방법이 개시되어 있다.
이러한 부분 투과·반사형의 액정 표시 장치의 본질적인 문제로서, 반사부, 투과부 각각의 개구율이 완전 반사, 완전 투과형의 표시 장치와 비교하여 작아지는 경우가 있다. 이 때문에, 반사, 투과를 맞춘 토탈 개구율의 확대가 표시의 밝기를 확보하기 위해서는 매우 중요하다. 화소 개구율은 배선 전극이나 반사 전극, 화소 전극의 평면 배치에 따라 크게 좌우되기 때문에, 그 설계는 중요하지만 상기 종래 기술에서는 이 점에 대한 검토는 이루어지고 있지 않다.
또한, 통상 액티브 매트릭스형의 액정 표시 장치에서는, 전극간 기생 용량이나 트랜지스터의 누설 전류에 의한 화소 전압의 변동을 억제하고, 양호한 표시 품질을 얻기 위해 각 화소에 전하 유지 용량을 설치하는 것이 일반적이다. 유지 용량의 크기, 배치는 화소 개구율에 영향을 미치게 하지만, 상기 종래 기술에서는 부분 투과·반사형의 화소에서 전하 유지 용량을 어떻게 설치할지에 대하여 개시되어 있지 않다.
또한, 유기 수지를 이용하여 완만한 단면 형상을 갖는 요철을 형성하기 위해서는, 종래의 TFT 제작 공정에 추가 공정을 부여할 필요가 있어, 제조 비용이 비싸지는 문제가 있다.
본 발명의 목적은 이러한 과제를 해결하여, 개구율이 크고 양호한 화질을 실현할 수 있고, 또한 생산성이 높은 부분 투과·반사형 액정 표시 장치의 구조를 제공하는 것에 있다.
도 1은 본 발명의 제1 실시 형태에 따른 액정 표시 장치의 화소 평면도.
도 2a 내지 도 2c는 본 발명의 제1 실시 형태에 따른 액정 표시 장치의 화소 단면도로서, 도 2a는 도 1의 A-A'선의 단면도, 도 2b는 도 1의 B-B'선의 단면도, 도 2c는 도 1의 C-C'선의 단면도.
도 3은 본 발명의 제2 실시 형태에 따른 액정 표시 장치의 화소 평면도.
도 4a 내지 도 4c는 본 발명의 제2 실시 형태에 따른 액정 표시 장치의 화소 단면도로서, 도 4a는 도 3의 D-D'선의 단면도, 도 4b는 도 3의 E-E'선의 단면도, 도 4c는 도 3의 F-F'선의 단면도.
도 5는 본 발명의 제3 실시 형태에 따른 액정 표시 장치의 화소 평면도.
도 6a 내지 도 6c는 본 발명의 제3 실시 형태에 따른 액정 표시 장치의 화소 단면도로서, 도 6a는 도 5의 G-G'선의 단면도, 도 6b는 도 5의 H-H'선의 단면도, 도 6c는 도 5의 I-I'선의 단면도.
도 7은 본 발명의 제3 실시 형태에 이용한 광 확산을 위한 패턴(오목형 부분)의 평면 형상을 나타내는 평면도.
도 8은 본 발명의 제3 실시 형태에 이용한 광 확산을 위한 패턴 단면 형상과 그 기능을 설명하는 단면도.
도 9는 본 발명의 제3 실시 형태에 이용한 광 확산을 위한 패턴의 패턴 주위 길이와 패턴 면적과의 관계를 나타내는 도면(그래프).
도 10은 본 발명의 제4 실시 형태에 따른 액정 표시 장치의 화소 평면도.
도 11a 내지 도 11c는 본 발명의 제4 실시 형태에 따른 액정 표시 장치의 화소 단면도로서, 도 11a는 도 10의 J-J'선의 단면도, 도 11b는 도 10의 K-K'선의 단면도, 도 11c는 도 10의 L-L'선의 단면도.
도 12는 본 발명의 제5 실시 형태에 따른 액정 표시 장치의 화소 평면도.
도 13a 내지 도 13c는 본 발명의 제5 실시 형태에 따른 액정 표시 장치의 화소 단면도로서, 도 13a는 도 12의 M-M'선의 단면도, 도 13b는 도 12의 N-N'선의 단면도, 도 13c는 도 12의 O-O'선의 단면도.
도 14는 본 발명의 제6 실시 형태에 따른 구동 회로 내장형 액정 표시 장치의 구성도.
도 15는 본 발명의 제7 실시 형태에 따른 구동 회로 내장형 액정 표시 장치의 구성도.
도 16은, 본 발명의 제7 실시 형태에 따른 구동 회로 내장형 액정 표시 장치(액정 표시 모듈)의 전체 평면도.
도 17은 본 발명의 제7 실시 형태에 따른 액정 표시 장치의 셀 단면도.
도 18은 본 발명의 제7 실시 형태에 따른 구동 회로 내장형 액정 표시 장치의 전체 조감도.
도 19는 본 발명의 제7 실시예에 따른 NMOS 구동 회로 내장형 액정 표시 장치의 공정1을 나타내는 단면도.
도 20은 본 발명의 제7 실시예에 따른 NMOS 구동 회로 내장형 액정 표시 장치의 공정2를 나타내는 단면도.
도 21은 본 발명의 제7 실시예에 따른 NMOS 구동 회로 내장형 액정 표시 장치의 공정 3을 나타내는 단면도.
도 22는 본 발명의 제7 실시예에 따른 NMOS 구동 회로 내장형 액정 표시 장치의 공정4를 나타내는 단면도.
도 23은 본 발명의 제7 실시예에 따른 NMOS 구동 회로 내장형 액정 표시 장치의 공정5를 나타내는 단면도.
도 24는 본 발명의 제7 실시예에 따른 NMOS 구동 회로 내장형 액정 표시 장치의 공정6을 나타내는 단면도.
도 25는 본 발명의 제7 실시예에 따른 NMOS 구동 회로 내장형 액정 표시 장치의 공정7을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 유리 기판
10 : 주사 배선 전극
11 : 공통 전극
13 : 반사 전극
14 : 화소 전극
20 : 게이트 절연막
30 : 다결정 Si막
상기한 과제를 해결하기 위해 본 발명에서는 이하의 수단을 강구하였다.
(1) 적어도 한쪽이 투명한 한쌍의 기판과, 이 기판에 협지된 액정층을 갖는 액정 표시 장치에 있어서,
상기 한쌍의 기판 중 한쪽의 기판은 적어도 그 주 표면이 절연성이고,
상기 절연성의 주 표면에 형성된 복수의 주사 전극과,
상기 복수의 주사 전극에 교차하도록 형성된 복수의 신호 전극과,
복수의 공통 전극과,
상기 복수의 신호 전극과 복수의 주사 전극의 교차점 근방에 형성된 복수의 박막 트랜지스터와,
인접하는 2개의 주사 전극과 인접하는 2개의 신호 전극에 의해 규정되는 화소 영역 내에 상기 박막 트랜지스터의 각각에 접속되어 배치된 액정 구동 전극(화소 전극라고도 함)과,
상기 화소 영역 내의 일부에 배치된 광 반사층을 갖고,
상기 액정 구동 전극에 제공하는 전압에 의해 상기 액정층을 구동하는 기능을 갖는 액정 표시 장치에 있어서,
상기 광 반사층은 인접하는 2개의 신호 전극 사이의 대략 중앙부에 배치되어, 화소의 길이 방향으로 연장된 대략 장방형의 평면 형상으로 하고, 상기 반사 표시 영역과, 이것에 인접하는 2개의 신호 전극 사이의 영역을 투과 표시 영역으로 규정하였다.
여기서 말하는 대략 장방형의 평면 형상이란, 상기 한쌍의 기판 중 한쪽의 액정층에 대향하는 주면내(또는 이것에 따르는 가상적인 면내)에서의 광 반사층의 형상을 가리키며, 그 형상은 장방형뿐 아니라, 그 4 코너 중 적어도 하나를 모따기한 것 또는 곡선 형상으로 바꾼 것도 포함한다. 예를 들면, 화소 영역을 둘러싸는 한쌍의 신호 전극의 한쪽의 연장 방향(제1 방향)과 한쌍의 주사 전극의 한쪽의 연장 방향(제2 방향)을 기준으로 했을 때, 본 발명의 광 반사층은 그 제1 방향을 따르는 최대의 치수와 그 제2 방향을 따르는 최대의 치수가 다르다.
(2) 상기 (1)의 액정 표시 장치에서, 액정 구동 전극과 광 반사 전극을 절연층에 의해 분리된 다른 층에 형성하였다. 여기서 말하는 「층」이란, 액정 구동 전극이나 광 반사 전극이 설치되는 기판의 주면에 대한 계층(레벨)으로서, 소정의 절연층(1층에 한하지 않음)의 하측에 이들 전극의 한쪽이, 그 절연층의 상측에 이들 전극의 다른 쪽이 각각 배치된다. 두개의 막(여기서는 전극)을 이와 같이 배치하는 것을, 본원 명세서에서는 「이층화(異層化)」라고 한다.
(3) 상기 (1)의 액정 표시 장치에서, 상기 광 반사층과 상기 액정 구동 전극을 접속하고, 상기 광 반사 전극과, 그 하층에 배치되고, 상기 주사 전극을 구성하는 재료로 형성된 공통 전극을 배치하며, 이 공통 전극과 광 반사층과, 이들에 협지된 유전체층에 의해 전하 축적 용량을 구성하였다.
(4) 상기 (1)의 액정 표시 장치에서, 상기 광 반사층은 상기 신호 전극을 구성하는 전극 재료군의 일부를 이용하여 구성하고, 상기 광 반사층의 하층의 절연막을 소정의 오목 형상으로 패터닝하여 광 반사층에 확산성을 가지게 하였다.
(5) 상기 (4)의 액정 표시 장치에서, 상기 광 반사층의 하층의 절연막의 패터닝 형상은 개개의 패턴의 패턴 주위 길이를 L, 패턴의 면적을 S로 했을 때에,
logS=A×logL+B의 관계식에 있어서, 1.0≤A<2.0를 만족시키는 패턴 형상으로 하였다.
(6) 상기 (5)의 액정 표시 장치에서, 상기 절연막의 패턴 하층에 주사 전극과 동일 재료를 포함하는 전극, 또는 상기 박막 트랜지스터의 활성층을 구성하는 반도체막을 배치하였다.
(7) 상기 (5) 또는 (6)의 액정 표시 장치에서, 개개의 화소 내의 상기 광 반사층은 해당 화소의 길이 방향으로 인접하는 두개의 화소의 광 반사층과 접속하였다.
(8) 상기 (7)의 액정 표시 장치에서, 상기 서로 접속된 광 반사층을 전하 유지 용량의 공통 전극으로 하여, 이 광 반사층과 상기 액정 구동 전극과, 이들에 협지되는 유전체층에 의해 전하 유지 용량을 형성하였다.
상기 각각의 수단의 효과에 대하여 설명한다.
우선, 광 반사층을 신호 전극을 구성하는 전극 재료군의 일부를 이용하여 구성한다. 이에 따라, 광 반사층을 설치하기 위한 공정을 부가하는 것이 불필요해지므로, 제조 공정을 삭감할 수 있어 제조 비용 저감에 기여한다.
또한, 액정 구동 전극과 광 반사층을 절연층에 의해 이층화하여, 액정 구동을 위한 전극과 광 반사층의 기능을 분리하였다. 이것으로 화소 내에서 액정층이 구동되는 면적은 액정 구동 전극의 패턴에 의해 규정된다. 한편, 화소 내의 반사 표시 영역은 광 반사층의 배치에 의해 규정되어, 평면적으로 봤을 때 액정 구동 전극의 패턴 내에서 광 반사 전극이 존재하는 부분은 반사 표시에, 광 반사 전극이 존재하지 않은 부분은 투과 표시에 기여한다.
광 반사층은 신호 전극과 거의 동일한 재료로 구성되고, 액정 표시 전극은 광 반사층과 절연막에 의해 이층화되어 있다는 것은, 액정 표시 전극과 신호 전극도 절연막에 의해 이층화되어 있는 것을 의미한다. 이 때문에, 액정 표시 전극과 신호 전극의 패턴은 중첩시켜도 표시 기능에 아무런 지장도 없다. 따라서, 액정 구동 전극의 면적을 최대화할 수 있기 때문에, 토탈의 개구율을 확대할 수 있게 된다.
한편, 광 반사층과 신호 전극은 동일한 층 위에 형성된다. 이들 사이의 단락 불량을 방지하기 위해서는, 이들 패턴을 어느 정도 분리할 필요가 있다. 액정 표시 장치의 화소는 대부분의 경우 어스펙트비가 3:1의 소위 세로스트라이프형의평면 형상을 갖는다. 그래서 광 반사층을 이 세로스트라이프형의 화소의 길이 방향 끝까지 연장한 거의 장방형의 패턴으로 하여 이것을 2개의 신호 전극의 거의 중앙에 배치함으로써, 광 반사층과 신호 전극 사이의 거리를 분리함과 함께 반사 표시부의 면적을 최대화할 수 있다. 광 반사층과 신호 전극 사이의 영역은 자동적으로 투과 표시 영역이 되기 때문에 반사, 투과의 면적 비율은 거의 장방형의 광 반사층의 단축 길이를 조정함으로써 자유롭게 설계 가능하다.
종래예에서는, 단순히 화소의 중앙에 반사 표시부 혹은 투과 표시부를 설치한 것만으로 토탈 개구율의 최대화에 관하여 충분한 고찰이 이루어지지 않았다. 이러한 종래예와 본 발명에 의한 액정 표시 장치를 비교하면, 본 발명에 따른 액정 표시 장치의 주된 구성은 이하와 같이 기술할 수도 있다.
그 하나는:
(9) 한쌍의 기판 및 이 한쌍의 기판에 협지된 액정층을 구비한 액정 표시 장치에 있어서,
상기 한쌍의 기판 중 한쪽은 그 주면의 상부에 제1 방향으로 연장하고 또한 제1 방향에 교차하는 제2 방향을 따라 병설된 복수의 주사 전극과, 상기 제2 방향으로 연장하고 또한 상기 제1 방향으로 병설된 복수의 신호 전극과, 상기 복수의 주사 전극의 인접하는 한쌍과 상기 복수의 신호 전극의 인접하는 한쌍에 의해 각각 둘러싸인 복수의 화소 영역을 구비하고,
상기 복수의 화소 영역의 각각에는, 상기 복수의 신호 전극의 하나로부터 해당 화소 영역에 대응하는(공급되어야 함) 화상 신호를 수신하고 또한 상기 복수의주사 전극의 하나에 의해 제어되는 능동 소자로부터 상기 화상 신호가 입력되는 액정 구동 전극과, 상기 액정 구동 전극보다 면적이 작고 또한 상기 한쌍의 기판의 다른 쪽으로부터 입사하는 광을 반사하는 적어도 하나의 광 반사층이 설치되고,
상기 광 반사층은, (a) 이것이 설치되는 상기 화소 영역을 둘러싼 상기 복수의 신호 전극의 한쌍 및 상기 복수의 주사 전극의 한쌍 중 상기 화소 영역에 따른 길이가 긴 한쌍을 따라 연장하고, 또한 (b) 상기 화소 영역에 따른 길이가 긴 한쌍의 각각으로부터 이격되어 있다.
또한, 다른 견해에 따르면:
(10) 제1 기판 및 제2 기판과 이들 제1 기판과 제2 기판 사이에 있는 액정층을 구비한 액정 표시 장치에 있어서,
상기 제1 기판은 그 주면 상부에 제1 방향으로 연장하고 또한 제1 방향에 교차하는 제2 방향을 따라 병설된 복수의 주사 전극과, 상기 제2 방향으로 연장하고 또한 상기 제1 방향으로 병설된 복수의 신호 전극과, 상기 복수의 주사 전극의 인접하는 한쌍과 상기 복수의 신호 전극의 인접하는 한쌍에 의해 각각 둘러싸이고 또한 상기 제1 방향보다도 상기 제2 방향을 따라 길게 연장된 (즉, 그 길이 방향이 신호 전극의 연장 방향에 따름) 복수의 화소 영역과, 상기 복수의 신호 전극의 하나에 의해 화상 신호를 각각 수신하고 또한 상기 복수의 주사 전극의 하나에 의해 각각 제어되는 복수의 능동 소자를 갖고,
상기 복수의 화소 영역의 각각에는, 상기 복수의 능동 소자의 하나로부터 그 화상 신호를 받는 액정 구동 전극과, 상기 제2 기판으로부터 입사하는 광을 반사하는 적어도 하나의 광 반사층이 설치되고,
상기 광 반사층은, 이것이 설치되는 상기 화소 영역을 둘러싸는 상기 복수의 신호 전극의 한쌍의 각각으로부터 이격되어 있다.
이들 (9), (10)의 액정 표시 장치에서는, 상기 액정 구동 전극을 이것이 설치된 기판 주면에 대하여 상기 광 반사층보다도 액정층측에 설치하고, 또한 액정 구동 전극을 화소 영역을 둘러싸는 한쌍의 신호 전극 및 한쌍의 주사 전극 중 적어도 하나의 상부에 연장시키며, 또한 이들 전극 중 어느 한 상부에도 연장시키면 된다. 또한, 상기 액정 구동 전극을 상기 화소 영역의 길이 방향에 교차하는 방향을 따라 광 반사층을 피복하도록 연장시키고, 이 연장 방향을 따라 화소 영역을 투과 표시용, 반사 표시용, 투과 표시용의 순으로 나누어도 된다. 한편, 상기 광 반사층을 화소 영역의 길이 방향으로, 예를 들면, 블랙·매트릭스(차광막의 해당 화소 영역에 대응하는 개구)의 윤곽을 넘어 연장시키고, 또한 이 길이 방향으로 인접하는 다른 화소 영역의 광 반사층과 전기적으로 접속해도 된다. 즉, 소정의 화소 영역에서 상기 광 반사층을 상기 액정 구동 전극으로부터 전기적으로 분리하고, 예를 들면 액정 구동 전극의 전하 유지에 이용해도 된다.
이어서 광 확산성의 부여에 관한 것으로, 광 반사층의 하층의 절연막을 소정의 오목 형상으로 패터닝하는 구조를 채용하였다. 이 방법은 종래 TFT 제작으로 사용하는 포토마스크를 변경하는 것만으로 실현할 수 있어, 공정의 증가가 없으므로 제조 공정을 삭감할 수 있어 제조 비용 저감에 기여한다. 종래부터 TFT를 구성하는 부재를 패터닝하여 반사 전극의 하층에 배치하여 반사 전극에 요철 패턴을 형성하는 방법은 알려져 있다. 그러나 통상 이러한 방법으로 제작된 요철에서는 단면 형상이 충분히 평탄하지 않고, 광 확산성이 충분하지 않았다. 예를 들면 SiO2와 같은 무기막으로 유기 수지와 같은 평탄한 단면 형상을 형성하는 것은 곤란하다. 이 때문에, 대부분의 경우 유기 수지에 평탄한 요철을 형성하는 방법이 주류로 되어 있다.
그러나, 종래 무기막의 가공 패턴으로 충분한 광 확산 성능을 얻을 수 없는 원인은 평면 형상에 문제가 있는 것을 발명자들은 발견하였다. 종래 요철의 평면 패턴은 원형 혹은 그것에 가까운 것이었다. 예를 들면, SiO2막을 에칭으로 오목 형상으로 가공한 경우, 에칭된 저면부와 에칭되지 않은 막면은 평탄면이 되고, 이 면 위에 형성된 반사 전극 확산성을 갖지 않는다. 한편, 볼록형 패턴의 단부는 어느 한 각도를 갖는 테이퍼 형상으로 되어 있으며, 이 부분에 형성된 반사 전극은 광 확산성에 기여한다. 따라서, 광 확산성을 충분히 얻기 위해서는 패턴의 단부의 길이를 충분히 길게 할 필요가 있다. 그런데, 종래 이용되고 있는 원형 혹은 그것에 가까운 패턴 형상에서는 패턴이 점유하는 면적에 대하여 패턴의 주위 길이가 크지 않아, 이러한 형상으로는 확산성을 부여하는 패턴 단부의 길이를 충분히 크게 할 수 없다.
이러한 2차원 패턴에서는 일반적으로 패턴 주위 길이 L과 패턴 면적 S사이에 다음 수학식 1의 관계가 성립한다.
예를 들면, 패턴을 반경 r의 원형으로 한 경우, 그 면적 S1은 하기의 수학식 2로 표현할 수 있다.
원주 P가, P=2πr로 주어지는 것을 감안하면, 수학식 2의 관계는 다음 수학식 3과 같이 다시 표현된다.
이와 같이 수학식 3은 상기 수학식 1의 관계를 만족시킨다. 원형뿐 아니라, 정방형이나 그 밖의 다각형의 패턴이라도 동일한 관계가 성립하지만, 이러한 패턴 형상으로는 만족스러운 광 확산성을 부여하는 것은 곤란하다. 그래서, 본 발명에서는 다음 수학식 4를 기초하여 확산성을 부여하는 패턴의 형상을 설정한다.
이 수학식 4에서, 특히 계수 A가 다음 부등식을 만족시키는 패턴 형상이 바람직하다.
A는 주위 길이와 패턴 면적의 증대의 방법을 나타내는 계수이고, 상기 수학식의 관계를 만족시키는 패턴은 주위 길이가 길어져도 패턴 점유 면적의 증대가 그만큼 커지지 않은 것을 나타내고 있다. 따라서, 패턴의 패킹 밀도를 크게 할 수 있기 때문에 보다 효율적으로 광 확산성을 부여할 수 있다.
이어서, 상기한 오목 형상 패턴 하층에, 주사 전극과 동일 재료를 포함하는 전극, 또는 상기 박막 트랜지스터의 활성층을 구성하는 반도체막을 배치하였다. 이 전극층 혹은 반도체층은 절연막의 에칭 스토퍼로서 기능하여, 에칭이 보다 하층의 막으로까지 진행하는 것을 방지한다. 최하층에는 Ba나 Ca를 함유하는 유리 기판이 존재한다. 에칭이 유리 기판까지 진행되면, 이들 알칼리 토금속이 TFT나 제조 장치를 오염시켜 바람직하지 않다. 이 때문에, 이러한 에칭 스토퍼층이 필요해진다.
또한, 각각의 화소의 광 반사층을, 해당 화소의 길이 방향으로 인접하는 두개의 화소의 광 반사층과 접속하고, 상기 서로 접속된 광 반사층을 전하 유지 용량의 공통 전극으로 하여, 이 공통 전극과 상기 액정 구동 전극과, 이들에 협지되는 유전체층에 의해 전하 유지 용량을 형성하였다.
이와 같이, 광 반사층을 공통 전극으로서 이용하고, 신호 전극과 평행한 방향으로 연장하여 배치함으로써, 공통 전극 한 개당 부하 용량을 공통 전극을 주사 전극과 평행하게 연장시킨 경우와 비교하여 작게 할 수 있다.
이것은, 휴대 전화, 휴대 정보 기기용으로서 이용되는 저소비 전력 LCD에서큰 이점을 갖는다. 저소비 전력화하기 위해서는, 공급하는 전원 전압을 저전압화하는 것이 필수이다. 액정층에 인가하는 구동 전압을 저하시키기 위해서는, 대향 기판 위의 공통 전극의 전압을 일정치가 아니고 액정 구동 전극의 전압 파형과 동기시켜 구동하는, 소위 공통 반전 구동 방식을 채용하는 것이 유효하다. 전하 유지 용량을 갖는 화소로 구성되는 LCD에 대하여 공통 반전 구동으로 액정층에 적당한 구동 전압을 공급하기 위해서는, 전하 유지 용량의 공통 전극도, 대향 기판의 공통 전극과 동시에 구동해야한다.
선 순차 주사에 의한 공통 반전 구동에서 선택되어 있는 주사선에 주목하면, 공통 전극을 주사 전극과 평행하게 연장시킨 경우에는, 선택되어 있는 주사선에 대응하는 공통 전극을 입력측으로부터 본 부하 용량은 선택 주사선에 접속된 1 라인분의 화소의 전하 유지 용량과 액정층 용량 및 공통 전극과 신호 전극의 교차 용량의 합이 된다. 또한, 비선택 주사선에 대응하는 공통 전극의 한 개당 용량은 제0 근사에서는 공통 전극과 신호 전극의 교차 용량의 합으로 제공된다. 이 용량은 선택되어 있는 주사선에 대응하는 공통 전극의 용량에 비하면 매우 작은 값이다.
한편, 공통 전극을 신호 전극과 평행한 방향으로 연장하여 배치한 경우에는, 공통 전극 한 개당 용량은, 공통 전극과 주사 전극의 교차 용량과 선택된 화소 1개수분의 전하 유지 용량과 액정층 용량의 합이 되고, 모든 공통 전극에서 같다.
공통 전극 전체의 용량은 공통 전극을 연장시키는 방향에 상관없이 동일하지만, 공통 전극을 주사 전극과 평행하게 연장시킨 경우에는 공통 전극의 용량 중 선택 주사선에 대응하는 공통 전극의 용량이 비선택 주사선에 대응하는 다른 공통 전극과 비교하여 크기 때문에, 공통 전극의 저항치가 충분히 작지 않은 경우, 신호 지연에 의해 가로 방향의 섀도윙이 발생하여 화질 불량이 될 가능성이 있다. 한편, 공통 전극을 신호 전극과 평행한 방향으로 연장하여 배치한 경우에는 공통 전극 한 개당 용량은 모든 공통 전극과 같으며, 작은 값이 된다. 이 때문에, 상기한 바와 같은 신호 지연에 의한 화질 문제는 발생하지 않는다.
이상에 기재된 본 발명의 작용 및 효과, 및 그 바람직한 실시 형태의 상세한 설명에 대해서는, 후술된 설명으로 명백해 질 것이다.
<발명의 실시 형태>
이하, 본 발명의 구체적인 실시 형태를 이것에 관련된 도면을 참조하여 설명한다. 이하의 설명에서 참조하는 도면에서, 동일 기능을 갖는 것은 동일한 부호를 붙여, 그 반복의 설명은 생략한다.
<실시 형태 1>
도 1 및 도 2는 본 발명의 제1 실시 형태의 액정 표시 장치에 따른 단위 화소의 평면 및 단면도이다. 도 2a, 도 2b, 도 2c는 각각 도 1 중 A-A', B-B', C-C' 부의 단면(각각의 양단에 화살표가 붙은 선을 따라 절단했을 때의 단면도)을 나타낸다. 또, 도 1의 평면도(4 개소의 화소 영역의 평면 구조를 어레이 형상으로 열거하여 나타냄) 및 도 2의 각 단면도는 액정 표시 장치의 액정층을 사이에 두고 있는 한쌍의 기판 중 각 화소의 표시 동작을 제어하는 능동 소자(여기서는, 박막 트랜지스터 또는 TFT로서 알려진 전계 효과형 트랜지스터)가 형성된, 소위 TFT 기판만을 나타내고, 액정층 및 상기 한쌍의 기판의 다른 쪽은 생략하였다. 또한, TFT기판의 단면도에서는 그 주면(상면 및 하면) 중 액정층과는 반대측 주면에 적층되는 편광판 등의 표시는 생략하고 있다.
전체는 변형점 약 670℃의 무알카리 유리 기판(1) 위에 막두께 50㎚의 Si3N4막(200)과 막두께 120㎚의 SiO2막(2)으로 이루어지는 버퍼 절연막이 형성되어 있다. 버퍼 절연막은 유리 기판(1)으로부터의 Na 등의 불순물의 확산을 방지하는 역할을 갖는다.
버퍼 절연막 위에는, TFT(박막 트랜지스터)를 구성하는 막두께 50㎚의 다결정 Si(이하 폴리실리콘이라고 함)막(30)이 형성되고, 각각의 폴리실리콘(30) 위에는 SiO2로 이루어지며 막두께 100㎚의 게이트 절연막(20)을 사이에 두고 막두께 200㎚의 Mo(몰리브덴)을 포함하는 주사 배선 전극(주사 신호선, 게이트 신호선이라고도 함 : 10)이 형성되어 있다. 또한, 상기 주사 배선 전극(10)과 동일한 Mo를 이용하여 전하 축적 용량의 공통 전극(후술된 화소 전극 또는 이것에 도통하는 전극에 대향하는 경우, 대향 전극이라고도 함 : 11)이 형성되어 있다. 도 1의 평면도에서는, 공통 전극(11)의 윤곽을 점선으로 나타낸다. 상기 부재 전부를 피복하도록 막두께 400㎚ SiO2로 이루어지는 층간 절연막(21)이 형성된다. 층간 절연막(21)에 설치한 컨택트 관통홀 TH1, TH2을 통해 Mo(12a로 기재)/Al(알루미늄, 12b로 기재)/Mo(12c로 기재)의 3층 금속막을 포함하는 신호 배선 전극(영상 신호선, 데이터 신호선이라고도 함 : 12) 및 소스 전극을 겸하는 반사 전극(13)이 폴리실리콘 층 일부에 설치된 소스, 드레인층에 접속되어 있다. 반사 전극(13)을 구성하는Mo/Al/Mo의 3층 금속막 중, Al막(13b)의 하층의 Mo 막(13a)은 폴리실리콘막(30)과 Al 간의 컨택트 저항을, Al 상층의 Mo 막(13c)은 소스 전극(15)(반사 전극(13)의 일부로서 형성된 Mo/Al/Mo의 3층 금속막)과 화소 전극(14) 간의 컨택트 저항을 저감시키기 위해 설치되어 있다.
또, 본 명세서에서의 상술된 Mo/Al/Mo의 표기는 2 종류 이상의 막을 기판 주면에 대하여 적층하여 이루어지는 층의 재료의 프로파일을, 해당 층을 구성하는 각각의 막의 재료를 해당 기판 주면으로부터 순차적으로 슬랜트(/)로 구획하여 나타낸다. 예를 들면, Mo/Al로 이루어지는 재료 프로파일을 갖는 층은, 기판 주면으로부터 Mo 막과 Al 막을 이 순서로 적층하여 형성한다. 이러한 표기는 본 실시의 형태뿐만 아니라 후술된 다른 실시 형태에도 적용된다.
도 1 및 도 2a에 나타낸 전계 효과형 트랜지스터의 구조를 갖는 TFT에서, 상기 소스층 및 드레인층은 쌍방의 전위에 따라, 그 기능이 역전되지만, 본 명세서에서는 본 실시의 형태뿐만 아니라 후술된 다른 실시 형태에서도 편의적으로 신호 전극으로부터 신호 전압을 받는 측을 드레인층 또는 드레인 전극, 그 신호 전압을 TFT의 채널(도 2a에 도시한 폴리실리콘 층(반도체층 : 30)의 주사 전극(10) 하측에 위치하는 부분)을 통해 받는 측을 소스층 또는 소스 전극이라고 한다. 본 실시의 형태에서는 폴리실리콘(다결정 실리콘)으로서 채널을 형성했지만, 이것을 a-Si(비정질 실리콘)로 치환해도 되며, 주사 배선 전극은 그 전압 변화가 폴리실리콘층, 즉 반도체층(30) 내의 전계 강도 분포를 변조할 수 있는 한, 반도체층(30) 하측에 설치해도 또한 주사 배선 전극(10)과 반도체층(30) 사이에 예를 들면 절연성 재료나 유전체를 포함하는 막을 설치해도 된다. 도 2a에서 반도체층(30) 위에는 두개의 주사 배선 전극(10)이 형성된다. 이들 두개의 주사 배선 전극(10) 중 한쪽은 하나는 병설된 복수의 화소 영역을 따라 연장하는 말하자면 본선이 되고, 다른 쪽은 이 본선으로부터 어떤 하나의 화소 영역에 관통된 분기선이 되는 것은, 도 1의 A-A'선을 따른 부분에서 분명하다. 그러나, 이들 두개의 신호 배선 전극에 인가되는 전압은 동일하기 때문에, 쌍방 모두 그 아래에 설치된 반도체층(30) 내에서의 캐리어(전자나 정공)의 거동의 제어에 기여한다. 즉, 본 실시의 형태에 채용되는 박막 트랜지스터는 두개의 게이트 전극을 갖는 전계 효과형 트랜지스터라고 볼 수 있다. 또한, 이 전계 효과형 트랜지스터의 채널은 상기 반도체층(30)의 상기 두개의 신호 배선 전극(10)의 하측에 위치하는 두개의 부분으로서 정의되며, 도 2a에서 상기 반도체층(30) 좌측의 채널의 좌측에 인접하는 부분(반도체층(30)의 좌단)이 드레인층에, 상기 반도체층(30) 우측의 채널의 우측에 인접하는 부분(반도체층(30)의 우단)이 드레인층에 각각 상당한다.
상기 소스 전극(15)을 겸하는 반사 전극(13) 중 상층의 Mo막(13c)은 후술된 화소 전극(14)을 이루는 ITO 막과의 컨택트 부분과 그 주변 부분에만 남기고, 그 이외의 대부분에서는 상층의 Mo막을 제거한다. 이에 따라 높은 광 반사율을 달성할 수 있었다. 본 실시의 형태에서는, 반사 전극(13)을 기판의 주면측에 반도체층과의 컨택트 저항을 저감하기에 적합한 재료를 포함하는 제1 도전막을, 이 제1 도전막의 상측(제1 도전층으로부터 액정층측)에 제1 도전막보다 반사율이 높은 제2 도전막을 각각 형성한 소위 적층 구조로 구성하였다. 따라서, 이 제1 도전막의 재료가 반도체층과의 양호한 오믹·컨택트를 나타내는 한, Mo를 대신하여 예를 들면, Mo를 포함하는 합금, Mo 이외의 고융점 금속이나 그 합금(Refractory Metal or Refractory Alloy)…Ta(탄탈), Nb(니오븀), W(텅스텐) 등…, 또는 Cr(크롬)이나 그 합금을 이용해도 된다. 제2 도전막은 액정 표시 장치의 사양에 따라, 상기 제1 도전막이 그 기능, 즉 액정층을 통해 TFT 기판 주면에 입사하는 광을 액정층으로 반사하고, 이 반사광을 TFT 기판에 대향하는 다른 기판(충분한 광 투과율을 갖는 소위 투명 기판)으로부터 액정 표시 장치의 밖으로, 그 사용자가 표시 화상을 시인(視認)하기에 충분한 강도로 출사시키는 한, 설치할 필요는 없다. 그러나, 이 출사 강도가 불충분한 경우, 표면에 입사하는 광을 반사하는 비율(반사율)이 제1 도전막의 재료보다 높은 재료를 포함하는 제2 도전막을 제1 도전막 위에 적층시킨다. 이 적층 형태는, 특히 제1 도전막이 소위 차광성의 재료인 경우, 효과적이다.
제2 도전막은, 상기 반사율의 조건만 만족시키면, 예를 들면 반도체층과의 컨택트 저항이 상기 제1 도전막보다 높아도 지장은 없다. 예를 들면, 상술의 Al뿐 아니라, Al의 합금, Cu(구리)나 그 합금을 이용해도 된다. 또, 본 실시의 형태와 같이, 반사 전극(13)의 일부가 소스 전극(15)을 겸하고, 또한 신호 배선 전극(12)과 동일한 레벨(층간 절연막(21)의 상면)에 형성되는 경우, 이들 전극을 상기 제1 도전막 및 제2 도전막으로 구성하고, 또한 신호 배선 전극(12) 및 소스 전극(15)에서는, 필요에 따라, 제2 도전막과 다른 재료의 제3 도전막을 제2 도전막 위에 적층시킨다. 특히, 소스 전극(15)에서는 그 상면에서 후술된 화소 전극, 즉 상기 ITO나 인듐-아연 산화물이라는 산화물의 반도체층과 컨택트를 취하기 때문에, 제3 도전막은 제2 도전막과 비교하여 제1 도전막에 가까운 물성을 갖는 재료, 프로세스 상에서 보면, 제1 도전막과 동일한 재료로 형성하는 것이 바람직하다. 또한, 프로세스 상의 조건에 따라, Cu(구리) 또는 그 합금의 막으로 신호 배선 전극(12), 반사 전극(13) 및 소스 전극(15)을 형성해도 된다. 이들 재료의 선택 조건은, 본 실시의 형태뿐만 아니라, 후술된 다른 실시 형태에서도 적절하게 적용된다.
이상에서 진술한 공정에서, TFT 기판의 주면 위에 형성된 소자는 그 상면의 대부분이 막두께 200㎚의 Si3N4로 이루어지는 보호 절연막(22)과 막두께 2㎛의 아크릴계 수지를 주성분으로 하는 유기 보호막(23)에 의해 피복되어 있다. 또한 TFT의 소스 전극(13)에는 보호 절연막(22) 및 유기 절연막(23)에 설치한 컨택트 관통홀 TH3을 통해 인듐-주석 산화물(ITO)로 이루어지는 화소 전극(14)이 접속되어 있다(상술된 Mo 막(13)과 ITO 막과의 컨택트 부분).
상기 소스 전극을 겸하는 반사 전극(13)은 인접하는 2개의 신호 전극(12) 사이의 대략 중앙부에 배치되어, 화소의 길이 방향으로 연장된 대략 장방형의 평면 형상으로서 반사 표시 영역을 규정하고 있으며, 상기 반사 표시 영역과, 이것에 인접하는 2개의 신호 배선 전극 사이의 영역을 투과 표시 영역(예를 들면, 액정 표시 장치에 구비된 백 라이트·유닛으로부터의 광을 투과시키는 영역)으로 규정한 평면 구성으로 하였다. 또한, 상기 반사 전극(13)과 전하 축적 용량의 공통 전극(11)과, 이들에 협지된 층간 절연막(21)에 의해 전하 축적 용량을 형성하였다.
또한, 상기 화소 전극(14)은 2개의 신호 배선 전극(12)과 2개의 주사 배선전극(10)에 의해 둘러싸인 화소 영역의 대략 전면을 피복하도록 형성되어 있다. 도 1(본 실시의 형태의 평면도) 및 후술된 각 실시 형태에서의 평면도(도 3, 도 5, 도 10, 도 12) 모두 화소 전극(14)의 윤곽이 파선으로 도시된다.
반사 전극(13)을 신호 배선 전극(12)과 동일한 재료로 구성함으로써, 제조 공정을 간략화할 수 있다. 또한, 광 반사층을 이 세로 스트라이프형의 화소의 길이 방향 끝까지 연장한 거의 장방형의 패턴으로 하여 이것을 2개의 신호 전극의 거의 중앙에 배치함으로써, 광 반사층과 신호 전극 사이의 단락 불량을 방지할 수 있다. 또한, 액정을 구동하는 화소 전극(14)을 2개의 신호 배선 전극과 2개의 주사 배선 전극으로 둘러싸인 화소 영역의 대략 전면을 피복하도록 형성함에 따라, 광 반사층과 신호 전극 사이의 영역을 투과 표시 영역으로서 기능시킬 수 있기 때문에 토탈 개구율을 확대할 수 있다. 또한, 반사, 투과의 면적 비율은 거의 장방형의 광 반사층의 단축 길이를 조정하는 것만으로 자유롭게 설계 가능하다.
이러한 이점은, 화소 영역에서 반사 전극(13)(광 반사층)을 해당 화소 영역을 사이에 두는 한쌍의 신호 전극으로부터 각각 이격시켜, 이 반사 전극(13)과 해당 한쌍의 신호 전극 각각의 사이에 둔 영역을 광 투과 영역으로서 이용함으로써 얻어진다. 해당 한쌍의 신호 배선 전극(12) 각각과 이들 사이에 두는 반사 전극(13)을 이격하는 폭은 적어도 신호 배선 전극의 폭과 동일하거나 그 이상으로 하는 것이 바람직하다. 상술된 이점을 다른 관점으로부터 파악하면, 일 화소 영역에서 이것을 둘러싸는 한쌍의 주사 전극(10) 중 적어도 한쪽을 따라, 이것을 둘러싸는 한쌍의 신호 전극(12)의 한쪽으로부터 투과 표시 영역, 반사 표시 영역, 투과표시 영역으로 병설함으로써 이루어진다. 이 일 화소 영역을 둘러싼 한쌍의 신호 전극(12)의 각각에 따라 이것에 인접하는 투과 표시 영역(일 화소 영역당 2 개소)을 설치하는 한, 그 사이에 복수의 반사 표시 영역과 이들을 이격하는(상기 2 개소의 그것과는 다른) 투과 표시 영역을 설치해도 된다. 또한, 본 실시의 형태에서는, 일 화소 영역에 인접하는 주사 전극(10)에 대하여, 이것에 인접하는 신호 전극(12)을 길게 한 경우에 대하여 논했지만, 이 주사 전극을 이 신호 전극보다 길게 한 경우에는, 상술된 바와는 반대로 반사 전극(13)을 이 주사 전극(10)과 이격시켜, 이 신호 전극(12)을 따라 투과 표시 영역, 반사 표시 영역 및 투과 표시 영역을 이 순으로 병설하면 된다. 또, 화소 영역에 설치된 반사 전극(13)과 해당 화소 영역을 사이에 두는 한쌍의 신호 전극(12)과의 간섭을 막고, 또는 이 반사 전극(13)과 이것에 인접하는 화소 영역의 표시 제어에 이용되는 주사 전극(10)으로 용량 소자를 구성하는 관점으로부터 보면, 본 실시의 형태와 같이 화소 영역을 둘러싸는 한쌍의 주사 전극(10)보다 이것을 둘러싸는 한쌍의 신호 전극(12)을 길게 하고, 반사 전극(13)의 신호 전극(12)의 연장 방향(도 1의 x 축)에 따른 치수를 그 주사 전극의 연장 방향(도 1의 y 축)에 따른 치수보다 길게 하는 것이 바람직하다.
본 실시의 형태에서는, 반사 전극(13)(광 반사층)을 대략 장방형으로 형성하였지만, 예를 들면 장방형의 4 코너를 모따기하거나, 곡선 형상을 대신하여, 예를 들면 팔각형이나 타원에 가까운 형상으로 바꾸어도 된다. 이 경우, 반사 전극(13)의 장축 방향의 치수는 예를 들면, 도 1의 신호 전극(12)의 연장 방향(x 축)에 따른 길이의 최대치(예를 들면 도 1의 장방형의 반사 전극(13)을 타원형으로 치환한경우, 그 장축)에, 단축 방향의 치수는 예를 들면, 도 1의 주사 전극(10)의 연장 방향(y 축)에 따른 길이의 최대치(예를 들면 도 1의 장방형의 반사 전극(13)을 타원형으로 치환한 경우, 그 단축)로 각각 치환한다.
광 반사층을 화소 영역의 주연부에 예를 들면 환형으로 설치하는 종래의 반사형 액정 표시 장치의 화소 영역의 광 반사층 구조와 비교하여, 이것을 적어도 이것에 인접하는 신호 배선 전극으로부터 이격하는 본 실시의 형태의 광 반사층 구조는, 반사 전극과 신호 배선 전극과의 용량 결합의 확률을 저감시키기 때문에, 화면 상에 세로 스미어(섀도윙)가 생기기 어렵게 된다.
한편, 반사 전극(13)의 하층에 공통 전극(11)을 배치함으로써, 비교적 큰 용량치를 갖는 전하 축적 용량을 개구율에 영향을 미치게 하지 않고 형성 가능하다. 액정 표시 장치의 화소 영역에서, 화소 전극, 즉 상술된 능동 소자로부터의 출력에 따라 액정층에 소정의 전압을 인가하는 전극을, 소정의 기간(예를 들면, 1 화상의 표시 개시로부터 다음 화상의 표시로의 전환하기까지의 기간 : 1 프레임 기간)에서 원하는 전위(허용되는 오차 범위의 변동을 포함함)로 유지하기 위해, 화소 전극 또는 이것과 도통하는 전극과, 이것과는 다른 전위를 갖는 (바람직하게는 상기 소정의 기간에서의 전위 변동이 적음) 전극으로 용량 소자 또는 이것과 비슷한 것을 형성한다. 이 용량 소자는, 전하 축적 용량, 또는 부가 용량이라고 하며, 그 일례로는 상술한 반사 전극(13)과 이것이 설치된 화소 영역에 인접하는 다른 화소 영역의 능동 소자 제어에 이용되는 주사 전극(10)으로 형성되는 용량 소자를 예로 들 수 있다. 전하 축적 용량은 TFT나 액정층의 누설 전류에 의한 화소 전압의 변동이나,주사 신호나 영상 신호로부터의 크로스토크에 의한 화소 전압의 변동을 억제하는 기능을 가지며, 화질 향상에 기여한다. 본 실시의 형태에서는, 반사 전극(13)의 상측(도시되지 않은 액정층측)에 화소 전극(14)이 설치되어 있기 때문에, 소위 반사 표시 영역에서도 액정층에서의 액정 분자의 배향 방향을 제어하는 역할을 화소 전극(14)에, 이 화소 전극(14)의 전위를 유지하는 역할을 반사 전극(13)에 각각 분담시킬 수도 있다.
이상의 효과에 의해, 개구율이 크고 밝은 부분 투과·반사형 액정 표시 장치를 구성할 수 있었다.
<실시 형태 2>
도 3 및 도 4는 본 발명의 제2 실시 형태의 액정 표시 장치에 따른 단위 화소의 평면 및 단면도이다. 도 4a, 도 4b, 도 4c는 각각 도 3의 D-D', E-E', F-F'부의 단면을 나타낸다. 또, 도 3의 평면도 및 도 4의 각 단면도는, 상술된 도 1 및 도 2와 마찬가지로 액정 표시 장치의 액정층을 사이에 두는 한쌍의 기판 내의 소위 TFT 기판만을 나타내며, 또한 TFT 기판의 단면도에서의 액정층과는 반대측의 주면에 적층되는 편광판 등은 생략하고 있다.
변형점 약 670℃의 무알카리 유리 기판(1) 위에 막두께 50㎚의 Si3N4막(200)과 막두께 120㎚의 SiO2막(2)을 포함하는 버퍼 절연막이 형성되어 있다.
버퍼 절연막 위에는, TFT를 구성하는 막두께 50㎚의 다결정 Si(이하 폴리실리콘이라고 함)막(30)이 형성되고, 각각의 폴리실리콘막(30) 위에는 SiO2로 이루어지는 막두께 100㎚의 게이트 절연막(20)을 사이에 두고 막두께 200㎚의 Mo으로 이루어지는 주사 배선 전극(10)이 형성되어 있다.
상기 부재 전부를 피복하도록 막두께 400㎚의 SiO2로 이루어지는 층간 절연막(21)이 형성되고, 층간 절연막(21)에 설치한 컨택트 관통홀 TH1, TH2를 통해 Mo/Al/Mo의 3층 금속막(12a/12b/12c 및 15a/15b/15c)을 포함하는 신호 배선 전극(12) 및 소스 전극(15)이 폴리실리콘층(30) 일부에 설치된 소스층, 드레인층에 접속되어 있다.
Mo/Al의 적층 전극(13a/13b)을 포함하는 반사 전극(13)은, 상기 소스 전극(15)과는 분리되어 형성되어 있다. 이들의 소자 전체는, 막두께 200㎚의 Si3N4로 이루어지는 보호 절연막(22)과 막두께 2㎛의 아크릴계 수지를 주성분으로 하는 유기 보호막(23)으로 피복되어 있다. 또한 TFT의 소스 전극(15)에는 보호 절연막(22) 및 유기 절연막(23)에 설치한 컨택트 관통홀 TH3을 통해 인듐-주석 산화물(ITO)로 이루어지는 화소 전극(14)이 접속되고, 2개의 신호 배선 전극과 2개의 주사 배선 전극에 의해 둘러싸인 화소 영역의 대략 전면을 피복하도록 형성되어 있다.
상기 반사 전극(13)은 인접하는 2개의 신호 전극(12)사이의 대략 중앙부에 배치되어, 화소의 길이 방향(신호 배선 전극(12)의 연장 방향)으로 연장된 대략 장방형의 평면 형상으로서 반사 표시 영역을 규정한다. 본 실시의 형태에서의 하나의 화소 영역은, 상기 반사 표시 영역 및 이 반사 표시 영역과 여기부터 이격되어인접하는 2개의 신호 배선 전극 사이의 영역으로서 규정된 투과 표시 영역을 포함하는 평면 구조를 갖는다. 또한 상기 반사 전극(13)은, 해당 화소의 길이 방향(도 3에서의 가로 방향)에 인접하는 두개의 화소의 반사 전극(13)과 접속하여, 상기 서로 접속된 반사 전극을 전하 유지 용량의 공통 전극으로 하고, 이 공통 전극과 화소 전극과, 이들에 협지되는 보호 절연막(22), 유기 절연막(23)으로 전하 유지 용량을 형성하였다.
본 실시의 형태에 따르면, 상기 제1 실시 형태가 초래하는 효과 외에, 1개의 공통 전극에 부여되는 부하 용량이 적어지므로, 공통 전극 전압의 파형의 왜곡이 저감되어, 화질이 향상된다. 이것은, 반사 전극(13)을 화소 전극(14)으로부터 전기적으로 분리하고, 이것에 실시 형태 1의 공통 전극(11)에 인가되는 전위를 갖게 함에 기인한다. 또한, 화소 전극의 전위를 갖는 도전층과 공통 전극의 전위를 갖는 층을 층간 절연막(21)만으로 이격하는 실시 형태 1의 전하 축적 용량과 비교하여, 이들 도전층을 층간 절연막(21)보다 두꺼운 보호 절연막(22)과 유기 절연막(23)과의 적층 구조로 이격하기 때문에, 화소 전극(14)에 축적된 전하를 화상 정보의 교체 시에 화소 전극(14)으로부터 신호 배선 전극(12)측으로 빠르게 토출할 수 있다(화소 전극에 일단 축적한 전하가 화상 정보의 교체 후에 잔류할 확률이 매우 낮아짐).
<실시 형태 3>
도 5 및 도 6은 본 발명의 제3 실시 형태의 액정 표시 장치에 따른 단위 화소의 평면 및 단면도이다. 도 6a, 도 6b, 도 6c는 각각 도 5의 G-G', H-H', I-I부의 단면을 나타낸다. 또, 도 5의 평면도 및 도 6의 각 단면도는 상술된 도 1 및 도 2와 마찬가지로 액정 표시 장치의 액정층을 사이에 두는 한쌍의 기판 중 소위 TFT 기판만을 나타내며, 또한 TFT 기판의 단면도에서의 액정층과는 반대측의 주면에 적층되는 편광판 등은 생략하고 있다.
변형점 약 670℃에서의 무알카리 유리 기판(1) 위에 막두께 50㎚의 Si3N4막(200)과 막두께 120㎚의 SiO2막(2)으로 이루어지는 버퍼 절연막이 형성되어 있다.
버퍼 절연막 위에는, TFT를 구성하는 막두께 50㎚의 다결정 Si(이하 폴리실리콘이라고 함)막(30)이 형성되고, 각각의 폴리실리콘막(30) 위에는 SiO2으로 이루어지며 막두께 100㎚의 게이트 절연막(20)을 사이에 두고 막두께 200㎚의 Mo으로 이루어지는 주사 배선 전극(10)이 형성되어 있다.
또한, 상기 주사 배선 전극(10)과 동일한 Mo를 이용하여 전하 축적 용량의 공통 전극(11)이 형성되어 있다.
상기 부재 전부를 피복하도록 막두께 400㎚의 SiO2로 이루어지는 층간 절연막(21)이 형성된다. 층간 절연막(21)에 설치한 컨택트 관통홀을 통해, Mo/Al/Mo의 3층 금속막(12a/l2b/l2c 및 15a/15b/15c)을 포함하는 신호 배선 전극(12) 및 소스 전극(15)이 폴리실리콘 층의 일부에 설치된 소스, 드레인층에 접속되어 있다.
Mo/A1의 적층 전극(13a/13b)을 포함하는 반사 전극(13)은 상기 소스 전극(15)과는 분리되어 형성되어 있다. 이들 소자 전체는, 막두께 200㎚의 Si3N4로이루어지는 보호 절연막(22)과 막두께 2㎛의 아크릴계 수지를 주성분으로 하는 유기 보호막(23)에 의해 피복되어 있다. 또한 TFT의 소스 전극(15)에는 보호 절연막(22) 및 유기 절연막(23)에 설치한 컨택트 관통홀을 통해 인듐-주석 산화물(ITO)으로 이루어지는 화소 전극(14)이 접속되어, 2개의 신호 배선 전극과 2개의 주사 배선 전극으로 둘러싸인 화소 영역의 대략 전면을 피복하도록 형성되어 있다.
상기 반사 전극(13)은 인접하는 2개의 신호 전극(12)사이의 대략 중앙부에 배치되어, 화소의 길이 방향으로 연장된 대략 장방형의 평면 형상으로서 반사 표시 영역을 규정하고 있으며, 상기 반사 표시 영역과, 이것에 인접하는 2개의 신호 배선 전극 사이의 영역을 투과 표시 영역으로 규정한 평면 구성으로 하였다. 또한 상기 반사 전극(13)은 해당 화소의 길이 방향으로 인접하는 두개의 화소의 반사 전극(13)과 접속하여, 상기 서로 접속된 반사 전극을 전하 유지 용량의 공통 전극으로 하고, 이 공통 전극과 화소 전극과, 이들에 협지되는 보호 절연막(22), 유기 절연막(23)에 의해 전하 유지 용량을 형성하였다.
또한, 본 실시의 형태는 상기 반사 전극(13) 하층의 층간 절연막(21)에 소정의 형상의 오목 형상 패턴(21a)을 형성하고, 이 패턴에 따라 반사 전극(13) 표면에 요철을 형성시켜 광 확산성을 갖게 하는 것이 특징이다. 도 7은, 층간 절연막(21)에 형성한 오목 형상 패턴(21a)을 형성한 예를 나타낸다. 도 7은 층간 절연막(21)의 평면을 부감한 이미지를 나타내며, 이 이미지 중에서 해칭한 부분이 오목 형상으로 가공되는 영역(21a)를 나타낸다. 실제의 화소 상의 패턴은 도 7의 패턴의 일부를 이용한 것이다.
도 8은 이 오목 형상 가공 패턴의 단면도를 나타낸다. SiO2로 이루어지는 층간 절연막(21)은 습식 에칭법으로 테이퍼각 약 45°의 단면 형상으로 가공되고, 그 위에 반사 전극(13)이 형성되어 있다. 층간 절연막(21)의 하층에는 공통 전극(11)이 배치되어, SiO2막의 에칭 스토퍼로서의 역할을 완수한다. 패턴 단부의 테이퍼면이 광 확산에 기여한다. 따라서, 충분한 광 확산성을 얻기 위해서는 패턴의 단부(윤곽)의 길이를 충분히 길게 할 필요가 있다.
도 9는, 도 7에서 이용된 오목 형상 패턴의 주위 길이와 패턴 면적의 관계를 나타낸다. 패턴 단부의 길이를 크게 하기 위해서는 패턴 형상은 원형이나 정방형이 아니고, J 자형, U 자형, W 자형, 또는 Y 자형 모두 표현되는 복잡한 패턴으로 하는 것이 필요하다. 이러한 복잡한 윤곽은, 오목 형상 패턴 전체에 적용하지 않아도 되며, 오목 형상 패턴 중 일부가 이 종류의 복잡한 윤곽을 갖는 것만으로, 이것에 의한 상당한 광 확산 효과를 기대할 수 있다. 구체적으로 설명하면, 패턴 주위 길이 L과 패턴 면적 S가, 상술한 수학식 4의 관계 :「log S=A×logL+B」에서, 상술한 수학식 5의 관계 : 「1.0≤A<2.0」를 충족시키도록 패턴 형상을 결정하면 된다.
도 9의 예에서는 A의 값은 L이 약 20㎛보다 큰 영역에서 1.1, L이 약 20㎛보다 작은 영역에서 약 1.9가 된다. L이 작아지면, 패턴 형상은 원형이나 정방형 등의 단순한 형상에 가까워지므로 A는 2에 접근해 간다. 즉, 상기 수학식 4 및 수학식 5의 관계를 충족시키는 패턴은 그 주위 길이가 길어져도 패턴 점유 면적의 증대가 그만큼 커지지 않는다는 것을 도 9로부터 알 수 있다. 따라서, 본 실시의 형태에 상술한 바와 같이, 층간 절연막(21)에 오목부 또는 개구의 패턴을 형성하고, 그 위에 반사 전극 또는 광 반사층이 되는 금속 또는 합금의 박막을 형성함으로써, 이 반사 전극 또는 광 반사층에서의 오목부 패턴의 패킹 밀도(오목부에 의해 주어지는 반사면의 밀도)를 크게 할 수 있으므로, 보다 효율적으로 광 확산성을 부여할 수 있다. 또, 본 실시의 형태에서는 오목부의 패턴을 반사 전극(13)이 형성되는 층간 절연막(21)의 상면에 형성했지만, 이것을 대신하여 층간 절연막(21)의 하측에 위치하는 다른 절연막 또는 반사 전극(13) 자체(예를 들면, 본 실시예에서의 Mo로 이루어지는 제1 도전층)에 오목부 패턴을 형성해도 된다. 또한, 도 8에 따른 설명은 층간 절연막(21)의 오목부(21a)의 모서리에 의해 반사 전극(13)의 상면에 45°의 경사면(테이퍼)을 형성했지만, 이러한 경사면의 각도의 크기에 상관없이, 예를 들면 반사 전극(13)의 상면에 나타난 오목부가 기판 주면에 대하여 대강 직교하는 측벽을 갖는다고 해도, 약간의 차만 있고, 본 실시의 형태가 의도하는 입사광(도 8에「hν」로 표현됨)의 확산을 실현할 수 있다.
또한, 본 실시의 형태에서는, 반사 전극(13)과 공통 전극(11)을 접속하고, 또한 상기 반사 전극(13)을 해당 화소의 길이 방향으로 인접하는 두개의 화소의 반사 전극(13)과 접속하고, 주사 배선 전극과 평행한 방향과 수직 방향의 양방향에서 전류 공급할 수 있도록 하였다. 이 때문에, 공통 전극 전압의 파형의 왜곡이 저감되어, 화질이 향상한다.
<실시 형태 4>
도 10 및 도 11은 본 발명의 제4 실시 형태의 액정 표시 장치에 따른 단위 화소의 평면 및 단면도이다. 도 11a, 도 11b, 도 11c는 각각 도 10의 J-J', K-K', L-L'부의 단면을 나타낸다. 또, 도 10의 평면도 및 도 11의 각 단면도는 상술된 도 1 및 도 2와 마찬가지로 액정 표시 장치의 액정층을 사이에 두는 한쌍의 기판 내의 소위 TFT 기판만을 나타내며, 또한 TFT 기판의 단면도에서의 액정층과는 반대측의 주면에 적층되는 편광판 등은 생략한다.
본 제4 실시 형태는 상기한 제3 실시 형태와 거의 동일하지만, 반사 전극(13)의 하층에 공통 전극(11)이 아니라, TFT를 구성하는 반도체층(30)을 배치한 점이 다르다.
반사 전극(13)은 해당 화소의 길이 방향으로 인접하는 두개의 화소의 반사 전극(13)과 접속하여 전하 축적 용량의 공통 전극으로 하고, 반사 전극(13)과 화소 전극(14)과 이들에 협지된 보호 절연막(22)과 유기 절연막(23)에 의해 전하 유지 용량을 구성하였다.
본 실시의 형태에서는, 상기 제3 실시 형태에서 주사 배선 전극(10)과 평행하게 배치되어 있던 공통 전극(11)을 배제했으므로 투과 부분의 개구율을 향상시킬 수 있다. 또한, 반사 전극(13) 하측에서 공통 전극(11)을 반도체층(30)(도 10에서는 그 윤곽이 점선으로 도시됨)으로 치환함에 따라, 기판(1)으로부터 반사 전극(13)의 하측을 통해 비스듬히 입사하는 광을 반사 전극(13)의 측방으로 확산시켜 출사할 수 있기 때문에, 백 라이트·유닛으로부터의 광을 보다 많이 액정층에입사할 수 있다.
<실시 형태 5>
도 12 및 도 13은 본 발명의 제4 실시 형태의 액정 표시 장치에 따른 단위 화소의 평면 및 단면도이다. 도 13a, 도 13b, 도 13c는 각각 도 12의 M-M', N-N', O-O'부의 단면을 나타낸다. 또, 도 12의 평면도 및 도 13의 각 단면도는, 상술된 도 1 및 도 2와 마찬가지로 액정 표시 장치의 액정층을 사이에 두는 한쌍의 기판 중 소위 TFT 기판만을 나타내며, 또한 TFT 기판의 단면도에서의 액정층과는 반대측 주면에 적층되는 편광판 등은 생략한다.
변형점 약 670℃의 무알카리 유리 기판(1) 위에 막두께 50㎚의 Si3N4막(200)과 막두께 120㎚의 SiO2막(2)으로 이루어지는 버퍼 절연막이 형성되어 있다.
버퍼 절연막 위에는, TFT를 구성하는 막두께 50㎚의 다결정 Si(이하 폴리실리콘이라고 함)막(30)이 형성되고, 각각의 폴리실리콘막(30) 위에는 SiO2로 이루어지는 막두께 100㎚의 게이트 절연막(20)을 사이에 두고 막두께 200㎚의 Mo로 이루어지는 주사 배선 전극(10)이 형성되어 있다.
상기 부재 전부를 피복하도록 막두께 400㎚의 SiO2로 이루어지는 층간 절연막(21)이 형성된다. 층간 절연막(21)에 설치한 컨택트 관통홀을 통해 Mo/Al/Mo의 3층 금속막(12a/12b/12c 및 15a/15b/15c)으로 이루어지는 신호 배선 전극(12) 및 소스 전극(15)이 폴리실리콘막(30) 일부에 설치된 소스, 드레인층에 접속되어 있다.
Mo/Al/Mo의 적층 전극(11a/11b/11c)을 포함하는 공통 전극(11)은 상기 소스 전극(15)과는 분리되어 형성되어 있다. 이들 소자 전체는, 막두께 200㎚의 Si3N4로 이루어지는 보호 절연막(22)과 막두께 2㎛의 아크릴계 수지를 주성분으로 하는 유기 보호막(23)으로 피복되어 있다. 또한 TFT의 소스 전극(15)에는 보호 절연막(22) 및 유기 절연막(23)에 설치한 컨택트 관통홀을 통해 인듐-주석 산화물(ITO)로 이루어지는 화소 전극(14)이 접속되어, 2개의 신호 배선 전극과 2개의 주사 배선 전극으로 둘러싸인 화소 영역의 대략 전면을 피복하도록 형성되어 있다.
Al-Nd 합금막으로 이루어지는 반사 전극(16)은, 상기 화소 전극의 하층에, 대략 상기 공통 전극(11)을 피복하도록 배치되어 있고, 상기 반사 전극(16) 하층의 유기 절연막(23)은 오목 형상으로 가공되어 있어 반사 전극에 광 확산성을 갖게 하고 있다(유기 절연막 상면에 형성된 오목 형상 부분(23a) 참조). 오목 형상의 가공 패턴의 평면 형상은, 상기 도 7에 나타낸 바와 같은 형상으로 되어 있다. 효율적으로 광 확산성을 부여할 수 있다.
<실시 형태 6>
도 14는 주변 구동 회로를 TFT 액티브 매트릭스와 함께 동일 기판 위에 집적한 표시 장치 전체의 등가 회로를 나타낸다. 예를 들면, 도 1 및 도 2에 나타낸 구성을 갖는 화소와, Y1∼Yend의 주사 배선 전극(10)과 X1R, X1G, X1B∼XendB의 제1 신호 배선 전극(12), C1∼Cend의 제2 신호 배선 전극(15)을 포함하는 TFT의 액티브·매트릭스·어레이(50)와, 이것을 구동하는 수직 주사 회로(51), 제1 신호측 구동 회로(수평 주사 회로 : 52) 및 제2 신호 배선 전극에 신호 Vcom을 공급하는 제2 신호측 구동 회로(도시하지 않음)를 포함한다. 본 실시예에서는, 주사선 수는 600개, 신호선 수는 2400개로 표시부의 대각 사이즈는 약 5인치이다.
수직 주사 회로(51)는 수직 클럭 신호에 의해 구동되는 시프트 레지스터 회로 SRV와 행 선택 전압을 공급되는 레벨 시프터 DRV를 포함하며, 주사 배선 전극(10)에 행 선택 펄스를 출력한다.
수평 주사 회로(52)는 수평 클럭 신호에 의해 구동되는 시프트 레지스터 회로 SRH와 6 비트로 디지탈화된 화상 데이터 DATA를 래치하기 위한 래치 회로 L1, 래치된 디지털 데이터를 아날로그 데이터로 디코드하는 디지털-아날로그·컨버터 회로 DAC, 1 행분의 DAC로부터의 출력을 일시적으로 저장하는 라인 메모리 LM, 및 라인 메모리에 저장한 화상 데이터를 신호 배선 전극(12)에 공급하기 위한 아날로그 스위치 SW로 이루어진다. 또한, DAC에는 각 비트에 대응하여 웨이티드된 기준 전압 신호 Vref가 공급되어 있다.
이들 구동 회로는 상보형(CM0S)의 폴리실리콘TH, (다결정 실리콘을 포함하는 채널을 갖는 박막 트랜지스터) 혹은 N형의 폴리실리콘 TFT로 구성된다.
Poly-Si TFT를 이용하여 디지털 아날로그 컨버터 등의 구동 회로를 기판 위에 집적했으므로, 외부 접속 단자 수, 외부 부품 개수를 대폭 저감시킬 수 있었다. 또한 본 발명의 화소를 이용함에 따라, 광 이용 효율을 개선할 수 있으므로, LCD 모듈 전체의 소비 전력을 저감시킬 수 있었다.
<실시 형태 7>
도 15는 주변 구동 회로의 일부를 TFT 액티브 매트릭스와 함께 동일 기판 위에 집적한 표시 장치 전체의 등가 회로를 나타낸다. 예를 들면, 도 3 및 도 4에 도시한 구성을 갖는 화소와, Y1∼Yend의 주사 배선 전극(10)과 X1R, X1G, X1B∼XendB의 제1 신호 배선 전극(12), C1∼Cend의 제2 신호 배선 전극을 포함하는 TFT 액티브 매트릭스(50)와, 이것을 구동하는 수직 주사 회로(51), 수평측 드라이버 LSI(대규모 집적 회로) DRV, 드라이버 LSI의 출력을 복수의 제1 신호 배선 전극으로 분류하기 위한 스위치 회로 SW를 포함한다. 본 실시예에서는 주사선 수는 176개, 신호선 수는 432개이고 표시부의 대각 사이즈는 약 2인치이다. 또한, 본 실시의 형태에서는 폴리실리콘 TFT에 의한 구동 회로는 모두 N형 TFT만을 이용하여 구성되어 있다.
도 16은 본 실시의 형태에 따른 액정 표시 장치의 외관을 나타내는 평면도이다.
유리 기판(1) 위에 TFT 액티브 매트릭스(50)와 수직 주사 회로(51) 및 스위치 회로 SW가 형성되고, 이것에 수평측 드라이버 LBI(대규모 집적 회로) Drv 및 전원용 IC(집적 회로 : 53)가 표면 실장된 FPC(가요성의 인쇄 회로 기판 : 300)이 접속되어 있다.
도 17은 본 실시의 형태에 따른 액정 표시 장치의 액정 셀 단면 모식도를 나타낸다. 액정층(506)을 기준으로 하부의 유리 기판(1) 위에는 주사 배선 전극과 신호 배선 전극(12)이 매트릭스 형상으로 형성되고, 그 교점 근방에 형성된 TFT를통해 ITO로 이루어지는 화소 전극(14)을 구동한다. 액정층 LC를 사이에 두는 대향하는 대향 유리 기판(503) 위에는 컬러 필터 CF, 컬러 필터 보호막 OC, 대향 전극(508)이 형성되어 있다. 편광판(501, 505)은 각각 한쌍의 유리 기판(1, 503) 외측의 표면에 형성되어 있다. 액정층 LC는 액정 분자의 방향을 설정하는 하부 배향막 ORI2과, 상부 배향막 ORI1 사이에 봉입되고, 시일재 SL(도시하지 않음)에 의해 시일되어 있다. 이 액정 표시 장치는 유리 기판(1)측과 대향 유리 기판(503)측의 층을 따로따로 형성하고, 그 후 상하 유리 기판(1, 503)을 중첩시키고, 양자 사이에 액정 LC를 봉입하여 조립된다. 백 라이트·유닛(506)으로부터의 광(hν)의 투과를 화소 전극(14)으로 조절함으로써 TFT 구동형의 컬러 액정 표시 장치가 구성된다.
도 18은 본 액정 표시 소자의 전체 구성도를 나타낸다. TFT 액티브 매트릭스, 주변 구동 회로 등을 형성한 유리 기판(1)과, 내표면에 컬러 필터 CF가 형성된 대향 기판(503)이 접합되게 하고, 사이에 액정 조성물이 봉입되어 있는, 유리 기판(1)과 대향 기판(503) 각각의 외표면에는 편광 필름(505, 501)이 배치되어 있다. 유리 기판(1)에는 수평측 드라이버 LSI(대규모 집적 회로) Drv와 전원 IC(집적 회로 : 53)가 실장된 FPC(가요성의 인쇄 회로 기판)가 접속되어 있다.
또한 하측의 편광 필름(505)과 유리 기판 사이에는 위상차 필름(504)이 배치되어 있고, 상측의 편광 필름과 대향 기판 사이에는 확산 점착층(502)과 위상차 필름(509)이 배치되어, 부분 투과·반사형 표시 장치를 구성한다. 하측 편광 필름의 하부에는 LED(발광 다이오드)를 사용한 백 라이트·유닛(506)(도 17 참조)이 배치되고, 이들 전체는 케이스(상측 프레임 : 500)와 케이스(하측 케이스 : 507)에 의해 유지되어 있다.
이러한 액정 표시 장치는 휴대 전화나 휴대 단말용의 화상 표시 장치로서 적합한 것이다.
<실시 형태 8>
이어서, 상기 도 15에 도시한 바와 같은 N형 TFT만으로 구성한 액정 표시 소자에 이용하는 TFT 액티브 매트릭스 기판을 예를 들어, 그 제조 공정을 도 19∼도 25를 이용하여 설명한다.
《공정 1. (도 19 참조)》
두께 500㎛, 폭 750㎜, 폭 950㎜의 변형점 약 670℃에서의 무알카리 유리 기판(1) 위를 세정 후, SiH4와 NH3과 N2의 혼합 가스를 이용한 플라즈마 CVD법으로 막두께 50㎚의 Si3N4막(200)을 형성한다. 이어서, 테트라에톡시실란과 O2의 혼합 가스를 이용한 플라즈마 CVD법으로 막두께 120㎚의 SiO2막(2)을 형성한다. Si3N4, SiO2모두 형성 온도는 400℃이다.
이어서, SiO2막(2) 위에 SiH4, Ar의 혼합 가스를 이용한 플라즈마 CVD법으로 수소화 비정질 실리콘막(30)을 50㎚ 형성한다. 성막 온도는 400℃이며, 성막 직후 수소량은 약 5at%였다. 이어서 기판을 450℃에서 약 30분 어닐링함으로써, 수소화 비정질 실리콘막(300) 내의 수소를 방출시킨다. 어닐링 후의 수소량은 약 1at% 이었다.
이어서, 파장 308㎚의 엑시머 레이저 광 LASER를 상기 비정질 실리콘막에 플럭스(광속 밀도) 400mJ/㎠로 조사하고, 비정질 실리콘막을 용융 재결정화시켜, 거의 진성인 다결정 실리콘막(30)을 얻는다. 이 때 레이저 빔은 폭 0.3㎜ 길이 200㎜의 세선 형상이고, 빔의 길이 방향과 거의 수직 방향으로 기판을 10㎛ 피치로 이동하면서 조사하였다. 레이저 조사는, 질소 분위기에서 행하였다.
이 후, 통상의 포토리소그래피법으로 소정의 레지스트 패턴을 다결정 실리콘(poIy-Si)막(30) 위에 형성하고 CF4와 O2의 혼합 가스를 이용하거나 액티브·이온·에칭법으로 다결정 실리콘막(30)을 소정의 형상으로 가공한다.
《공정 2. (도 20 참조)》
이어서, 테트라에톡시 실란과 산소의 혼합 가스를 이용한 플라즈마 CVD법으로 막두께 100㎚의 SiO2를 폴리실리콘막(30) 위에 형성하여 게이트 절연막(20)을 얻는다. 이 때의 테트라에톡시 실란과 O2의 혼합비는 1:50, 형성 온도는 400℃이다.
이어서 스퍼터링법으로, Mo 막을 200㎚ 형성 후, 통상의 포토리소그래피법으로 소정의 레지스트·패턴 PR를 Mo막 위에 형성하고, 혼합산을 이용한 웨트 에칭법으로 Mo 막을 소정의 형상으로 가공하여 주사 배선 전극(10)을 얻는다.
에칭에 이용한 레지스트·패턴을 남긴 상태에서, 이온 주입법에 의해 P 이온(P+)을 가속 전압 60KeV, 도우즈량 1×1015(㎠)로 폴리실리콘막(30)에 주입하여, N형 TFT 소스 영역 및 드레인 영역(31)을 형성한다.
《공정 3. (도 21 참조)》
이어서, 에칭에 이용한 레지스트·패턴 PR을 제거한 후, 재차 이온 주입법으로 P 이온 P+을 가속 전압 65KeV, 도우즈량 2×1013(㎝-2)로 폴리실리콘막(30, 31)에 주입하고, 주사 배선 전극(10)을 따라 N형 TFT의 LDD 영역(32)(상기 소스 영역 및 드레인 영역(31)과 비교하여 불순물 농도가 낮은 N형 불순물 함유 영역)을 새롭게 형성한다.
LDD 영역의 길이는, Mo 막을 웨트·에칭했을 때의 사이드·에칭량으로 정해진다. 본 실시예의 경우 약 0.8㎛이다. 이 길이는 Mo의 오버 에칭 시간을 변화시킴으로써 제어할 수 있다. 기판 내에서의 LDD 길이의 변동은 약 0.1㎛로 양호하였다. 이러한 공정을 이용함으로써, LDD를 형성하기 위한 마스크 패턴 형성 공정을 생략할 수 있으므로, 공정을 간략하게 할 수 있다.
《공정 4. (도 22 참조)》
이어서, 기판에 엑시머·램프 또는 메탈 할로겐·램프의 광을 조사하는 래피드·서멀·어닐링(RTA)법에 의해 상기 공정2 및 공정3에서 폴리실리콘막에 주입한 불순물을 활성화한다. 엑시머 램프 또는 메탈 할로겐 램프 등의 자외선 광을 많이 포함하는 광을 이용하여 어닐링함으로써, 폴리실리콘층(31, 32)만을 선택적으로 가열할 수 있는, 유리 기판이 가열됨으로써 발생하는 손상을 피할 수 있다. 불순물의 활성화는, 기판 수축이나 굴곡 변형 등이 문제가 되지 않은 범위에서, 450℃이상 정도의 온도에서의 열 처리에 의해서도 가능하다.
《공정 5. (도 23 참조)》
이어서, 테트라에톡시 실란과 산소의 혼합 가스를 이용한 플라즈마 CVD법으로 막두께 500㎚의 SiO2를 형성하여 층간 절연막(21)을 얻는다. 이 때의 테트라에톡시 실란과 O2의 혼합비는 1:5, 형성 온도는 350℃이다.
이어서, 소정의 레지스트 패턴을 형성한 후, 혼합산을 이용한 웨트 에칭법으로, 상기 층간 절연막에 컨택트·관통홀 TH1, TH2를 개공한다. 계속해서, 스퍼터링법에 의해, Mo를 50㎚, Al-Si-Cu 합금을 500㎚, Mo 50㎚을 순차 적층 형성한 후, 소정의 레지스트 패턴을 형성한 후, BCl3과 Cl2의 혼합 가스를 이용하거나 액티브·이온 에칭법으로 일괄 에칭하여, 신호 배선 전극(12)과 소스 전극(13), 공통 전극(11)을 얻는다.
《공정 6. (도 24 참조)》
SiH4와 NH3과 N2의 혼합 가스를 이용한 플라즈마 CVD법으로 막두께 200㎚의 Si3N4막(22)을 형성하고, 또한 스핀 도포법으로 아크릴계 감광성 수지를 약 3.5㎛의 막두께로 도포하고, 소정의 마스크를 이용하여 노광, 현상하여 상기 아크릴계 수지에 관통홀 TH3을 형성한다. 이어서 230℃에서 20분 베이킹함으로써, 아크릴 수지를 소성하고, 막두께 2.3㎛의 유기 보호막(23)을 얻는다. 계속해서, 상기 유기 보호막(23)에 설치한 관통홀 TH3의 패턴을 마스크로 하여 하층의 Si3N4막(22)을 CF4를 이용한 리액티브 이온 에칭법으로 가공하여, Si3N4막에 관통홀을 형성한다.
이렇게, 유기 보호막(23)을 마스크로서 이용하여 하층의 절연막(22)을 가공함으로써, 일회의 포토리소그래피 공정으로 2층의 막을 패터닝할 수 있어, 공정을 간략화할 수 있었다.
《공정 7. (도 25 참조)》
마지막으로 스퍼터링법으로 ITO 막을 70㎚ 형성하고, 혼합산을 이용한 웨트 에칭에 의해 소정의 형상으로 가공하여 화소 전극을 형성하여 액티브 매트릭스 기판이 완성된다.
본 발명에 따르면, 저소비 전력으로 양호한 화질을 갖는 밝은 액정 표시 장치를 실현할 수 있다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 한쌍의 투명 기판 및 해당 한쌍의 투명 기판에 협지(挾持)된 액정층을 포함하고,
    상기 한쌍의 투명 기판의 한쪽은 그 주면(主面)의 상부에 제1 방향으로 연장하고 또한 해당 제1 방향에 교차하는 제2 방향에 따라 병설(竝設)된 복수의 주사 전극과, 해당 제2 방향으로 연장하고 또한 해당 제1 방향으로 병설된 복수의 신호 전극과, 해당 복수의 주사 전극의 상호 인접하는 한쌍과 해당 복수의 신호 전극의 상호 인접하는 한쌍에 의해 각각 둘러싸인 복수의 화소 영역을 포함하며,
    상기 복수의 화소 영역 각각에는, 상기 복수의 신호 전극중 하나로부터 화상 신호를 상기 복수의 주사 전극중 하나에 의해 제어되는 능동 소자를 통해서 받는 액정 구동 전극과, 해당 액정 구동 전극보다 면적이 작고 또한 상기 한쌍의 기판의 다른 쪽으로부터 입사하는 광을 해당 다른 쪽의 기판으로 반사하는 광반사층과, 해당 광반사층의 하측에서 해당 광반사층에 의해 피복되는 공통 전극이 설치되고,
    상기 광반사층은, 상기 액정 구동 전극의 하측에서 상기 화소 영역의 길이 방향으로 연장하고, 또한 해당 화소 영역의 길이 방향으로 연장하는 상기 한쌍의 신호 전극의 각각으로부터 이격되고, 또한 해당 액정 구동 전극에 전기적으로 접속되며,
    상기 액정 구동 전극은, 상기 광반사층의 상측 및 해당 광반사층과 상기 한쌍의 신호 전극에 각각 끼워진 영역의 상측에도 형성되어, 상기 한쌍의 투명 기판의 한쪽으로부터의 광을 해당 영역 및 해당 액정 구동 전극을 통해서 상기 액정층으로 통과시키고,
    상기 공통 전극은, 상기 액정 구동 전극 및 상기 광반사층으로부터 전기적으로 분리되고 또한 절연층에 의해 해당 광반사층으로부터 이격되어, 해당 광반사층과 함께 해당 액정 구동 전극의 전하 축적 용량을 이루는 것을 특징으로 하는 액정 표시 장치.
  9. 제1 기판 및 제2 기판과 해당 제1 및 제2 기판 사이에 끼워진 액정층을 포함하고,
    상기 제1 기판의 상기 액정층에 대향하는 주면(主面) 상에는, 제1 방향으로 연장하고 또한 해당 제1 방향에 교차하는 제2 방향에 따라 병설된 복수의 주사 전극과, 해당 제2 방향으로 연장하고 또한 해당 제1 방향으로 병설된 복수의 신호 전극과, 복수의 화소 영역이 형성되고,
    상기 복수의 화소 영역 각각은, 상기 복수의 주사 전극의 상호 인접하는 한쌍과 상기 복수의 신호 전극의 상호 인접하는 한쌍에 의해 둘러싸이고 또한 상기 제1 방향보다도 상기 제2 방향에 따라 길게 연장하고,
    상기 복수의 화소 영역 각각은, 상기 복수의 신호 전극중 하나에 의해 화상 신호를 각각 받고 또한 상기 복수의 주사 전극중 하나에 의해 제어되는 능동 소자와, 해당 능동 소자로부터 해당 화상 신호를 받아 해당 화상 신호에 따른 전압을 상기 액정층에 인가하는 액정 구동 전극과, 해당 액정 구동 전극의 하측에 설치되고 상기 제2 기판으로부터 이것에 입사하는 광을 해당 액정 구동 전극을 통해서 해당 액정층으로 반사하는 적어도 하나의 광반사층과, 해당 광반사층의 하측에서 해당 광반사층에 의해 피복되는 공통 전극이 설치되고,
    상기 광반사층은, 상기 한쌍의 신호 전극 각각으로부터 이격되어, 해당 광반사층의 양측에, 해당 한쌍의 신호 전극을 따라서 연장하고 또한 상기 제1 기판으로부터 상기 액정층으로 광을 통과시키는 영역을 형성하고,
    상기 영역은, 상기 광반사층과 상기 한쌍의 신호 전극과의 사이에 각각 설치되고, 또한 상기 액정 구동 전극에 의해 피복되어, 해당 영역을 투과하는 광을 해당 액정 구동 전극을 통해서 상기 액정층으로 통과시키고,
    상기 공통 전극은, 상기 액정 구동 전극 및 상기 광반사층으로부터 전기적으로 분리되고 또한 절연층에 의해 해당 광반사층으로부터 이격되어, 해당 광반사층과 함께 해당 액정 구동 전극의 전하 축적 용량을 구성하는 것을 특징으로 하는 액정 표시 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 상호 중첩된 제1 투명 기판 및 제2 투명 기판, 및 그 사이에 끼워진 액정층 과,
    상기 제1 투명 기판을 통해서 상기 액정층으로 광을 조사하는 백라이트 유닛을 포함하며,
    상기 제1 투명 기판의 상기 액정층에 대향하는 주면은 전기적인 절연성을 갖고, 해당 주면 상에는 복수의 주사 전극과, 해당 복수의 주사 전극을 피복하는 층간 절연막과, 해당 층간 절연막 상에서 해당 복수의 주사 전극과 교차하는 복수의 신호 전극과, 해당 복수의 신호 전극을 피복하는 절연막이 이 순서로 형성되고,
    상기 제1 투명 기판의 상기 주면 내에는, 상기 복수의 주사 전극의 상호 인접하는 한쌍과 상기 복수의 신호 전극의 상호 인접하는 한쌍에 의해 각각 규정된 복수의 화소 영역이 배치되고,
    상기 복수의 화소 영역 각각은, 상기 복수의 주사 전극중 하나로 제어되어 상기 복수의 신호 전극중 하나로부터 화상 신호를 받는 박막 트랜지스터와, 상기 절연막 상에 형성되어 광을 투과시키고 또한 상기 화상 신호에 대응하는 전압으로 상기 액정층을 구동하는 액정 구동 전극과, 해당 액정 구동 전극의 하측에 해당 절연막과 상기 층간 절연막으로 협지되어 형성되고 또한 해당 액정층으로부터 상기 제1 투명 기판의 상기 주면으로 입사하는 광을 해당 액정층을 통해서 상기 제2 투명 기판으로 반사시키는 광반사층과, 해당 광반사층의 하측에 해당 층간 절연막에 의해 해당 광반사층과 이격되어 형성되는 공통 전극을 포함하며,
    상기 광반사층은, 대략 장방형의 평면 형상을 이루어 상기 액정 구동 전극의 하측에서 상기 복수의 화소 영역 각각을 규정하는 상기 한쌍의 신호 전극의 연장 방향으로 연장되고, 또한 해당 한쌍의 신호 전극 각각과 이격되어 해당 광반사층 자체에 의한 반사 표시 영역과 해당 반사 표시 영역의 양측에서 해당 한쌍의 신호 전극에 각각 대향하는 한쌍의 투과 표시 영역을 규정하고,
    상기 반사 표시 영역은, 상기 제2 투명 기판으로부터 상기 광반사층으로 입사하는 광을 상기 액정층으로 반사하고,
    상기 한쌍의 투과 표시 영역 각각은, 상기 백라이트 유닛으로부터의 광을 상기 액정층으로 투과시키고,
    상기 액정 구동 전극은 상기 광반사층을 통해 상기 박막 트랜지스터에 전기적으로 접속되고, 또한 상기 반사 표시 영역과 함께 상기 한쌍의 투과 표시 영역을 피복하고,
    상기 공통 전극은, 상기 액정 구동 전극 및 상기 광반사층으로부터 전기적으로 분리되고 또한 해당 광반사층으로 피복되어 해당 광반사층 및 상기 층간 절연막과 함께 해당 액정 구동 전극의 전하 축적 용량을 이루는 것을 특징으로 하는 액정 표시 장치.
  14. 제13항에 있어서,
    상기 복수의 주사 전극은 상기 층간 절연막의 하측에 배치되어 상기 공통 전극과 동일한 층에 있으며, 해당 공통 전극은 해당 복수의 주사 전극에 이용된 재료로 형성되는 액정 표시 장치.
  15. 제13항에 있어서,
    상기 복수의 신호 전극은 상기 층간 절연막과 상기 절연막 사이에 배치되어 상기 광반사층과 동일한 층에 있으며, 해당 광반사층은 해당 복수의 신호 전극에 이용된 재료로 형성되는 액정 표시 장치.
  16. 제13항에 있어서,
    상기 제1 투명 기판 및 상기 제2 투명 기판은 모두 유리 기판이고, 상기 액정 구동 전극은 인듐-주석 산화물 또는 인듐-아연 산화물로 이루어지는 액정 표시 장치.
KR10-2002-0020666A 2001-04-16 2002-04-16 액정 표시 장치 KR100461485B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00116286 2001-04-16
JP2001116286A JP4603190B2 (ja) 2001-04-16 2001-04-16 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20020081108A KR20020081108A (ko) 2002-10-26
KR100461485B1 true KR100461485B1 (ko) 2004-12-14

Family

ID=18967043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0020666A KR100461485B1 (ko) 2001-04-16 2002-04-16 액정 표시 장치

Country Status (4)

Country Link
US (1) US6891588B2 (ko)
JP (1) JP4603190B2 (ko)
KR (1) KR100461485B1 (ko)
TW (1) TWI252347B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478169B (en) * 1999-07-16 2002-03-01 Seiko Epson Corp Electro optical device and the projection display device using the same
TWI227354B (en) * 2001-12-12 2005-02-01 Seiko Epson Corp Liquid crystal display device, substrate assembly for liquid crystal display device, and electronic apparatus
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
KR100849292B1 (ko) * 2003-03-31 2008-07-29 샤프 가부시키가이샤 액정 표시 장치 및 그 제조 방법
JP2004325838A (ja) * 2003-04-25 2004-11-18 Sanyo Electric Co Ltd 表示装置
US7072012B2 (en) 2003-05-12 2006-07-04 Lg.Philips Lcd Co., Ltd. Liquid crystal display device including data line divided into first and second branch lines and method of fabricating the same
TW594653B (en) * 2003-06-02 2004-06-21 Toppoly Optoelectronics Corp Low leakage thin film transistor circuit
JP4565815B2 (ja) * 2003-06-27 2010-10-20 三洋電機株式会社 表示装置
JP2005275102A (ja) * 2004-03-25 2005-10-06 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP4191641B2 (ja) 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
JP4753618B2 (ja) * 2004-05-21 2011-08-24 三洋電機株式会社 表示装置
TWI297793B (en) * 2004-05-21 2008-06-11 Sanyo Electric Co Liquid crystal display device
JP4761828B2 (ja) * 2004-05-21 2011-08-31 三洋電機株式会社 表示装置
TWI285861B (en) * 2004-05-21 2007-08-21 Sanyo Electric Co Display device
KR100646935B1 (ko) * 2004-06-24 2006-11-23 삼성에스디아이 주식회사 발광 표시장치
US20060014580A1 (en) * 2004-07-19 2006-01-19 Nate Hawthorn Method for providing gaming and a gaming device with electronically modifiable electro-mechanical reel displays
US7420725B2 (en) * 2004-09-27 2008-09-02 Idc, Llc Device having a conductive light absorbing mask and method for fabricating same
US7289259B2 (en) 2004-09-27 2007-10-30 Idc, Llc Conductive bus structure for interferometric modulator array
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
US7471442B2 (en) 2006-06-15 2008-12-30 Qualcomm Mems Technologies, Inc. Method and apparatus for low range bit depth enhancements for MEMS display architectures
CN101501820B (zh) * 2006-08-10 2012-11-28 株式会社爱发科 导电膜形成方法、薄膜晶体管、带薄膜晶体管的面板、及薄膜晶体管的制造方法
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR101229277B1 (ko) * 2006-10-12 2013-02-04 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR20080044050A (ko) 2006-11-15 2008-05-20 삼성전자주식회사 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치
US7916378B2 (en) 2007-03-08 2011-03-29 Qualcomm Mems Technologies, Inc. Method and apparatus for providing a light absorbing mask in an interferometric modulator display
US7847999B2 (en) 2007-09-14 2010-12-07 Qualcomm Mems Technologies, Inc. Interferometric modulator display devices
JP5075583B2 (ja) * 2007-11-01 2012-11-21 株式会社ジャパンディスプレイイースト 液晶表示装置
US7717591B2 (en) * 2007-12-27 2010-05-18 Lumination Llc Incorporating reflective layers into LED systems and/or components
CN101504500B (zh) * 2008-02-04 2011-08-31 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板的像素结构
US7944604B2 (en) 2008-03-07 2011-05-17 Qualcomm Mems Technologies, Inc. Interferometric modulator in transmission mode
US7969638B2 (en) 2008-04-10 2011-06-28 Qualcomm Mems Technologies, Inc. Device having thin black mask and method of fabricating the same
US7791783B2 (en) * 2008-06-25 2010-09-07 Qualcomm Mems Technologies, Inc. Backlight displays
KR101534006B1 (ko) * 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5608963B2 (ja) * 2008-07-30 2014-10-22 大日本印刷株式会社 マトリクス型表示装置
JP2010032835A (ja) * 2008-07-30 2010-02-12 Dainippon Printing Co Ltd マトリクス型表示装置
JP6598998B2 (ja) * 2016-06-10 2019-10-30 シャープ株式会社 走査アンテナ
CN110797372A (zh) * 2018-08-01 2020-02-14 创王光电股份有限公司 可挠显示器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115019A (ja) * 1997-06-25 1999-01-22 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR19990014250A (ko) * 1997-07-28 1999-02-25 쯔지 하루오 액정 표시 장치
JPH11337720A (ja) * 1998-05-26 1999-12-10 Seiko Epson Corp カラーフィルター基板及びそれを用いた液晶表示装置
JP2000056294A (ja) * 1998-02-04 2000-02-25 Seiko Epson Corp 液晶装置及び電子機器
KR20020015228A (ko) * 2000-08-21 2002-02-27 구본준, 론 위라하디락사 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667173A (ja) * 1992-08-19 1994-03-11 Sharp Corp 液晶表示装置
US5990988A (en) * 1995-09-01 1999-11-23 Pioneer Electric Corporation Reflection liquid crystal display and a semiconductor device for the display
JP3666181B2 (ja) * 1997-03-21 2005-06-29 ソニー株式会社 反射型兼透過型表示装置
JP2955277B2 (ja) * 1997-07-28 1999-10-04 シャープ株式会社 液晶表示装置
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
JP3765203B2 (ja) * 1999-07-29 2006-04-12 株式会社日立製作所 液晶表示装置
JP4278834B2 (ja) * 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115019A (ja) * 1997-06-25 1999-01-22 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR19990014250A (ko) * 1997-07-28 1999-02-25 쯔지 하루오 액정 표시 장치
JP2000056294A (ja) * 1998-02-04 2000-02-25 Seiko Epson Corp 液晶装置及び電子機器
JPH11337720A (ja) * 1998-05-26 1999-12-10 Seiko Epson Corp カラーフィルター基板及びそれを用いた液晶表示装置
KR20020015228A (ko) * 2000-08-21 2002-02-27 구본준, 론 위라하디락사 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
JP4603190B2 (ja) 2010-12-22
US6891588B2 (en) 2005-05-10
KR20020081108A (ko) 2002-10-26
US20020149724A1 (en) 2002-10-17
TWI252347B (en) 2006-04-01
JP2002311445A (ja) 2002-10-23

Similar Documents

Publication Publication Date Title
KR100461485B1 (ko) 액정 표시 장치
US10338443B2 (en) Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
KR100528626B1 (ko) 반투과·반사형 전기 광학 장치, 전자 기기, 및반투과·반사형 전기 광학 장치의 제조 방법
KR100492210B1 (ko) 액정 표시 장치
US6657688B2 (en) Liquid crystal display device with reflector forming part of capacity element
US7310126B2 (en) Reflective LCD comprising reflective surface including convex portions whose elevation varying cycles is greater than pitch of convex portions
JP4813164B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
TWI403812B (zh) 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器
US10175543B2 (en) Display substrate and liquid crystal display having the same
JP5220918B2 (ja) 表示装置
US8586987B2 (en) Active matrix substrate and active matrix display device
JP2003167270A (ja) 反射型液晶表示装置及びその製造方法
US20060157705A1 (en) Thin film transistor array panel
US8471973B2 (en) Pixel designs of improving the aperture ratio in an LCD
US20040114077A1 (en) Transflective liquid crystal display device having various cell gaps and method of fabricating the same
JP4154880B2 (ja) 電気光学装置及びその製造方法
JP3747828B2 (ja) 電気光学装置及びその製造方法
JP2018097132A (ja) 液晶表示装置
JP2001343913A (ja) 電気光学装置、その製造方法および電子機器
JP3932844B2 (ja) 電気光学装置及びその製造方法
JP2003215317A (ja) 反射板およびその製造方法、液晶表示装置およびその製造方法、電子機器
JP2007047506A (ja) 液晶表示装置とその製造方法
KR20060120900A (ko) 반사 투과형 액정 표시 장치의 제조 방법
JP2007147969A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee