CN101501820B - 导电膜形成方法、薄膜晶体管、带薄膜晶体管的面板、及薄膜晶体管的制造方法 - Google Patents

导电膜形成方法、薄膜晶体管、带薄膜晶体管的面板、及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN101501820B
CN101501820B CN2007800295190A CN200780029519A CN101501820B CN 101501820 B CN101501820 B CN 101501820B CN 2007800295190 A CN2007800295190 A CN 2007800295190A CN 200780029519 A CN200780029519 A CN 200780029519A CN 101501820 B CN101501820 B CN 101501820B
Authority
CN
China
Prior art keywords
film
conducting film
oxygen
vacuum atmosphere
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800295190A
Other languages
English (en)
Other versions
CN101501820A (zh
Inventor
高泽悟
武井应树
高桥明久
片桐弘明
浮岛祯之
谷典明
石桥晓
增田忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN101501820A publication Critical patent/CN101501820A/zh
Application granted granted Critical
Publication of CN101501820B publication Critical patent/CN101501820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

本发明形成密合性高且电阻率低的导电膜。在导入了氧化气体的真空气氛中溅镀以铜为主成分的靶，形成以铜为主成分且含有Ti或Zr等添加金属的导电膜25。这种导电膜25对硅层23或玻璃基板22的密合性高且难以从基板22剥离。而且，电阻率低且对透明导电膜的接触电阻也低，因此，即便用于电极膜的场合也不会恶化电气特性。因而，通过本发明形成的导电膜25特别适合TFT或半导体元件的电极膜或障壁膜。

Description

导电膜形成方法、薄膜晶体管、带薄膜晶体管的面板、及薄膜晶体管的制造方法
技术领域
本发明涉及适用于电子零件的金属布线膜，以及作为其成膜方法的溅镀工序。
背景技术
一直以来，用于电子零件的金属布线膜，使用Al或Cu等低电阻材料或Mo、Cr等。例如在TFT(薄膜晶体管：Thin film transistor)液晶显示器，随着面板的大型化，对于布线电极的低电阻化的要求也变大，使用Al或Cu作为低电阻布线的必要性越来越高。
在TFT所使用的Al布线有在后工序产生小丘(hillock)，或将Al布线作为源/漏电极使用时向下底硅层扩散的问题、与由ITO(铟锡氧化物)构成的透明电极的接触电阻劣化等问题，为了避开这些问题，需要在其前后层叠Mo或Cr以及以它们为主成分的合金膜的障壁层。
另一方面，关于铜布线，铜是电阻低于铝的材料。铝有跟ITO透明电极的接触电阻劣化的问题，而铜不易氧化，所以接触电阻也较佳。
因而，把铜作为低电阻布线膜来使用的必要性越来越高。但是，铜与其它布线材料相比，有着与玻璃或硅等下底材料的密合性很差的问题，且在作为源/漏电极使用的场合，有铜扩散至硅层的问题，所以有必要提高铜布线与其它层的界面的密合性或者设置用于防止扩散的障壁层。
此外，在半导体中所使用的铜镀的下底铜箔，也有与上述同样的扩散问题，所以有必要设置TiN或TaN等防止扩散的障壁层。
作为以铜为主成分的适用于电子零件的金属布线膜的相关专利，众所周知以对铜添加钼等元素作为特征的技术(日本特开2005-158887)，或纯粹在铜溅镀的成膜工序中导入氮或氧作为特征的技术(日本特开平10-12151)，但都有密合性或低电阻化以及对小丘的耐受性的问题。
专利文献1：日本特开2005-158887号公报
专利文献2：日本特开平10-12151号公报
发明内容
本发明为解决上述的传统技术课题构思而成，其目的在于提供低电阻、与ITO透明电极的接触电阻、与玻璃或硅的密合性、作为源/漏电极使用时的与硅层的扩散防止、小丘耐受性、这些对于装置所要求的膜特性都很优异的铜类布线膜以及铜类障壁层膜的制造方法。
为了解决上述课题，本发明是通过溅镀法，在真空气氛中对成膜对象物表面形成以铜为主成分并含有添加元素的导电膜的导电膜形成方法，其中，将氧气供给所述真空气氛中，并溅镀含有从Ti(钛)、Zr(锆)、Hf(铪)、V(钒)、Nb(铌)、Ta(钽)、Cr(铬)、Mo(钼)、W(钨)、Mn(锰)、Fe(铁)、Ru(钌)、Os(锇)、Co(钴)、Ni(镍)、Bi(铋)、Ag(银)、Zn(锌)、Sn(锡)、B(硼)、C(碳)、Al(铝)、Si(硅)、La(镧)、Ce(铈)，Pr(镨)、Nd(钕)构成的群中选出的至少任何一种添加元素的靶，而使得所述导电膜中含有所述添加元素。
本发明是导电膜形成方法，其中，使用至少一部分表面上露出硅层与玻璃基板的任一方或双方的所述成膜对象物，将所述导电膜形成在所述硅层表面与所述玻璃基板的任一方或双方。
本发明是导电膜形成方法，其中，所述添加元素选择Ti，导入所述氧气，以使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，使所述导电膜中含有0.1原子％以上20原子％以下的Ti。
本发明是导电膜形成方法，其中，所述添加元素选择Zr，导入所述氧气，以使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，使所述导电膜中含有0.1原子％以上20原子％以下的Zr。
本发明是导电膜形成方法，其中，使用至少一部分表面上露出透明导电膜的所述成膜对象物，将所述导电膜形成在所述透明导电膜的表面。
本发明是薄膜晶体管，其中，具有栅电极，以硅为主成分的漏极区域，以及以硅为主成分的源极区域，在对所述漏极区域与源极区域施加电压的状态下，以对所述栅电极施加电压时在所述源极区域与所述漏极区域之间有电流流过的薄膜晶体管为成膜对象物，将氧气供给真空气氛中，并溅镀含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶而形成的第一导电膜，形成在所述漏极区域表面和所述源极区域表面的任何一方或者双方。
本发明是薄膜晶体管，其中，所述添加元素选择Ti，导入所述氧化气体，以使相对所述真空气氛的全压的所述氧化气体的分压成为0.1％以上20％以下，使所述第一导电膜中含有0.1原子％以上20原子％以下的Ti。
本发明是薄膜晶体管，其中，所述添加元素选择Zr，导入所述氧化气体，以使相对所述真空气氛的全压的所述氧化气体的分压成为0.1％以上20％以下，使所述第一导电膜中含有0.1原子％以上20原子％以下的Zr。
本发明是带薄膜晶体管的面板，具有基板，在所述基板表面上配置了薄膜晶体管与透明导电膜，所述薄膜晶体管具有栅电极，以硅为主成分的漏极区域、以及以硅为主成分的源极区域，在对所述漏极区域与源极区域施加电压的状态下，当对所述栅电极施加电压时，在所述源极区域与所述漏极区域之间有电流流过，其中，以配置了所述薄膜晶体管的所述基板为成膜对象物，将氧气供给所述真空气氛中，并溅镀含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶而形成的第一导电膜，分别形成在所述漏极区域表面与所述源极区域表面的任何一方或者双方，和所述透明导电膜表面。
本发明是带薄膜晶体管的面板，具有基板，在所述基板表面上配置了薄膜晶体管与透明导电膜，所述薄膜晶体管具有栅电极，以硅为主成分的漏极区域，以及以硅为主成分的源极区域，在对所述漏极区域与所述源极区域施加电压的状态下，当对所述栅电极施加电压时，在所述源极区域与所述漏极区域之间有电流流过，其中，在所述漏极区域表面与所述源极区域表面的任一方或者双方，配置了第一导电膜，在所述第一导电膜表面配置了以铜为主成分的铜膜，在所述铜膜表面配置了第二导电膜，所述第一、第二导电膜，以配置所述薄膜晶体管的所述基板为成膜对象物，将氧气供给真空气氛中，并溅镀含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶而形成。
本发明是带薄膜晶体管的面板，其中，所述添加元素选择Ti，导入所述氧气，以使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，使所述第二导电膜中含有0.1原子％以上20原子％以下的Ti。
本发明是带薄膜晶体管的面板，其中，所述添加元素选择Zr，导入所述氧气，以使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，使所述第二导电膜中含有0.1原子％以上20原子％以下的Zr。
本发明的薄膜晶体管的制造方法，是具有与硅层接触的导电膜的薄膜晶体管的制造方法，其中，将氧气供给真空气氛中，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述导电膜。
本发明的薄膜晶体管的制造方法，是具有与透明导电膜接触的导电膜的薄膜晶体管的制造方法，其中，将氧气供给真空气氛中，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述导电膜。
本发明的薄膜晶体管的制造方法，是具有与玻璃基板接触的导电膜的薄膜晶体管的制造方法，其中，将氧气供给真空气氛中，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述导电膜。
本发明的薄膜晶体管的制造方法，是具有与硅层以及透明导电膜接触的导电膜的薄膜晶体管的制造方法，其中，将氧气供给真空气氛中，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述导电膜。
本发明的薄膜晶体管的制造方法，是具有以硅为主成分的硅层，与所述硅层接触的第一导电膜，以铜为主成分形成在所述第一导电膜表面的铜膜，以及形成在所述铜膜表面的第二导电膜，透明导电膜与所述第二导电膜接触的薄膜晶体管的制造方法，其中，将氧气供给真空气氛中，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述第一、第二导电膜。
本发明是薄膜晶体管的制造方法，其中，导入所述氧化气体，以使相对所述真空气氛的全压的所述氧化气体的分压成为0.1％以上20％以下，进行所述溅镀。
在本发明中主成分指的是含量在50原子％以上的成分。因而，以铜为主成分的靶含有铜50原子％以上，以铜为主成分的导电膜含有铜50原子％以上。
又，如果第一、第二导电膜可相互电连接，第一、第二导电膜就可一体化，也可在第一、第二导电膜之间密合地配置纯铜膜等其它导电膜。
(发明效果)
根据本发明，可得低电阻，且对成膜对象物的密合性很高的导电膜。此外，以与硅层密合的方式形成导电膜的场合，该硅层不会引起铜的扩散。使导电膜以与透明导电膜密合的方式形成的场合，对于透明导电膜的接触电阻也很低。因而，密合于硅层或透明导电膜的膜，具体而言，特别适用于源电极或漏电极的导电膜。
附图说明
图1是说明一例在本发明中使用的成膜装置的剖视图。
图2(a)～(c)是说明形成导电膜与铜膜的工序的剖视图。
图3是氧气分压与电阻率的关系图(Ti)。
图4是后退火温度与电阻率的关系图(Ti)。
图5表示导电膜的硅层扩散性的电子显微镜照片。
图6表示铜膜的硅层扩散性的电子显微镜照片。
图7(a)～(d)是说明制造TFT面板的前半工序的剖视图。
图8(a)、(b)是说明制造TFT面板的后半工序的剖视图。
图9是说明一例通过本发明来制造的TFT面板的剖视图。
图10是说明另一例通过本发明制造的TFT面板的剖视图。
图11是氧气分压与电阻率的关系图。
图12是后退火温度与电阻率的关系图(Ti)。
图13是说明另一例在本发明中使用的成膜装置的剖视图。
图14(a)～(e)是说明第四例的制造TFT的前半工序的剖视图。
图15(a)～(d)是说明第四例的制造TFT的后半工序的剖视图。
图16是用于说明栅电极与蓄积电容电极的放大剖视图。
图17是用于说明一例液晶显示装置的剖视图。
符号说明：
1、18成膜装置；2第一成膜室(真空槽)；10、19靶部(靶)；11主靶；12副靶；22、41、82、211基板；23、61、86硅层；25、52、54、93、251、252导电膜(第一、第二导电膜)；26、253铜膜；40、80、210TFT面板；60、90、220TFT；62、87、225源极区域；64、89、226漏极区域；71、85透明电极(透明导电膜)。
具体实施方式
针对通过本发明形成导电膜的工序进行详细说明。
图1的符号1表示本发明中使用的成膜装置的一例。成膜装置1具有由真空槽构成的第一成膜室2，第一成膜室2与真空排气系统9、溅镀气体供给系统6、氧气供给系统8连接。
使用此成膜装置1来形成导电膜时，首先通过真空排气系统9真空排气第一成膜室2的内部，持续真空排气并从溅镀气体供给系统6与氧气供给系统8分别将溅镀气体与氧化气体(在此为氧气)导入第一成膜室2的内部，形成含有氧气的规定压力的第一真空气氛。
图2(a)的符号21表示在基板22表面形成了硅层23(在此为非晶硅层)的成膜对象物，在维持第一真空气氛的状态下将成膜对象物21搬入第一成膜室2内部。
在第一成膜室2的内部，基板保持部(holder)7与靶部10被相互面对的方式配置，使形成了硅层23的面朝向靶部10而将成膜对象物21保持于基板保持部7。
在基板保持部7的背面侧配置了加热部件4，对加热部件4通电，将基板保持部7上的成膜对象物21加热至规定成膜温度。
靶部10由以主成分为铜的主靶11和以添加元素(此处为Ti或Zr)为主成分的副靶12构成。
主靶11为板状，一面朝向基板保持部7地配置。副靶12的平面形状比主靶11还要小，且配置在主靶11的朝向基板保持部7一侧的面上。主靶11与副靶12与配置在第一成膜室2外部的电源5连接。
在主靶11的背面配置了磁场形成装置14，在维持第一真空气氛的情况下由电源5对主靶11与副靶12双方施加电压时，主靶11与副靶12双方被磁控管溅镀，分别释放出铜的溅镀粒子和添加元素的溅镀粒子，这些溅镀粒子到达成膜对象物21的硅层23表面。
副靶12的平面形状小于主靶11的平面形状，添加元素的溅镀粒子的释放量也小于铜的溅镀粒子的释放量，所以到达成膜对象物21的铜溅镀粒子的量多于添加元素的溅镀粒子，在硅层23表面，生长以铜为主成分且含有添加元素的导电膜25(图2(b))。
又，本发明的成膜方法，不仅使用于在硅层23表面形成导电膜25的场合，也使用于在玻璃基板的表面形成导电膜25的场合。
在导电膜25生长的期间，若将成膜对象物21维持在上述的成膜温度，则导电膜25对硅层23或基板22(例如玻璃基板)的密合性会变得更高。
第一成膜室2与由真空槽构成的第二成膜室3连接。第二成膜室3与真空排气系统9和溅镀气体供给系统6连接，用真空排气系统9对第二成膜室3内部进行真空排气后，持续进行真空排气并由溅镀气体供给系统6供给溅镀气体，在第二成膜室3内部预先形成不含氧气的第二真空气氛。
使导电膜25生长至规定膜厚之后，为了进行下述的“密合性试验”、“电阻率试验”、“密合性、电阻率、扩散试验”、“添加元素的种类”等试验而将成膜对象物21的一部分从成膜装置1取出，搬入未图示的加热装置进行加热处理(退火处理)，将剩下的成膜对象物21在维持第二真空气氛的情况下直接搬入第二成膜室3内部。
在第二成膜室3内部配置了以铜为主成分的铜靶15，在维持第二真空气氛的情况下，若以将第二成膜室3置于接地电位的状态对铜靶15施加负电压进行溅镀，则在导电膜25表面生长以铜为主成分且不含添加元素的铜膜。
图2(c)表示形成了铜膜26的状态，将此状态的成膜对象物21从成膜装置1取出，用于下述的“电极评价试验”。
实施例
首先，检讨使用Ti作为添加元素的场合。
<密合性试验>
主靶11使用直径7英寸的铜(纯度99.9原子％以上)靶，副靶12使用由钛(Ti)构成的物体，改变导电膜25中的钛含量、成膜时的氧气分压和退火处理时的加热温度(后退火温度)，在玻璃基板的表面密合地形成导电膜25，制作125种试片。
又，成膜条件为：导电膜25的目标膜厚为300nm，溅镀气体为氩(Ar)气，第一成膜室2内部的全压为0.4Pa。
在下列表1中示出导电膜25中的钛含量、成膜时氧气分压对全压的比例、及后退火温度。
表1
表1：密合性试验(Ti)
上述表1中的“as depo.”是指导电膜25成膜后不进行加热的场合。此外，钛含量为零的场合，是在上述主靶上不配置副靶，而仅溅镀主靶的场合。所得到的导电膜以下列所示的条件调查其“密合性”。
[密合性]
玻璃基板的形成了导电膜25的面上用尖端锐利的割刀(cutterknife)刻划出1mm宽的四角形，10行×10列，共计划出100个刻痕，在贴上粘接带(透明胶带)后，评价剥下粘接带时残留的膜的个数。全部剥离的场合为0/100，密合性高且1个也没有剥离的场合为100/100，分子的数目越大密合性也越高。将该结果记载于上述表1中。
由上述表1可知，若在成膜时不导入氧，则即使含有10原子％(原子％)的钛也会在密合性试验出现导电膜的一部分被剥离的情形，但是如果在成膜时导入氧，即使钛含量低至0.1原子％，导电膜也几乎不会被剥离而残留下来。
由以上情形，可知如果在形成导电膜时导入氧气，就可得密合性优异的导电膜。又，将玻璃基板维持在120℃以上的成膜温度的情况下形成导电膜时，与成膜时不加热的场合相比其密合性显著提高。
又，上述各试片的导电膜的氧含量以AES(欧杰电子分光法)测定时，可知在成膜时氧添加分压在0.1％以上20％以下时，导电膜中的氧含量在0.2原子％以上40原子％以下。
<电阻率试验>
接下来，除了把后退火温度变更为350℃以外，以与上述“密合性试验”的场合相同的条件，在玻璃基板的表面形成钛含量0原子％(纯铜)、0.5原子％的导电膜，测定该导电膜的电阻率。测定结果显示于图3。图3的横轴表示真空槽内的氧分压对全压的比例，纵轴表示电阻率。
由图3可知，铜内含Ti的合金膜，与通过纯铜靶的溅镀所形成的铜膜相比，电阻率的差很小。
此外，成膜时的氧分压超过零，且对真空气氛的全压在1％以下的范围时，比氧分压为零的条件下成膜时的合金膜具有更低的电阻率。
这是因为钛并不会固溶于铜的性质所导致，而且铜与氧气的反应性很低，所以钛与氧气反应的氧化物积极地分离所导致。氧分压对真空气氛的全压超过1％时可以见到铜的氧化导致电阻增加。
如上所述，使用纯铜靶的场合，电阻值低但是密合性差。因而，可知使用钛作为添加元素的场合，只要成膜时的氧分压超过零，而且如果对于真空气氛的全压的氧分压在20％以下，就能得到与使用纯铜靶的场合相比电阻率为同等且密合性优异的导电膜。
又，作为参考用途在成膜时不导入氧，而分别改变钛含量与后退火温度形成导电膜并制作试片，测定该导电膜的电阻率。该测定结果显示于图4中。
<密合性、电阻率、扩散试验>
其次，除了使钛含量为0原子％、0.1原子％、3.0原子％、10原子％、及20原子％，而对真空气氛的全压的氧分压分别为0％、0.1％、3.0％、10％、20％，而且使后退火温度为450℃这几点以外，与所述“密合性试验”相同的条件，分别在玻璃基板表面与硅层(Si层)表面形成导电膜，合计制作50种试片。
这些试片的中，针对在玻璃基板表面上形成了导电膜的试片进行所述“密合性试验”与导电膜的电阻率的测定。进而，针对在硅层表面形成了导电膜的试片，确认是否有对硅层的铜扩散。又，有无对硅层的铜扩散，是用电子显微镜观察通过蚀刻除去导电膜之后的硅层表面，来进行确认。
“密合性试验”与“电阻率”的测定结果，与铜扩散的有无的结果记载于下列表2，Ti含量为3原子％氧分压为3％的条件下成膜时的硅层表面的电子显微镜照片显示于图5，Ti含量为零，溅镀时的氧分压为0％的条件下成膜时的硅层表面的电子显微镜照片显示于图6中。
表2
表2：密合性、电阻率、扩散试验(Ti)    各膜厚：300nm
由上述表2与图5、6可知，在钛含量为零的场合有对硅层的铜扩散，钛含量在0.1原子％以上的场合没有对硅层的铜扩散。
此外，对玻璃基板的密合性，确认了只要导电膜的钛含量在0.1原子％以上，且对真空气氛的全压的氧分压在0.1％以上，导电膜就接近100％而不被剥离。
在对真空气氛的全压的氧气分压为全压的20％的场合与不满20％的场合相比虽然电阻率比较高，但是其值作为构成源电极或漏电极的导电膜就实用上并不会有问题。
但是，氧气分压超过全压的20％时，如果溅镀气体的分压降低则溅镀速度也降低使得成膜效率变差，所以最好氧气分压对真空气氛的全压，以在20％以下的条件下形成导电膜。
此外，氧分压对真空气氛的全压为超过3.0％的范围氧分压越大电阻率也有跟着越大的趋势，如表2所示其分压在零与3％之间时，电阻率的值最低。
因而，可知形成导电膜25时的氧气分压，只要超过零且在3％以下的范围的话，可得密合性高，而且电阻率值低的导电膜。
<电极评价试验>
其次，使用表面露出硅层的硅基板，与表面露出玻璃的玻璃基板，在硅基板表面与玻璃基板表面，改变钛含量而制作由导电膜(膜厚350nm)构成的电极，得到6种试片。
除此的外，改变钛含量而分别在硅基板表面与玻璃基板表面制作膜厚50nm的导电膜之后，在各导电膜的表面制作膜厚300nm的纯铜膜而制作由导电膜与纯铜膜构成的电极，得到6种试片。
进而，作为比较对照，在硅基板表面与玻璃基板的表面制作由膜厚350nm的纯铜膜构成的电极。又，纯铜膜是在真空槽内部不导入氧气(氧分压为零)，进行纯铜靶的溅镀而成膜。
针对制作于玻璃基板表面的电极，测定电阻率、密合性，针对制作于硅基板表面的电极，确认有无对硅层的铜元素的扩散，评价作为电极的特性。将该测定结果，与导电膜的钛含量，形成导电膜时的氧分压一起记载于下列表3。
表3
表3：电极评价(Ti)        合计膜厚：350nm
※Cu成膜不添加氧
由上述表3可知，由纯铜膜构成的电极虽然电阻率很低，但没有密合性，而且会有铜元素往硅层扩散。
对此，含钛导电膜，铜元素不往硅层扩散，而且密合性也优异。电极仅以含钛导电膜构成的场合，电阻率虽然高，但就实用上并无问题。
此外，减薄含钛的导电膜的膜厚，并在该导电膜上以相应减薄量生长纯铜膜的电极，其电阻率值与以纯铜膜构成电极的场合几乎没有改变。
因而，电极是由包含氧与添加元素双方的导电膜和均不包含氧与添加元素的导电膜(例如纯铜膜)的2层以上来构成的，而且最好把包含氧与添加元素双方的导电膜配置在与硅层的界面。
<对ITO的接触电阻>
通过本发明的形成方法，在玻璃基板表面形成钛含量不同的导电膜，图案化导电膜而制作薄膜电极后，在形成薄膜电极的玻璃基板表面作为透明电极形成并图案化膜厚150nm的ITO膜。制作3种试片。
作为比较对象，改变导电膜，制作分别形成铝膜与纯铜膜的薄膜电极，在形成该薄膜电极的玻璃基板表面制作由ITO构成的透明电极。
针对将各试片进一步以250℃的后退火温度加热处理的物体与未加热处理的物体(as depo.)，测定薄膜电极与透明电极之间的接触电阻。将该测定结果与钛含量、溅镀时的氧分压一起记载于下列表4中。
表4
表4：对ITO的接触电阻(Ti)        ITO膜厚：150nm
由上述表4可知，由含钛的导电膜构成的薄膜电极与透明电极的接触电阻比由纯铜膜构成的薄膜电极同等程度地低。对此，由铝膜构成的薄膜电极，与纯铜膜或通过本发明形成的导电膜相比接触电阻高，特别是加热处理后的接触电阻是高得无法使用于TFT基板。因而，通过本发明成膜的导电膜，确认了如上所述不仅对硅层的密合性、电阻率、以及扩散防止性上都很优异，而且对于ITO之类的透明电极的接触电阻值也低。
<添加元素的种类>
其次，除了改变钛，且作为副靶使用下列表5所记载的各添加元素以外，以与上述“密合性试验”相同的条件进行溅镀，制作含有1原子％的添加元素的导电膜。添加元素的种类和溅镀时的真空槽内的氧分压记载于下列表5。
表5
表5：添加元素的种类
将形成合金膜的基板以350℃、450℃的后退火温度进行加热处理，制作试片，针对各试片的合金膜进行电阻率的测定和密合性试验。其结果记载于上述表5中。
由上述表5可知，在使用各添加元素的场合，与溅镀时不含氧化气体的场合(氧气分压0％)相比，含氧气时的密合性得到提高。
此外，与在图3所示的钛的场合同样，确认了如果将溅镀时的氧气分压设定为最佳范围，则与不添加氧气的场合相比，添加氧气时的电阻率下降。
由以上结果，确认了作为添加元素，除了Ti以外，也可以使用Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、Nd。
其次，检讨使用锆(Zr)作为添加元素的场合。
<密合性试验>
主靶11使用直径7英寸的铜(纯度99.9原子％以上)靶，副靶12使用由Zr构成的物体，改变导电膜25中的Zr含量、成膜时的氧分压、及退火处理时的加热温度(后退火温度)，在玻璃基板的表面密合地形成导电膜25，制作了125种试片。
又，成膜条件为：导电膜25的目标膜厚为300nm，溅镀气体为氩气，第一成膜室2内部的全压为0.4Pa。在下列表6示出导电膜25中的Zr含量、成膜时氧气分压对全压的比例、及后退火温度。
表6
表6：密合性试验(Zr)
Figure GSB00000272295800181
上述表6中的“as depo.”是指导电膜25成膜后不进行加热的场合。此外，Zr含量为零的场合，是在所述主靶上不配置副靶而仅溅镀主靶的场合。对于所得到的导电膜以下列所示的条件调查其“密合性”。
[密合性]
在成膜对象物21的形成导电膜25的面上以尖端锐利的割刀刻划出1mm宽的四角形，10行×10列，共计划出100个刻痕，在贴上粘接带(透明胶带)后，评价剥下粘接带时残留的膜的个数。全部剥离的场合为0/100，密合性高且1个也没有剥离的场合为100/100，分子的数目越大密合性也越高。该结果记载于上述表6中。
由上述表6可知，若在成膜时不导入氧，则即使含有10原子％的锆也会在密合性试验中出现导电膜的一部分被剥离的情形，但是如果在成膜时导入氧，则即使锆含量低到只有0.1原子％，导电膜也几乎不会被剥离而残留下来。
由以上情形，可知若在形成导电膜时导入氧气，则可得密合性优异的导电膜。又，添加元素为Zr的场合，也在将基板维持在120℃以上的成膜温度的情况下形成导电膜时，与成膜时不加热基板的场合相比，密合性得到显著提高。
又，所述各试片的导电膜的氧含量以AES(欧杰电子分光法)测定时，可知在成膜时氧添加分压在0.1％以上20％以下时，导电膜中的氧含量在0.2原子％以上40原子％以下。
<电阻率试验>
接下来，除了把后退火温度变更为350℃以外，以与上述“密合性试验”的场合同样的条件，在玻璃基板表面形成锆含量为0原子％(纯铜)、0.5原子％的导电膜，测定该导电膜的电阻率。测定结果显示于图11。图11的横轴表示真空槽内的氧分压对全压的比例，纵轴表示电阻率。
由图11可知，铜内含锆的合金膜，与通过纯铜靶的溅镀所形成的铜膜相比，电阻率的差很小。
此外，成膜时的氧分压超过零，且对真空气氛的全压在1％以下的范围时，比氧分压为零的条件下成膜时的合金膜具有更低的电阻率。
这是因为锆不会固溶于铜的性质所导致，而且铜与氧气的反应性很低，所以锆与氧气反应的氧化物积极地分离所导致。氧分压对真空气氛的全压超过1％时可以见到铜的氧化导致电阻增加。
如上所述，使用纯铜靶的场合，电阻值低但是密合性差。因而，可知使用锆作为添加元素的场合，只要成膜时的氧分压超过零，而且如果对于真空气氛的全压的氧分压在20％以下，就能得到与使用纯铜靶的场合相比电阻率为同等且密合性优异的导电膜。
又，作为参考用途在成膜时不导入氧，而分别改变锆含量与后退火温度形成导电膜并制作试片，测定该导电膜的电阻率。该测定结果显示于图12。
<密合性、电阻率、扩散试验>
其次，以锆含量为0原子％、0.1原子％、3.0原子％、10原子％、20原子％，而对真空气氛的全压的氧分压分别为0％、0.1％、3.0％、10％、20％，而且使后退火温度为450℃这几点以外，与上述Zr的“密合性试验”相同的条件，分别在玻璃基板的表面与硅层(Si层)的表面形成导电膜，合计制作50种试片。
这些试片的中，针对导电膜形成在玻璃基板的试片进行上述“密合性试验”和导电膜的电阻率的测定。进而，针对导电膜形成在硅层表面的试片，确认是否有对硅层的铜扩散。
又，对硅层的铜扩散的有无，是用电子显微镜观察通过蚀刻除去导电膜的后的硅层表面。“密合性试验”与“电阻率”的测定结果和有无铜扩散的的结果记载于下列表7中。
表7
表7：密合性、电阻率、扩散试验(Zr)        各膜厚：300nm
Figure GSB00000272295800211
由上述表7可知，在锆含量为零的场合有对硅层的铜扩散，锆含量在0.1原子％以上的场合，蚀刻除去导电膜后的硅层表面，与图5所示者同样平滑且看不到对硅层的铜扩散。
此外，确认了只要导电膜中的锆含量在0.1原子％以上，且对真空气氛的全压的氧分压在0.1％以上，导电膜就会接近100％而不会从玻璃基板被剥离，密合性很高。
在对真空气氛的全压的氧气分压为全压的20％的场合，与不满20％的场合相比虽然电阻率比较高，但是该值作为构成源电极或漏电极的导电膜就实用上并不会有问题。但是氧气分压超过全压的20％时，如果溅镀气体的分压降低则溅镀速度也降低，使得成膜效率变差，所以最好在氧分压对真空气氛的全压为20％以下的条件下形成导电膜。
此外，氧分压对真空气氛的全压为超过3.0％的范围，氧分压越大电阻率也有跟着越大的趋势，如上述表7所示，其分压在零与3％之间时，电阻率的值最低。因而，可知形成导电膜25时的氧分压，只要超过零，且在3％以下的范围，就可得密合性高且电阻率值低的导电膜。
<电极评价试验>
其次，使用表面上露出硅层的硅基板和表面上露出玻璃的玻璃基板，在各基板表面，改变锆含量而制作由导电膜(膜厚350nm)构成的电极，得到6种试片。
除此之外，改变锆含量而分别在硅基板与玻璃基板的表面制作膜厚50nm的导电膜后，在各导电膜的表面制作膜厚300nm的纯铜膜而制作由导电膜与纯铜膜构成的电极，得到6种试片。
进而，作为比较对照，在硅基板的表面和玻璃基板的表面制作由膜厚350nm的纯铜膜构成的电极。又，纯铜膜，是在真空槽内部不导入氧气(氧分压为零)，进行纯铜靶的溅镀而成膜。
针对制作于玻璃基板表面的电极，测定电阻率和密合性，针对制作于硅基板表面的电极，确认有无对硅层的铜元素的扩散，评价作为电极的特性。将该测定结果与导电膜的锆含量、形成导电膜时的氧分压一起记载于下列表8中。
表8
表8：电极评价(Zr)        合计膜厚：350nm
Figure GSB00000272295800221
※Cu成膜不添加氧
由上述表8可知，由纯铜膜构成的电极虽然电阻率低，但没有密合性，而且会有铜元素往硅层扩散。
对此，在基板表面形成含Zr的导电膜的场合，铜元素不往硅层扩散，而且密合性也优异。电极仅以含锆导电膜构成的场合，电阻率虽然高，但就实用上并无问题。
此外，减薄含锆的导电膜的膜厚，在该导电膜上以相应减薄量生长纯铜膜的电极，其电阻率值与以纯铜膜构成电极的场合几乎没有不改变。
因而，电极是由包含氧与添加元素双方的导电膜和均不包含氧与添加元素的导电膜(例如纯铜膜)的2层以上来构成的，而且最好把包含氧与添加元素双方的导电膜配置在与硅层的界面。
<对ITO的接触电阻>
通过本发明的形成方法，在玻璃基板表面形成锆含量不同的导电膜，图案化导电膜而制作薄膜电极后，在与薄膜电极相同的玻璃基板表面作为透明电极形成并图案化膜厚150nm的ITO膜，制作3种试片。
作为比较对象，改变导电膜，制作分别形成铝膜与纯铜膜的薄膜电极，在形成该薄膜电极的玻璃基板表面制作由ITO构成的透明电极。
针对将各试片进一步以250℃的后退火温度加热处理的物与未加热处理的物(as depo.)，测定薄膜电极与透明电极之间的接触电阻。将该测定结果与Zr含量、溅镀时的氧分压一起记载于下列表9中。
表9
表9：对ITO的接触电阻(Zr)        ITO膜厚：150nm
Figure GSB00000272295800231
由上述表9可知，由含锆的导电膜构成的薄膜电极与透明电极的接触电阻比由纯铜膜构成的薄膜电极同等程度地低。对此，由铝膜构成的薄膜电极与纯铜膜或通过本发明形成的导电膜相比接触电阻高，特别是加热处理后的接触电阻是高得无法使用于TFT基板。因而，通过本发明成膜的导电膜，确认了如上所述不仅在对硅层的密合性、电阻率、以及扩散防止性上都很优异，而且对于ITO之类的透明电极的接触电阻值也低。
以下，就本发明的TFT(薄膜晶体管)的一例进行说明。
图7(a)的符号41表示在表面形成了绝缘层(例如二氧化硅层)42的透明基板，在绝缘层42表面的规定区域配置了以硅为主成分，并添加掺杂剂(dopant)的硅层61。
在硅层61形成了源极区域62和漏极区域64，在源极区域62与漏极区域64之间形成了沟道区域63。
在硅层61的表面形成了横跨源极区域62、沟道区域63和漏极区域64的栅极氧化膜66，在栅极氧化膜66的表面配置了栅电极67。
绝缘层42的配置栅电极67一侧的面被第一层间绝缘膜43所覆盖。源极区域62的一部分与漏极区域64的一部分从栅极氧化膜66伸出，在第一层间绝缘膜43形成了使源极区域62从栅极氧化膜66伸出的部分露出于底面的第一贯通孔69a和在底面使从漏极区域64的栅极氧化膜66伸出的部分露出的第二贯通孔69b。
将此状态的透明基板41作为成膜对象物搬入图1所示的成膜装置1中，在图2(b)所示的工序中，在形成第一层间绝缘膜4一侧的面上形成第一导电膜，进而在图2(c)所示的工序中在第一导电膜的表面形成铜膜。
图7(b)表示第一导电膜52与铜膜53的形成状态，第一导电膜52与第一层间绝缘膜43的表面、第一、第二贯通孔69a、69b的内壁面以及底面密合。因而，第一导电膜52在第一、第二贯通孔69a、69b的底面分别密合于源极区域62的表面和漏极区域64的表面。此外，在此状态下，第一、第二贯通孔69a、69b的内部由第一导电膜52与铜膜53填充。
使该状态的透明基板41从第二成膜室3回到第一成膜室2，以与在第一层间绝缘膜43表面形成第一导电膜52的方法相同的方法在铜膜53表面形成第二导电膜54(图7(c))。
图7(c)的符号50显示由第一、第二导电膜52、54与铜膜53构成的导电体。
其次，将此导电体50图案化，将导电体50的充填于第一贯通孔69a的部分和充填于第二贯通孔69b的部分分离。
图7(d)的符号51表示由导电体50的填充于第一贯通孔69a的部分和残留于其周围的部分构成的源电极，该图的符号55表示由导电体50的填充于第二贯通孔69b的部分和残留于其周围的部分构成的漏电极。
如上所述，第一导电膜52在第一、第二贯通孔69a、69b的底面密合于源极区域62和漏极区域64，所以源电极51的第一导电膜52电连接到源极区域62，漏电极55的第一导电膜52电连接到漏极区域64。
铜膜53与第二导电膜54电连接到第一导电膜52所以源电极51的铜膜53与第二导电膜54经由第一导电膜52电连接到源极区域62，漏电极55的铜膜53与第二导电膜54经由第一导电膜52电连接到漏极区域64。因而，整个源电极51电连接到源极区域62，整个漏电极55电连接到漏极区域64。
其次，在透明基板41的形成源电极51与漏电极55一侧的面上形成第二层间绝缘膜44，在第二层间绝缘膜44表面的规定位置配置遮蔽膜76后，第二层间绝缘膜44的配置遮蔽膜76一侧的面上形成第三层间绝缘膜46(图8(a))。
接着，在漏电极55的正上方位置形成连通第二，第三层间绝缘膜44、46的第三贯通孔72，在该第三贯通孔72的底面使漏电极55的第二导电膜54露出后，在形成第三贯通孔72一侧的面上，通过溅镀法等形成ITO的透明导电膜，图案化该透明导电膜，由填充第三贯通孔72的ITO和残留于第三贯通孔72上与其周围的透明导电膜构成透明电极71(图8(b))。
图8(b)的符号40表示形成了透明电极71的状态的TFT面板(带薄膜晶体管的面板)。
如上所述，漏电极55的第二导电膜54的表面位于第三贯通孔72底面，所以透明电极71电连接到漏电极55的第二导电膜54。
因而，漏电极55的铜膜53与第一导电膜52经由第二导电膜54电连接到透明电极71，整个漏电极55电连接到透明电极71，通过漏电极55，透明电极71与漏极区域54电连接。
沟道区域63，是与源极以及漏极区域62、64相同的导电型，但杂质浓度变低。
在对源极区域62和漏极区域64施加电压的状态下对栅电极67施加电压时，在经由沟道区域63的栅极氧化膜66接触到栅电极67的部分，形成低电阻的蓄积层，经由该蓄积层，源极区域62和漏极区域64电连接而有电流流过。
又，沟道区域63可为与源极以及漏极区域62、64相反的导电型，在此场合，对栅电极67施加电压时在沟道区域63的经由栅极氧化膜66接触到栅电极67的部分，形成与栅极以及漏极区域62，64相同导电型的反转层，通过该反转层使源极区域62与漏极区域64间电连接，而有电流流过。
漏电极55电连接到透明电极71，所以源极区域62与漏极区域64之间有电流流过时，透明电极71有电流流过。
通过本发明形成的第一、第二导电膜52、54对硅的密合性高，所以源电极51与漏电极55难以从硅层61剥离，而且第一、第二导电膜52、54的防止扩散性高，因此铜膜53的构成金属(铜)不会扩散至硅层61。
此外，通过本发明形成的导电膜52、54不仅电阻率低，而且与透明导电膜之间的接触电阻也低，所以此TFT60的源电极51以及漏电极55的导通性优良。
如此，通过本发明形成的导电膜，适于作为与硅层61或透明电极71密合的电极的障壁膜。
又，在TFT面板40的透明基板41表面上，在离开TFT60的位置也配置栅极布线膜或源极布线膜等其它布线或其它电子零件。此处，图示栅极布线膜74。
以上，说明了在源电极51与漏电极55表面与背面分别通过本发明的形成方法形成导电膜的场合，但是本发明并不以此为限。
图9的符号80是表示通过本发明制造的TFT面板的第二例。此TFT面板80，具有透明基板82和配置在透明基板82表面的TFT90。
此TFT90的栅电极83配置在透明基板82表面，在透明基板82的配置栅电极83一侧的面上，形成覆盖栅电极83的表面以及侧面的绝缘膜84，在绝缘膜84表面的栅电极83上的位置配置硅层86，在绝缘膜84表面的离开硅层86的位置配置由透明导电膜构成的透明电极85。
在硅层86，与图8(b)所示的硅层61同样地形成源极区域87、沟道区域88、及漏极区域89。于源极区域87的表面有源电极91的底面密合，与漏极区域89的表面有漏电极92的底面密合。漏电极92一部分延伸至透明电极85，其底面与透明电极85的表面密合，因而漏电极92的底面与漏极区域89和透明电极85双方密合。
源电极91与漏电极92具有通过本发明的形成方法所成膜的导电膜93和在该导电膜93表面上配置的铜膜94。
源电极91与漏电极92，例如将透明基板82表面上露出透明电极85和硅层86的物体作为成膜对象物使用，在该成膜对象物的透明电极85与硅层86露出的整个面上形成导电膜，在该导电膜的表面形成铜膜之后，将导电膜与铜膜一起图案化而形成。
导电膜93位于分别漏电极92和源电极91的底面。如上所述漏电极92的底面密合于漏极区域89和透明电极85双方，所以漏电极92的导电膜93电连接到透明电极85与漏极区域89双方。
铜膜94与导电膜93密合，所以漏电极92的铜膜94经由导电膜93电连接到透明电极85与漏极区域89双方，整个漏电极92电连接到漏极区域89与透明电极85双方。
此外，源电极91密合于源极区域87，所以源电极91的导电膜93电连接到源极区域87，源电极91的铜膜94经由导电膜83电连接到源极区域87，整个源电极91电连接到源极区域87。
如上所述，通过本发明成膜的导电膜93因为与ITO的接触电阻低，所以与漏电极92和透明电极85的导通性优良。
在该TFT面板80中，源电极91也连接到未图示的源极布线，在对栅电极83施加电压的状态下，从源极布线对源电极91施加电压，在栅电极83与源电极91之间产生电压差时，电流由源极区域87通过沟道区域88流至漏极区域89，该电流通过漏电极92供给透明电极85。
以上说明了以导电膜与铜膜构成源电极与漏电极的场合，但本发明并不以此为限。图10的符号140表示本发明第三例的TFT面板，该TFT面板140除了源电极151与漏电极155是由通过本发明形成的导电膜来构成以外，具有与所述图8(b)所示的面板40相同的结构。
本发明的TFT面板，例如使用于液晶显示器或有机EL(电致发光)显示装置等。
以上使用ITO作为透明电极71、85的构成材料但是本发明并不以此为限，除了ITO以外也可以使用由氧化锌膜等各种金属氧化物构成的透明导电膜。
用于导电膜的成膜的靶部10也没有特别限定。例如，图13的符号18表示使用于本发明的成膜装置的另一例，该成膜装置18，除了靶部由一个板状靶19构成之外，具有与上述图1的成膜装置1相同的结构。
该靶19是以铜为主成分且含有一种以上的上述添加元素的合金靶。替代图1所示的靶部10，而使用此靶19形成导电膜25时，导电膜25中的添加元素的含量，大致等于靶19中的添加元素的含量。
此外，使用此靶19，对于锆与钛的各含量，进行上述的密合性、电阻率、扩散试验、电极评价、对ITO的接触电阻、添加元素的种类等各试验，得到与使用图1的靶部10时相同的试验结果。
以上，说明了使用不同的靶制作以铜为主成分的铜膜53和导电膜(第一、第二导电膜52、54)的场合，但本发明并不以此为限。
例如，可在第一成膜室2内部导入氧气以及溅镀气体并溅镀靶部10形成导电膜的后，真空排气第一成膜室2内部，使第一成膜室2内部的氧气分压低于导电膜成膜时之后，溅镀与导电膜成膜时所使用的相同的靶部10而形成铜膜。
在此场合，也可在形成导电膜时，选择提高密合性的氧气分压，而在形成铜膜时，选择电阻率变低的氧气分压。
第一、第二导电膜52、54可以使用相同的靶部10来成膜，也可使用不同的靶部10来成膜，并改变添加元素的种类或含量。此外，形成第一、第二导电膜52、54时的氧分压可以相同，也可改变氧分压。
退火处理方法并没有特别限定，但最好在真空气氛下进行，此外把形成导电膜的状态的成膜对象物向其它成膜室或加热装置搬送期间，最好不使成膜对象物暴露于大气，而在真空气氛下搬送。
溅镀气体不限于氩气，氩气以外也可以使用氖、氙等。此外通过本发明形成的导电膜不只使用于TFT或TFT面板的电极或障壁膜，也可使用于半导体元件或布线板等其它电子零件的障壁膜或电极(布线膜)。
此外，氧化气体只要是化学结构中含有氧原子的气体即可，并没有特别限定，除了氧(O2)以外，也可以使用臭氧(O3)、水(H2O)等。透明基板不限于玻璃基板，例如也可以使用石英基板，塑胶基板。
本发明所使用的硅层的种类或制造方法并没有特别限定，例如可以广泛使用以溅镀法或蒸镀法沉积的硅层(非晶硅层、多晶硅层)等，使用于TFT的硅层。
本发明所使用的添加元素，如上所述最好为Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd，这些可以仅使用一种来形成包含一种添加元素的导电膜，也可使用2种以上而形成包含2种以上的添加元素的导电膜。上述添加元素的中，在本发明特别适合使用如钛和锆之类的第V族元素。
其次，说明制造本发明第四例的工序。
向图1或图13的成膜装置1、18的真空槽2内部，搬入基板(例如玻璃基板)作为成膜对象物。
在基板的表面，以与上述图7(a)～(c)中说明的工序相同的工序，依序层叠第一导电膜、铜膜、第二导电膜，形成导电体。
图14(a)示出在基板211表面形成导电体213的状态。
接着，通过照相工序、蚀刻工序来图案化导电体213时，如图14(b)所示，通过图案化的导电体213，形成栅电极215和蓄积电容电极212。
在基板211的形成栅电极215与蓄积电容电极212的面上，通过CVD法等形成由氮化硅膜(SiN)、二氧化硅膜(SiO2)、或者氮氧化硅膜(SiON)构成的栅极绝缘膜214。
图16是配置了栅电极215(或者蓄积电容电极212)的部分的放大剖视图。
栅电极215和蓄积电容电极212，具有上述的第一、第二导电膜251、252及铜膜253。第一导电膜251与基板211密合，第二导电膜252与栅极绝缘膜214密合，第一、第二导电膜251、252之间有铜膜253。
第一、第二导电膜251、252含有氧与添加元素，所以对基板211与栅极绝缘膜的密合性高。此外，第一、第二导电膜251、252之间配置了电阻低的铜膜253，所以栅电极215与整个蓄积电容电极212的电阻低。
形成栅极绝缘膜214后，通过CVD法等，在栅极绝缘膜214的表面，形成例如由非晶硅构成的沟道半导体层(沟道区域)216(图14(d))。
接着，通过CVD法等在沟道半导体层216的表面形成以硅为主成分，并含有杂质的欧姆层217(图14(e))。
接着，把形成了欧姆层217的基板211搬入图1或图13的成膜装置1、18的真空槽2内部，以与上述导电体213的成膜相同的工序，依序层叠第一导电膜251、铜膜253、及第二导电膜252，形成导电体223(图15(a))。
其次，通过照相工序和蚀刻工序来图案化导电体223、欧姆层217和与沟道半导体层216。
通过该图案化，留下沟道半导体层216的位于栅电极215的正上方的部分和位于栅电极215两侧的部分。
此外，通过该图案化，除去位于欧姆层217以及导电体223的沟道半导体层216上的部分中位于栅电极215中央正上方的部分，而留下位于栅电极215两侧的部分。
图15(b)的符号225、226分别表示由欧姆层217的栅电极215两侧所残留的部分构成的源极半导体层(源极区域)和漏极半导体层(漏极区域)。
该图的符号221、222表示由残留于导电体223的栅电极215两侧位置的部分构成的源电极与漏电极。
其次，在源电极221与漏电极222的表面，通过CVD法等形成由氮化硅膜、氧化硅膜、或者氮氧化硅膜构成的层间绝缘膜224(图15(c))。
图15(c)的符号220表示形成层间绝缘膜224的状态的薄膜晶体管(TFT)，该图的符号210表示带薄膜晶体管的面板。
源电极221与漏电极222，与栅电极215或蓄积电容电极212同样，具有第一、第二导电膜251、252和铜膜253，第一导电膜251密合于欧姆层217，第二导电膜252密合于层间绝缘膜224，铜膜253位于第一、第二导电膜251、252之间。
欧姆层217以硅为主成分。第一、第二导电膜251、252含有氧和添加元素，所以与硅或绝缘膜的密合性高。因而，源电极221与漏电极222难以从欧姆层217或层间绝缘膜224剥离。此外，铜不会从第一、第二导电膜251、252向欧姆层217扩散。
在此薄膜晶体管220，源极半导体层225与漏极半导体层226之间，以及源电极221与漏电极222之间，通过位于栅电极215中央正上方的开口218而相互分离。该开口218被层间绝缘膜224填充。
沟道半导体层216，是与源极以及漏极半导体层225、226相同的导电型，但杂质浓度低。
在对源极半导体层225与漏极半导体层226施加电压的状态下，对栅电极215施加电压时，经由沟道半导体层216的栅极绝缘膜214而与栅电极215接触的部分形成低电阻的蓄积层，经由该蓄积层，源极半导体层225与漏极半导体层226电连接，而有电流流过。
又，沟道半导体层216，可为与源极以及漏极半导体层225、226相反的导电型。
在此场合，在对源极半导体层225与漏极半导体层226施加电压的状态下，对栅电极215施加电压时，在经由沟道半导体层216的栅极绝缘膜214而与栅电极215接触的部分，形成与源极以及漏极半导体层225、226相同导电型的反转层，通过该反转层，源极半导体层225和漏极半导体层226电连接，而有电流流过。
图15(d)表示在层间绝缘膜224的漏电极222或者源电极221(此处为漏电极222)上的部分和将蓄积电容电极212上的部分开窗后，将图案化的透明导电膜配置在层间绝缘膜224上的状态。
该图的符号227表示由透明导电膜的位于薄膜晶体管220侧方的部分构成的像素电极。
该图的符号228表示透明导电膜的位于薄膜晶体管220上的部分，且是与漏电极222接触的部分构成的连接部。
像素电极227经由连接部228电连接到漏电极222，源极半导体层225与漏极半导体层226电连接时，在像素电极227有电流流过。
图17的符号204表示在形成了TFT220的基板211与面板240之间配置液晶241的液晶显示装置。
面板240具有玻璃基板242，以及配置在玻璃基板242表面上的对置电极245。对置电极245与像素电极227夹着液晶241而相对。
控制对像素电极227与对置电极245之间施加的电压，可以改变液晶241的光透过率。
又，液晶显示装置204可以改变第四例的TFT220而使用第一至第三例的任意TFT的基板211来制作。

Claims (16)

1.一种导电膜形成方法，通过溅镀法，在真空气氛中对成膜对象物的表面形成以铜为主成分且含有添加元素的导电膜，其中，
将氧气供给所述真空气氛中，使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，并溅镀含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而使所述导电膜含有所述添加元素，
使用至少一部分表面上露出硅层与玻璃基板的任一方或双方的所述成膜对象物，将所述导电膜形成在所述硅层表面与所述玻璃基板的任一方或双方。
2.如权利要求1所述的导电膜形成方法，其中，
所述添加元素选择Ti，
使所述导电膜中含有0.1原子％以上20原子％以下的Ti。
3.如权利要求1所述的导电膜形成方法，其中，
所述添加元素选择Zr，
使所述导电膜中含有0.1原子％以上20原子％以下的Zr。
4.如权利要求1所述的导电膜形成方法，其中，使用至少一部分表面上露出透明导电膜的所述成膜对象物，在所述透明导电膜的表面形成所述导电膜。
5.一种薄膜晶体管，其中包括：
栅电极；
以硅为主成分的漏极区域；以及
以硅为主成分的源极区域，
以在对所述漏极区域和所述源极区域施加电压的状态下，对所述栅电极施加电压时，所述源极区域与所述漏极区域之间有电流流过的薄膜晶体管为成膜对象物，
将氧气供给真空气氛中，使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，并溅镀含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C，Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶而形成的第一导电膜，形成在所述漏极区域表面与所述源极区域表面的任何一方或者双方。
6.如权利要求5所述的薄膜晶体管，其中，
所述添加元素选择Ti，
使所述第一导电膜中含有0.1原子％以上20原子％以下的Ti。
7.如权利要求5所述的薄膜晶体管，其中，
所述添加元素选择Zr，
使所述第一导电膜中含有0.1原子％以上20原子％以下的Zr。
8.一种带薄膜晶体管的面板，
具有基板，
在所述基板表面上配置了薄膜晶体管和透明导电膜，
所述薄膜晶体管具有栅电极，
以硅为主成分的漏极区域，以及
以硅为主成分的源极区域，
在对所述漏极区域和所述源极区域施加电压的状态下，当对所述栅电极施加电压时，所述源极区域与所述漏极区域之间有电流流过，其中，
以配置了所述薄膜晶体管的所述基板为成膜对象物，
将氧气供给所述真空气氛中，使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，并溅镀含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶而形成的第一导电膜，分别形成在所述漏极区域表面和所述源极区域表面的任何一方或者双方，与所述透明导电膜的表面上。
9.一种带薄膜晶体管的面板，
具有基板，
在所述基板表面上配置薄膜晶体管与透明导电膜，
所述薄膜晶体管具有栅电极，
以硅为主成分的漏极区域，以及
以硅为主成分的源极区域，
在对所述漏极区域与所述源极区域施加电压的状态下，当对所述栅电极施加电压时，在所述源极区域与所述漏极区域之间有电流流过，其中，
在所述漏极区域表面和所述源极区域表面的任一方或者双方，配置了第一导电膜，
在所述第一导电膜表面配置了以铜为主成分的铜膜，
在所述铜膜表面配置了第二导电膜，
所述第一、第二导电膜，以配置所述薄膜晶体管的所述基板为成膜对象物，
将氧气供给真空气氛中，使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，并溅镀含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶而形成。
10.如权利要求9所述的带薄膜晶体管的面板，其中，
所述添加元素选择Ti，
使所述第二导电膜中含有0.1原子％以上20原子％以下的Ti。
11.如权利要求9所述的带薄膜晶体管的面板，其中，
所述添加元素选择Zr，
使所述第二导电膜中含有0.1原子％以上20原子％以下的Zr。
12.一种薄膜晶体管的制造方法，该薄膜晶体管具有与硅层接触的导电膜，其中，将氧气供给真空气氛中，使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述导电膜。
13.一种薄膜晶体管的制造方法，该薄膜晶体管具有与透明导电膜接触的导电膜，其中，将氧气供给真空气氛中，使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述导电膜。
14.一种薄膜晶体管的制造方法，该薄膜晶体管具有与玻璃基板接触的导电膜，其中，将氧气供给真空气氛中，使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述导电膜。
15.一种薄膜晶体管的制造方法，该薄膜晶体管具有与硅层和透明导电膜接触的导电膜，其中，将氧气供给真空气氛中，使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe、Ru、Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述导电膜。
16.一种薄膜晶体管的制造方法，该薄膜晶体管具有：
以硅为主成分的硅层，
与所述硅层接触的第一导电膜，
以铜为主成分，且形成在所述第一导电膜表面的铜膜，以及
形成在所述铜膜表面的第二导电膜，
透明导电膜与所述第二导电膜接触，其中，
将氧气供给真空气氛中，使相对所述真空气氛的全压的所述氧气的分压成为0.1％以上20％以下，并在所述真空气氛中溅镀以铜为主成分且含有从Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Fe，Ru，Os、Co、Ni、Bi、Ag、Zn、Sn、B、C、Al、Si、La、Ce、Pr、和Nd构成的群中选出的至少任何一种添加元素的靶，而形成所述第一、第二导电膜。
CN2007800295190A 2006-08-10 2007-08-08 导电膜形成方法、薄膜晶体管、带薄膜晶体管的面板、及薄膜晶体管的制造方法 Active CN101501820B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006218122 2006-08-10
JP218122/2006 2006-08-10
PCT/JP2007/065493 WO2008018490A1 (en) 2006-08-10 2007-08-08 Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
CN101501820A CN101501820A (zh) 2009-08-05
CN101501820B true CN101501820B (zh) 2012-11-28

Family

ID=39033019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800295190A Active CN101501820B (zh) 2006-08-10 2007-08-08 导电膜形成方法、薄膜晶体管、带薄膜晶体管的面板、及薄膜晶体管的制造方法

Country Status (7)

Country Link
US (1) US8119462B2 (zh)
EP (1) EP2051287A4 (zh)
JP (1) JP5247448B2 (zh)
KR (1) KR101064144B1 (zh)
CN (1) CN101501820B (zh)
TW (1) TWI390059B (zh)
WO (1) WO2008018490A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5228251B2 (ja) * 2007-05-07 2013-07-03 三菱マテリアル株式会社 密着性に優れたｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線膜および電極膜を形成するためのスパッタリングターゲット
JP5282085B2 (ja) * 2008-04-15 2013-09-04 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法
KR101098207B1 (ko) * 2008-04-25 2011-12-23 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터
JP2009280834A (ja) * 2008-05-19 2009-12-03 Ulvac Japan Ltd ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
TW201042059A (en) * 2009-01-16 2010-12-01 Kobe Steel Ltd Cu alloy film, and display device
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2010165955A (ja) * 2009-01-16 2010-07-29 Kobe Steel Ltd Ｃｕ合金膜および表示デバイス
JP2010248619A (ja) * 2009-03-26 2010-11-04 Hitachi Metals Ltd 酸素含有Ｃｕ合金膜の製造方法
TWI437697B (zh) * 2009-07-27 2014-05-11 Kobe Steel Ltd Wiring structure and a display device having a wiring structure
EP2312633A1 (en) 2009-10-15 2011-04-20 Applied Materials, Inc. Method and installation for producing a semiconductor device, and semiconductor device
JP5557595B2 (ja) * 2010-05-14 2014-07-23 富士フイルム株式会社 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012060015A (ja) * 2010-09-10 2012-03-22 Hitachi Cable Ltd 電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造
JP6369750B2 (ja) * 2013-09-10 2018-08-08 日立金属株式会社 積層配線膜およびその製造方法ならびにＮｉ合金スパッタリングターゲット材
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6418631B2 (ja) * 2014-06-17 2018-11-07 株式会社アルバック 透明導電性基板およびその製造方法、並びにタッチパネル
JP6560497B2 (ja) * 2015-01-27 2019-08-14 デクセリアルズ株式会社 Ｍｎ−Ｚｎ−Ｗ−Ｏ系スパッタリングターゲット及びその製造方法
TWI607572B (zh) * 2015-06-23 2017-12-01 群創光電股份有限公司 顯示面板
US9666615B2 (en) 2015-10-20 2017-05-30 International Business Machines Corporation Semiconductor on insulator substrate with back bias
JP6042520B1 (ja) * 2015-11-05 2016-12-14 デクセリアルズ株式会社 Ｍｎ−Ｚｎ−Ｏ系スパッタリングターゲット及びその製造方法
CN105261636B (zh) * 2015-11-05 2018-04-27 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
WO2018004280A1 (ko) * 2016-06-30 2018-01-04 부산대학교 산학협력단 무결점 단결정 구리 박막을 이용한 산화구리 박막 구조체 및 그 제조방법
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
CN111052397B (zh) * 2017-10-31 2023-07-14 株式会社爱发科 薄膜晶体管及其制造方法
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
WO2020171940A1 (en) 2019-02-21 2020-08-27 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808710A (zh) * 2004-12-07 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
KR100186540B1 (ko) 1996-04-25 1999-03-20 구자홍 피디피의 전극 및 그 형성방법
JP3302894B2 (ja) * 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
TW374227B (en) * 1998-04-18 1999-11-11 United Microelectronics Corp Method for manufacturing a metal-oxide semiconductor transistor of a metal gate
JP4360716B2 (ja) * 1999-09-02 2009-11-11 株式会社アルバック 銅薄膜製造方法、及びその方法に用いるスパッタ装置
KR20010051016A (ko) * 1999-11-11 2001-06-25 김순택 투명도전막 형성용 조성물 및 이로부터 형성된투명도전막을 구비하고 있는 표시소자
JP4110563B2 (ja) * 2001-04-02 2008-07-02 三菱マテリアル株式会社 銅合金スパッタリングターゲット
JP4603190B2 (ja) * 2001-04-16 2010-12-22 株式会社日立製作所 液晶表示装置
KR100413632B1 (ko) 2001-07-23 2003-12-31 학교법인 인하학원 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법
JP4223511B2 (ja) * 2003-03-17 2009-02-12 日鉱金属株式会社 銅合金スパッタリングターゲット及びその製造方法並びに半導体素子配線
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP4065959B2 (ja) * 2004-08-31 2008-03-26 国立大学法人東北大学 液晶表示装置、スパッタリングターゲット材および銅合金
JP5068925B2 (ja) * 2004-09-03 2012-11-07 Ｊｘ日鉱日石金属株式会社 スパッタリングターゲット
JP2006077295A (ja) * 2004-09-09 2006-03-23 Tosoh Corp Ｃｕ合金配線材料及びＣｕ合金スパッタリングターゲット
JP2006193783A (ja) * 2005-01-13 2006-07-27 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP5282085B2 (ja) * 2008-04-15 2013-09-04 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法
KR101098207B1 (ko) * 2008-04-25 2011-12-23 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808710A (zh) * 2004-12-07 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Also Published As

Publication number Publication date
JP5247448B2 (ja) 2013-07-24
JPWO2008018490A1 (ja) 2010-01-07
WO2008018490A1 (en) 2008-02-14
EP2051287A4 (en) 2014-05-21
KR20090042245A (ko) 2009-04-29
EP2051287A1 (en) 2009-04-22
US8119462B2 (en) 2012-02-21
TWI390059B (zh) 2013-03-21
KR101064144B1 (ko) 2011-09-15
TW200827462A (en) 2008-07-01
CN101501820A (zh) 2009-08-05
US20090173945A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
CN101501820B (zh) 导电膜形成方法、薄膜晶体管、带薄膜晶体管的面板、及薄膜晶体管的制造方法
KR101067364B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
TWI324394B (en) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
CN101542696B (zh) 显示装置用Al合金膜、显示装置以及溅射靶材
CN101622714B (zh) 薄膜晶体管及其制造方法
JP5017282B2 (ja) 配線膜の形成方法
CN100499137C (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
WO2007063991A1 (ja) 薄膜トランジスタ基板および表示デバイス
TWI395270B (zh) 配線膜之形成方法、電晶體及電子裝置
CN101335202A (zh) 显示装置的制造方法
CN102804352B (zh) 布线层结构及其制造方法
US20080173870A1 (en) Thin film transistor substrate and method of producing the same
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JPH08325721A (ja) 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極
TW201013785A (en) Wiring film, thin film transistor, target, and method for forming film transistor
KR20000071417A (ko) 이리듐 도전성 전극/배리어 구조 및 그의 제조 방법
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
CN101828212B (zh) 显示装置及该显示装置使用的Cu合金膜
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
TW201214623A (en) Wiring structure, display device, and semiconductor device
JP2006313231A (ja) アレイ基板およびその製造方法
KR20100040603A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102078991B1 (ko) 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
TW202041688A (zh) 銅合金靶材
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: ULVAC MATERIALS INC.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20101124

Address after: Kanagawa

Applicant after: Ulvac Inc.

Address before: Kanagawa

Applicant before: Ulvac Inc.

Co-applicant before: Ulvac Corp.

C14 Grant of patent or utility model
GR01 Patent grant