JPH06333925A - 半導体集積回路及びその製造方法 - Google Patents
半導体集積回路及びその製造方法Info
- Publication number
- JPH06333925A JPH06333925A JP14159393A JP14159393A JPH06333925A JP H06333925 A JPH06333925 A JP H06333925A JP 14159393 A JP14159393 A JP 14159393A JP 14159393 A JP14159393 A JP 14159393A JP H06333925 A JPH06333925 A JP H06333925A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- wiring layer
- semiconductor integrated
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
〔目的〕 二酸化硅素を主成分とする酸化膜に対する密
着性を高めることにより銅や銅合金の配線層を使用可能
にした高信頼かつ高集積密度の半導体集積回路及びその
製造方法を提供する。 〔構成〕 本半導体の集積回路によれば、二酸化硅素を
主成分とする酸化膜(2)上に酸化銅の中間層(3) を介在
させながら銅又は銅合金の配線層(4) が形成される。本
発明の製造方法によれば、上記酸化銅の中間層(3) は反
応性スパッタリングで形成され、この中間層(3) の上に
スパッタリング又は反応性スパッタリングによって銅又
は銅合金の配線層(4) が形成される。
着性を高めることにより銅や銅合金の配線層を使用可能
にした高信頼かつ高集積密度の半導体集積回路及びその
製造方法を提供する。 〔構成〕 本半導体の集積回路によれば、二酸化硅素を
主成分とする酸化膜(2)上に酸化銅の中間層(3) を介在
させながら銅又は銅合金の配線層(4) が形成される。本
発明の製造方法によれば、上記酸化銅の中間層(3) は反
応性スパッタリングで形成され、この中間層(3) の上に
スパッタリング又は反応性スパッタリングによって銅又
は銅合金の配線層(4) が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、メモリーなどの半導体
集積回路に関するものであり、特に、従来のアルミニュ
ウム配線層の代わりに銅の配線層を用いた半導体集積回
路に関するものである。
集積回路に関するものであり、特に、従来のアルミニュ
ウム配線層の代わりに銅の配線層を用いた半導体集積回
路に関するものである。
【０００２】
【従来の技術】DRAMやSRAMなどのメモリや論理回路など
の半導体集積回路は年々集積度を高めており、それに伴
い回路パターンなどについてその微細加工化の度合いを
高めている。特に、多層配線構造の半導体集積回路で
は、配線層の素材としてアルミニュウム（Al）やAlを主
成分とした合金が用いられているが、微細加工化の度合
いが高まるにつれて配線がますます線くなり、エレクト
ロマイグレーション(EM)や、ストレスマイグレーション
(SM)などの信頼性上の問題が懸念されている。これに対
して、配線層の新たな素材として、Alに比べて上記EMと
SMに対する耐性がはるかに高く、かつ抵抗値が低い( バ
ルク、Al:2.8μΩｃｍ、Cu:1.7μΩｃｍ) などの利点を
有する銅又は銅合金が期待されており、多層配線工程へ
の応用のための試みが数多くなされている。
の半導体集積回路は年々集積度を高めており、それに伴
い回路パターンなどについてその微細加工化の度合いを
高めている。特に、多層配線構造の半導体集積回路で
は、配線層の素材としてアルミニュウム（Al）やAlを主
成分とした合金が用いられているが、微細加工化の度合
いが高まるにつれて配線がますます線くなり、エレクト
ロマイグレーション(EM)や、ストレスマイグレーション
(SM)などの信頼性上の問題が懸念されている。これに対
して、配線層の新たな素材として、Alに比べて上記EMと
SMに対する耐性がはるかに高く、かつ抵抗値が低い( バ
ルク、Al:2.8μΩｃｍ、Cu:1.7μΩｃｍ) などの利点を
有する銅又は銅合金が期待されており、多層配線工程へ
の応用のための試みが数多くなされている。
【０００３】
【発明が解決しようとする課題】前述したように、銅又
は銅合金は、EMやSMに対する耐性が高く、かつ、低抵抗
という利点を有するが、二酸化硅素を主成分とする酸化
膜との密着性が悪いという問題がある。従って、本発明
の目的は、銅や銅合金の配線層の酸化膜に対する密着性
を高めることにより、高信頼かつ高集積密度の半導体集
積回路及びその製造方法を提供することにある。
は銅合金は、EMやSMに対する耐性が高く、かつ、低抵抗
という利点を有するが、二酸化硅素を主成分とする酸化
膜との密着性が悪いという問題がある。従って、本発明
の目的は、銅や銅合金の配線層の酸化膜に対する密着性
を高めることにより、高信頼かつ高集積密度の半導体集
積回路及びその製造方法を提供することにある。
【０００４】
【問題点を解決するための手段】本発明の半導体集積回
路は、二酸化硅素を主成分とする酸化膜上に酸化銅の中
間層を介在させながら形成された銅又は銅合金の配線層
を備えている。
路は、二酸化硅素を主成分とする酸化膜上に酸化銅の中
間層を介在させながら形成された銅又は銅合金の配線層
を備えている。
【０００５】
【作用】本発明者の実験結果によれば、二酸化硅素を主
成分とする酸化膜上に酸化銅の中間層を介在させながら
銅や銅合金の配線層を形成することにより、この配線層
を酸化膜上に直接形成した場合に比べて密着性が１桁程
度高まり、従来のAl配線層の場合と同等の密着性が実現
できることが確認できた。
成分とする酸化膜上に酸化銅の中間層を介在させながら
銅や銅合金の配線層を形成することにより、この配線層
を酸化膜上に直接形成した場合に比べて密着性が１桁程
度高まり、従来のAl配線層の場合と同等の密着性が実現
できることが確認できた。
【０００６】
【実施例】図１は本発明の一実施例の半導体集積回路の
配線層部分を示す断面図であり、１はシリコン基板、２
はこのシリコン基板上に形成した硼燐硅酸化物(BPSG)
層、３は酸化銅の中間層、４は銅の配線層である。
配線層部分を示す断面図であり、１はシリコン基板、２
はこのシリコン基板上に形成した硼燐硅酸化物(BPSG)
層、３は酸化銅の中間層、４は銅の配線層である。
【０００７】図１の配線構造を、以下のようにして製造
した。まず、シリコン基板１上に厚み 500nmのBPSG層２
を形成した。このBPSG層２上に、銅のターゲットと酸素
ガスとを用いた反応性スパッタリングによって厚み250n
m の酸化銅の中間層３を形成した。最後に、この中間層
３上に銅をターゲットとして用いたスパッタリングによ
って厚み250nm の銅の配線層４を形成した。上記スパッ
タリングとしては、D.C.スパッタリング法を利用した
が、他にマグネトロンRFスパッタリング法、クラスタイ
オンビーム法、レーザー堆積法、MO-CVD法などを利用す
ることもできる。また、酸化銅の中間層３を反応性スパ
ッタリングで形成する代わりに、BPSG層２上に銅層をス
パッタリングによって形成し、これを酸素雰囲気中で熱
処理することによって酸化銅の中間層３を形成すること
もできる。
した。まず、シリコン基板１上に厚み 500nmのBPSG層２
を形成した。このBPSG層２上に、銅のターゲットと酸素
ガスとを用いた反応性スパッタリングによって厚み250n
m の酸化銅の中間層３を形成した。最後に、この中間層
３上に銅をターゲットとして用いたスパッタリングによ
って厚み250nm の銅の配線層４を形成した。上記スパッ
タリングとしては、D.C.スパッタリング法を利用した
が、他にマグネトロンRFスパッタリング法、クラスタイ
オンビーム法、レーザー堆積法、MO-CVD法などを利用す
ることもできる。また、酸化銅の中間層３を反応性スパ
ッタリングで形成する代わりに、BPSG層２上に銅層をス
パッタリングによって形成し、これを酸素雰囲気中で熱
処理することによって酸化銅の中間層３を形成すること
もできる。
【０００８】図２は、図１の配線層４の密着性を評価す
るために行ったスクラッチテストの実験データである。
BPSG層２と酸化銅の中間層３間の密着度が中間層３と銅
配線層４間の密着度よりも低いため、BPSG膜２と酸化銅
の中間層３の界面で剥離が生じた。その密着強度は95mN
である。比較のために、シリコン基板上に形成したBPSG
層に対するスクラッチテストの実験データを図２に示
す。その密着強度は102mNである。ちなみに、BPSG層上
にTiN のバッファ層を介して形成したAlの配線層の密着
強度は 100mN程度である。また、BPSG層上に直接形成し
た銅の配線層の密着強度は10mN程度であった。このよう
に、酸化銅の中間層を介在させることにより銅の配線層
を直接形成した場合よりも密着強度が１桁程度向上し、
その値は従来のAl配線層に比べて遜色のない値になる。
るために行ったスクラッチテストの実験データである。
BPSG層２と酸化銅の中間層３間の密着度が中間層３と銅
配線層４間の密着度よりも低いため、BPSG膜２と酸化銅
の中間層３の界面で剥離が生じた。その密着強度は95mN
である。比較のために、シリコン基板上に形成したBPSG
層に対するスクラッチテストの実験データを図２に示
す。その密着強度は102mNである。ちなみに、BPSG層上
にTiN のバッファ層を介して形成したAlの配線層の密着
強度は 100mN程度である。また、BPSG層上に直接形成し
た銅の配線層の密着強度は10mN程度であった。このよう
に、酸化銅の中間層を介在させることにより銅の配線層
を直接形成した場合よりも密着強度が１桁程度向上し、
その値は従来のAl配線層に比べて遜色のない値になる。
【０００９】以上、二酸化硅素を主成分とする酸化層上
に酸化銅の中間層を介在させながら銅の配線層を形成す
る構成を示した。しかしながら、多層配線構造を実現す
るために、そのようにして形成した銅の配線層上に二酸
化硅素を主成分とする酸化層を形成する場合にも中間に
酸化銅の中間層を介在させる構成とすれば、銅の配線層
と上部の酸化層との密着度が向上する。また、１層の配
線層構造とする場合において銅の配線層の酸化などによ
る劣化を防止するために、これを二酸化硅素を主成分と
する保護膜で被覆する際に、酸化銅の中間層を介在させ
る構成とすれば、銅の配線層と保護膜との密着度が向上
する。
に酸化銅の中間層を介在させながら銅の配線層を形成す
る構成を示した。しかしながら、多層配線構造を実現す
るために、そのようにして形成した銅の配線層上に二酸
化硅素を主成分とする酸化層を形成する場合にも中間に
酸化銅の中間層を介在させる構成とすれば、銅の配線層
と上部の酸化層との密着度が向上する。また、１層の配
線層構造とする場合において銅の配線層の酸化などによ
る劣化を防止するために、これを二酸化硅素を主成分と
する保護膜で被覆する際に、酸化銅の中間層を介在させ
る構成とすれば、銅の配線層と保護膜との密着度が向上
する。
【００１０】また、配線層として純銅を使用する構成を
例示した。しかながら、必要に応じて、この純銅に代え
て、銅を主体とする適宜な銅合金を使用することもでき
る。ただし、下地の酸化銅との整合性や電気抵抗値など
の点で、この銅合金は９０重量％程度以上の銅を含有し
ていることが望ましい。
例示した。しかながら、必要に応じて、この純銅に代え
て、銅を主体とする適宜な銅合金を使用することもでき
る。ただし、下地の酸化銅との整合性や電気抵抗値など
の点で、この銅合金は９０重量％程度以上の銅を含有し
ていることが望ましい。
【００１１】
【発明の効果】以上詳細に説明したように、本発明の半
導体集積回路によれば、二酸化硅素を主体とする酸化層
と銅又は銅合金の配線層との間に酸化銅の中間層を介在
させる構成であるから、実験データによって示したよう
に、配線層と酸化層との間の密着性が大幅にかつ実用的
な値にまで向上する。この結果、Ａ１の配線層で問題と
なるＥＭやＳＭの問題がなく低抵抗の銅の配線層を使用
することが可能となり、高信頼かつ高集積密度の半導体
集積回路が実現される。
導体集積回路によれば、二酸化硅素を主体とする酸化層
と銅又は銅合金の配線層との間に酸化銅の中間層を介在
させる構成であるから、実験データによって示したよう
に、配線層と酸化層との間の密着性が大幅にかつ実用的
な値にまで向上する。この結果、Ａ１の配線層で問題と
なるＥＭやＳＭの問題がなく低抵抗の銅の配線層を使用
することが可能となり、高信頼かつ高集積密度の半導体
集積回路が実現される。
【図１】本発明の一実施例の半導体集積回路の配線部分
の構成を示す断面図である。
の構成を示す断面図である。
【図２】図１の配線層の密着性に関するスクラッチテス
トの実験データである。
トの実験データである。
１ シリコン基板 ２ 硼燐硅酸化物（ＢＰＳＧ）層 ３ 酸化銅の中間層 ４ 銅の配線層
Claims (5)
- 【請求項１】二酸化硅素を主成分とする酸化膜上に酸化
銅の中間層を介在させながら銅又は銅合金の配線層が形
成されたことを特徴とする半導体集積回路。 - 【請求項２】 請求項１において、 前記配線層上に二酸化珪素を主成分とする酸化物の保護
膜が酸化銅の中間層を介在させながら更に形成されたこ
とを特徴とする半導体集積回路。 - 【請求項３】 請求項１において、 前記配線層は酸化銅の中間層と二酸化珪素を主成分とす
る酸化膜とを介在させながら多層に形成されたことを特
徴とする半導体集積回路。 - 【請求項４】 請求項１乃至３において、 前記銅合金は銅を９０重量％以上含有することを特徴と
する半導体集積回路。 - 【請求項５】二酸化硅素を主成分とする酸化膜上に反応
性スパッタリングによって酸化銅の中間層を形成する工
程と、 この中間層の上にスパッタリング又は反応性スパッタリ
ングによって銅又は銅合金の配線層が形成されたことを
特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14159393A JPH06333925A (ja) | 1993-05-20 | 1993-05-20 | 半導体集積回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14159393A JPH06333925A (ja) | 1993-05-20 | 1993-05-20 | 半導体集積回路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06333925A true JPH06333925A (ja) | 1994-12-02 |
Family
ID=15295620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14159393A Pending JPH06333925A (ja) | 1993-05-20 | 1993-05-20 | 半導体集積回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06333925A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6899918B2 (en) | 2002-01-17 | 2005-05-31 | Sanyo Electric Co., Ltd. | Method for manufacturing electrode for lithium secondary battery |
| WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| WO2008081805A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JP2008270235A (ja) * | 2007-04-16 | 2008-11-06 | Ulvac Japan Ltd | エッチング液及びトランジスタ製造方法 |
| JP2009038284A (ja) * | 2007-08-03 | 2009-02-19 | Mitsubishi Materials Corp | 薄膜トランジスター |
| JP2009043797A (ja) * | 2007-08-07 | 2009-02-26 | Mitsubishi Materials Corp | 薄膜トランジスター |
| JP2009076889A (ja) * | 2007-08-24 | 2009-04-09 | Hitachi Metals Ltd | Ｃｕ系配線膜の成膜方法 |
| JP2009170769A (ja) * | 2008-01-18 | 2009-07-30 | Mitsubishi Materials Corp | 薄膜トランジスター |
| JP2009215613A (ja) * | 2008-03-11 | 2009-09-24 | Mitsubishi Materials Corp | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するＣａ含有銅合金ターゲット |
| JPWO2008018490A1 (ja) * | 2006-08-10 | 2010-01-07 | 株式会社アルバック | 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 |
| WO2010143355A1 (ja) * | 2009-06-12 | 2010-12-16 | 三菱マテリアル株式会社 | 配線層構造及びその製造方法 |
| EP2426720A1 (en) * | 2010-09-03 | 2012-03-07 | Applied Materials, Inc. | Staggered thin film transistor and method of forming the same |
| JP2012077321A (ja) * | 2010-09-30 | 2012-04-19 | Sumitomo Heavy Ind Ltd | 成膜基板の製造方法、成膜基板、および成膜装置 |
| JP5145225B2 (ja) * | 2006-07-14 | 2013-02-13 | 株式会社アルバック | 半導体装置の製造方法 |
| JP5424876B2 (ja) * | 2007-06-05 | 2014-02-26 | 株式会社アルバック | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 |
| KR101380876B1 (ko) * | 2008-01-22 | 2014-04-10 | 삼성디스플레이 주식회사 | 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치 |
| WO2024004401A1 (ja) * | 2022-07-01 | 2024-01-04 | 日東電工株式会社 | 導電性フィルムおよび導電性フィルムの製造方法 |
-
1993
- 1993-05-20 JP JP14159393A patent/JPH06333925A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6899918B2 (en) | 2002-01-17 | 2005-05-31 | Sanyo Electric Co., Ltd. | Method for manufacturing electrode for lithium secondary battery |
| JP5145225B2 (ja) * | 2006-07-14 | 2013-02-13 | 株式会社アルバック | 半導体装置の製造方法 |
| JP5247448B2 (ja) * | 2006-08-10 | 2013-07-24 | 株式会社アルバック | 導電膜形成方法、薄膜トランジスタの製造方法 |
| JPWO2008018490A1 (ja) * | 2006-08-10 | 2010-01-07 | 株式会社アルバック | 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 |
| JP5017282B2 (ja) * | 2006-12-28 | 2012-09-05 | 株式会社アルバック | 配線膜の形成方法 |
| US8218122B2 (en) | 2006-12-28 | 2012-07-10 | Ulvac, Inc. | Method for forming wiring film, transistor and electronic device |
| KR101132582B1 (ko) * | 2006-12-28 | 2012-04-06 | 가부시키가이샤 알박 | 배선막의 형성 방법 |
| KR101135418B1 (ko) * | 2006-12-28 | 2012-04-17 | 가부시키가이샤 알박 | 배선막의 형성 방법, 트랜지스터, 및 전자 장치 |
| WO2008081805A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JPWO2008081806A1 (ja) * | 2006-12-28 | 2010-04-30 | 株式会社アルバック | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JPWO2008081805A1 (ja) * | 2006-12-28 | 2010-04-30 | 株式会社アルバック | 配線膜の形成方法、トランジスタ、及び電子装置 |
| WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JP2008270235A (ja) * | 2007-04-16 | 2008-11-06 | Ulvac Japan Ltd | エッチング液及びトランジスタ製造方法 |
| JP5424876B2 (ja) * | 2007-06-05 | 2014-02-26 | 株式会社アルバック | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 |
| JP2009038284A (ja) * | 2007-08-03 | 2009-02-19 | Mitsubishi Materials Corp | 薄膜トランジスター |
| JP2009043797A (ja) * | 2007-08-07 | 2009-02-26 | Mitsubishi Materials Corp | 薄膜トランジスター |
| JP2009076889A (ja) * | 2007-08-24 | 2009-04-09 | Hitachi Metals Ltd | Ｃｕ系配線膜の成膜方法 |
| JP2009170769A (ja) * | 2008-01-18 | 2009-07-30 | Mitsubishi Materials Corp | 薄膜トランジスター |
| KR101380876B1 (ko) * | 2008-01-22 | 2014-04-10 | 삼성디스플레이 주식회사 | 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치 |
| JP2009215613A (ja) * | 2008-03-11 | 2009-09-24 | Mitsubishi Materials Corp | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するＣａ含有銅合金ターゲット |
| JP2010287791A (ja) * | 2009-06-12 | 2010-12-24 | Mitsubishi Materials Corp | 配線層構造及びその製造方法 |
| WO2010143355A1 (ja) * | 2009-06-12 | 2010-12-16 | 三菱マテリアル株式会社 | 配線層構造及びその製造方法 |
| US8624397B2 (en) | 2009-06-12 | 2014-01-07 | Mitsubishi Materials Corporation | Electrode layer structure for a thin-film transistor and process for manufacture thereof |
| WO2012028432A1 (en) * | 2010-09-03 | 2012-03-08 | Applied Materials, Inc. | Staggered thin film transistor and method of forming the same |
| EP2426720A1 (en) * | 2010-09-03 | 2012-03-07 | Applied Materials, Inc. | Staggered thin film transistor and method of forming the same |
| CN103140929A (zh) * | 2010-09-03 | 2013-06-05 | 应用材料公司 | 错列薄膜晶体管及形成错列薄膜晶体管的方法 |
| JP2012077321A (ja) * | 2010-09-30 | 2012-04-19 | Sumitomo Heavy Ind Ltd | 成膜基板の製造方法、成膜基板、および成膜装置 |
| WO2024004401A1 (ja) * | 2022-07-01 | 2024-01-04 | 日東電工株式会社 | 導電性フィルムおよび導電性フィルムの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06333925A (ja) | 半導体集積回路及びその製造方法 | |
| JPS62133738A (ja) | 集積回路 | |
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| US4372809A (en) | Method for manufacturing solderable, temperable, thin film tracks which do not contain precious metal | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| GB2373923A (en) | MIM capacitor for microwave ICs | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| US20050041405A1 (en) | Stacked via structure that includes a skip via | |
| JPH04369861A (ja) | 化合物半導体集積回路用容量素子の製造方法 | |
| JPH1012614A (ja) | 半導体装置用配線およびその製造方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPS616882A (ja) | 超電導集積回路の端子電極とその製造方法 | |
| US10978414B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JPH05275551A (ja) | 多層配線構造 | |
| JPS61161740A (ja) | 多層金属化集積回路およびその製造方法 | |
| JPH04242960A (ja) | 集積回路用配線 | |
| JPS63155743A (ja) | 半導体装置 | |
| JP2001250829A (ja) | 金属配線製造方法 | |
| JPH04320049A (ja) | 多層配線構造体およびその製造方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH06318594A (ja) | 半導体集積回路の配線構造体及びその製造方法 | |
| JPH06163544A (ja) | 半導体集積回路配線構造体及び製造方法 | |
| JPS62133735A (ja) | 半導体装置の製造方法 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JP2000208442A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020813 |