JPH06163544A - 半導体集積回路配線構造体及び製造方法 - Google Patents

半導体集積回路配線構造体及び製造方法

Info

Publication number
JPH06163544A
JPH06163544A JP31063392A JP31063392A JPH06163544A JP H06163544 A JPH06163544 A JP H06163544A JP 31063392 A JP31063392 A JP 31063392A JP 31063392 A JP31063392 A JP 31063392A JP H06163544 A JPH06163544 A JP H06163544A
Authority
JP
Japan
Prior art keywords
wiring
film
semiconductor integrated
integrated circuit
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31063392A
Other languages
English (en)
Inventor
Hideaki Ono
秀昭 小野
Tadashi Nakano
正 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP31063392A priority Critical patent/JPH06163544A/ja
Publication of JPH06163544A publication Critical patent/JPH06163544A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】微細な半導体集積回路の配線構造においてAl
配線に比べて比抵抗が低くエレクトロマイグレーション
に優れた半導体の配線構造を実現する。 【構成】Si基板1の表面に5000ÅのBPSGの絶
縁膜2を設け、その表面にCu膜の下地としてバリアメ
タル層3を2mTorrのAr雰囲気中でRFマグネト
ロンスパッタリングによって成膜速度10Å/sで60
0Å成長させる。次に、その表面にCu層4をRFマグ
ネトロンスパッタリングによって2mTorrのAr雰
囲気中で成膜速度60000Å/minで1μm成長さ
せる。次いで、これをパターニングしてCu配線5を形
成する。さらに、無電解メッキ法によってCu配線5及
びバリアメタル層3の周囲に選択的に厚さ500ÅのA
u被覆6を形成してCu配線5を被覆する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、Cu配線を有する半導
体集積回路(LSI)に関するものである。
【0002】
【従来の技術】現在、半導体集積回路の配線材料として
はAlあるいはAlとSiもしくはCuなどの合金が使
用されている。このような配線においては、Alを主材
料として用いているため、許容電流密度は(2〜3)×
105 A/cm2 以下に制限されていた。その理由は、
これを越える電流を流した場合にはエレクトロマイグレ
ーションによって配線が断線してしまうためである。よ
り多くの電流を流すために、配線の材料としてAl中に
2〜5%のCuを含む合金を用いることがある。このよ
うな合金では、許容電流密度は改善されるものの、配線
の比抵抗が増加し、発熱に伴う信頼性低下の問題が生じ
る。従って、Al配線にかわって、比抵抗の低い配線材
料として実質的にCuを用いることが提案されている。
ところが、Cuは表面が化学的に活性で、Cu配線構造
の酸化による比抵抗の上昇が問題となっている。
【0003】そこで、例えば、特開平1−202841
号公報などにおいてスパッタリング法によってCu配線
の周囲を金属膜で被覆し、Cu配線の酸化を防止するこ
とが試みられているが、これらの被覆膜は選択的にCu
配線の周囲に成膜することはできず、成膜後に他の部分
の皮膜を除去するなど製造工程を多くしなければならな
い。また、被覆膜のピンホール等の欠陥や膜厚不均一性
のために、十分な酸化防止効果があげられていないのが
現状である。
【0004】
【発明が解決しようとする課題】したがって、Cu配線
の酸化を効果的に防止できる緻密で均一な被覆膜を有す
る半導体集積回路の配線構造及びその製造方法の開発が
急務である。
【0005】
【課題を解決するための手段】本発明は、前記問題点を
解決するためになされたものであって、Al配線にかわ
って、配線材料として実質的にCuを用い耐酸化性無電
解メッキ金属膜を外面に有するCu配線を備えたことを
特徴とする半導体集積回路配線構造体である。このよう
な配線構造体は、配線材料としてCuを用い、このCu
配線の周囲に無電解メッキ法によって選択的にCu配線
の周囲だけ均一で緻密な金属膜を被覆することによって
製造することができるものである。
【0006】
【作用】本発明によれば、Cuを配線材料として用いる
のでエレクトロマイグレーションの問題がなくなり、無
電解メッキ法によって、金属膜を用いてCu配線を被覆
するために、Cu配線の酸化を効果的に抑制することが
可能となった。無電解メッキ法は材料表面の接触作用に
よる還元を利用したあるいは、材料金属とメッキ液中の
金属イオンとの間のイオン化傾向の差による置換折出を
応用した化学メッキ法である。印刷回路の銅、金メッキ
等の薄膜製造にも応用されている。無電解メッキ法によ
って作製される金属膜は、パターニングされたCu配線
の表面に選択的に堆積することが可能であり、その後の
配線構造作製工程を大幅に減少することができる。ま
た、スパッタリング膜に比べてピンホールなどの欠陥の
発生が少ないので、Cu配線の耐酸化効率が飛躍的に向
上する。さらにCVD膜に比べて膜表面の平坦性に優れ
るので、その上に成膜する各種薄膜との密着性向上が期
待できる。
【0007】金属膜としては特に限定されないが、効果
的に利用可能なものとしてはAu、Pt及びNiがあげ
られる。Cu配線の周囲を被覆するこれらの緻密で均一
な無電解メッキ膜は高温においても安定で優れた耐食性
を有しており、Cuの酸化を防止する効果が大きい。
【0008】
【実施例】図1は、本発明によるCu配線構造の製造工
程を示す断面図である。図1(a)のように、Si基板
1の表面に5000ÅのBPSGの絶縁膜2を設け、そ
の表面にCu膜の下地としてバリアメタル層3を2mT
orrのAr雰囲気中でRFマグネトロンスパッタリン
グによって成膜速度10Å/sで600Å成長させる。
このバリアメタル層3には、密着性に優れたCrを用い
た。次に、その表面にCu層4をRFマグネトロンスパ
ッタリングによって2mTorrのAr雰囲気中で成膜
速度60000Å/minで1μm成長させる。次い
で、図1(b)に示すように、これをパターニングして
Cu配線5を形成する。さらに、図1(c)に示すよう
に、無電解メッキ法によってCu配線5及びバリアメタ
ル層3の周囲に選択的に厚さ500ÅのAu被覆6を形
成してCu配線5を被覆する。このときの被覆された配
線の断面形状を走査型電子顕微鏡を用いて観察し、Cu
配線5及びバリアメタル層3の表面に選択的に均一なA
u層が成長していることを確認した。さらに多層配線構
造を作製する場合には、Au被覆6上にSiO2 等の絶
縁膜を設けて、その上にバリアメタル3、Cu配線5、
Au被覆6から成る配線構造を同様に作製すればよい。
【0009】表1は、上記と同様に作製した各種の被覆
材料を被覆膜として用いたCu配線構造を空気中で40
0℃×30minの酸化処理した後のシート抵抗の上昇
率(%)を示したものである。この場合、上昇率が小さ
い方が耐酸化性に優れている。表1に示すように、被覆
処理を行っていないCu配線では熱処理後の比抵抗の上
昇が認められるが、これはCuが酸化されたためである
と考えられる。これに比べて無電解メッキ膜を被覆した
場合には、比抵抗の上昇はほとんど観察されず優れた酸
化防止効果を示していることが分かる。
【0010】
【表1】
【0011】
【発明の効果】このように、微細な半導体集積回路の配
線構造において無電解メッキ膜でCu配線を取り囲んだ
構造を作製することによって、Cu配線は酸化されるこ
とがなく、Al配線に比べて比抵抗が低くエレクトロマ
イグレーションに優れた半導体の配線構造を実現するこ
とができた。従って、Cu配線の半導体集積回路の配線
としての利用が可能となり、本技術の工業的価値は非常
に大きい。
【図面の簡単な説明】
【図1】Cu配線構造の製造工程を示す断面図である。
【符号の説明】
1 Si基板 2 絶縁膜 3 バリアメタル層 4 Cu層 5 Cu配線 6 Au被覆

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 耐酸化性無電解メッキ金属膜を外面に有
    するCu配線を備えたことを特徴とする半導体集積回路
    配線構造体。
  2. 【請求項2】 配線材料としてCuを用い、該Cu配線
    の周囲に無電解メッキ法によって金属膜を選択的に被覆
    することを特徴とする半導体集積回路配線構造体の製造
    方法。
JP31063392A 1992-11-19 1992-11-19 半導体集積回路配線構造体及び製造方法 Withdrawn JPH06163544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31063392A JPH06163544A (ja) 1992-11-19 1992-11-19 半導体集積回路配線構造体及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31063392A JPH06163544A (ja) 1992-11-19 1992-11-19 半導体集積回路配線構造体及び製造方法

Publications (1)

Publication Number Publication Date
JPH06163544A true JPH06163544A (ja) 1994-06-10

Family

ID=18007607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31063392A Withdrawn JPH06163544A (ja) 1992-11-19 1992-11-19 半導体集積回路配線構造体及び製造方法

Country Status (1)

Country Link
JP (1) JPH06163544A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123979A (ja) * 2007-11-16 2009-06-04 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2009535837A (ja) * 2006-05-02 2009-10-01 コリア リサーチ インスティテュート オブ スタンダーズ アンド サイエンス ナノギャップ電極の製造方法及びこれを用いて製造されたナノギャップ素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009535837A (ja) * 2006-05-02 2009-10-01 コリア リサーチ インスティテュート オブ スタンダーズ アンド サイエンス ナノギャップ電極の製造方法及びこれを用いて製造されたナノギャップ素子
JP2009123979A (ja) * 2007-11-16 2009-06-04 Renesas Technology Corp 半導体集積回路装置の製造方法

Similar Documents

Publication Publication Date Title
US5766379A (en) Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
JP3519632B2 (ja) 半導体装置の製造方法
JPH0752733B2 (ja) 配線構造体の形成方法
US4434544A (en) Multilayer circuit and process for manufacturing the same
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
JP3325720B2 (ja) 半導体装置とその製造方法
JP2789332B2 (ja) 金属配線の構造及びその形成方法
JPS6043858A (ja) 半導体装置の製造方法
US5290733A (en) Method of manufacturing semiconductor devices including depositing aluminum on aluminum leads
JP2536377B2 (ja) 半導体装置およびその製造方法
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
JPH03179793A (ja) セラミックス基板の表面構造およびその製造方法
JPH06310509A (ja) 半導体集積回路の配線構造
JP4005295B2 (ja) 半導体装置の製造方法
JPH06163544A (ja) 半導体集積回路配線構造体及び製造方法
US6255734B1 (en) Passivated copper line semiconductor device structure
TW512185B (en) Method of electroless plating metal lines on nitride barrier
JP3249196B2 (ja) 半導体装置の製造方法
JPH07176531A (ja) 配線構造、及び配線構造の形成方法
JPH11312655A (ja) Cu合金膜の形成方法および半導体装置の製造方法
JPH0582656A (ja) 半導体装置およびその製造方法
JPH04326521A (ja) 半導体集積回路装置およびその製造方法
JPH0467635A (ja) 配線の形成方法
JPH08111474A (ja) 配線層の形成方法
JP2003068735A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000201