JP3249196B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3249196B2
JP3249196B2 JP26186492A JP26186492A JP3249196B2 JP 3249196 B2 JP3249196 B2 JP 3249196B2 JP 26186492 A JP26186492 A JP 26186492A JP 26186492 A JP26186492 A JP 26186492A JP 3249196 B2 JP3249196 B2 JP 3249196B2
Authority
JP
Japan
Prior art keywords
film
aluminum
wiring
metal
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26186492A
Other languages
English (en)
Other versions
JPH06112202A (ja
Inventor
美恵 松尾
恭一 須黒
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26186492A priority Critical patent/JP3249196B2/ja
Publication of JPH06112202A publication Critical patent/JPH06112202A/ja
Application granted granted Critical
Publication of JP3249196B2 publication Critical patent/JP3249196B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
[発明の目的]
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より具体的には金属配線の形成方法に関する。
【0002】
【従来の技術】半導体装置の高集積化はますます進む一
方であり、構成素子の微細化及び多層化が急速に進めら
れ、超LSIの製造も実用化されてきている。この様な
超LSIに用いられる配線の材料としては、加工が容易
で配線抵抗が比較的低いことから、アルミニウムを主成
分とするアルミニウム合金が広く用いられてきた。しか
しながら、配線幅及び配線膜厚の縮小化、及び多層配線
化に伴い、配線の信頼性の低下が問題となっている。
【0003】配線の信頼性低下の原因としてエレクトロ
マイグレーションやストレスマイグレーションがある。
エレクトロマイグレーションとストレスマイグレーショ
ンは、アルミニウム原子を動かす力がそれぞれ電子の流
れと機械的ストレスであり、アルミニウム原子が移動す
ることによって配線にボイドが発生し、断線に至る現象
である。ボイドの発生には結晶構造が密接に関係してお
り、原子の移動には結晶粒界がその経路として大きな役
割を果している。配線に用いられるアルミニウムを主成
分とするアルミニウム合金は多結晶構造、すなわち異な
った方位をもつ単結晶粒の集合体であり、粒界が多く存
在する。また、格子欠陥や原子空孔の数も多く、アルミ
ニウム原子の粒界拡散及び表面拡散の活性化エネルギー
も低い。配線の微細化と多層化に伴って、配線にかかる
電流密度と応力によるストレスは増大し、配線信頼性低
下が大きな問題となっている。また、信頼性低下の対策
としてアルミニウム以外の金属を添加して合金化し、結
晶粒界を強化することによって、配線の信頼性が飛躍的
に向上することが、これまでの研究で判明している。
(A.J.Learn:J.Electronic M
aterials.vol.3,1974,531;
T.Hosoda et.al.:27th Int.
Reliability Phys.Symp.,p.
202,1989)
【0004】従来、エレクトロマイグレーションやスト
レスマイグレーションを防ぐために上記アルミニウム以
外の金属を始めから添加したアルミニウム合金配線が使
用されているが、添加金属による配線抵抗の増加、配線
加工性の低下、加工後のコロージョンの発生等の問題が
ある。また、アルミニウムのマイグレーションに対する
信頼性を向上させる方法として、大粒径化や高配向化が
提案されているが、堆積時に異種金属が混入している場
合、粒界に合金層が形成されるために結晶粒径の大きさ
がばらついたり、大粒径のものが得られないという問題
が生じる。
【0005】図3に従来のアルミニウム合金配線形成の
工程の第1の例を示す。まず、図3(a)のようにシリ
コン基板31の上に酸化シリコン膜などの絶縁膜32を
形成し、この上にアルミニウム−銅合金ターゲットを用
いてアルミニウム−銅合金膜33をスパッタリングによ
り形成する。次に、図3(b)のように、形成しようと
する配線パターンの上にのみレジストパターン34を形
成する。次に、図3(c)のようにこのレジストパター
ン34をマスクにしてアルミニウム−銅合金膜33をエ
ッチングし、アルミニウム−銅合金配線35を形成す
る。次に、図3(d)のようにレジストをアッシングし
てアルミニウム−銅合金配線パターン35を形成する。
しかし、このように形成された配線では、アルミニウム
と銅の局部電池効果によるコロージョン36の発生、銅
がマスクになることによって発生するエッチング残渣3
7の発生等の問題がある。
【0006】そこで、図4のような方法(特開昭54−
152984)が提案された。まず、図4(a)のよう
にシリコン基板41の上に酸化シリコン膜などの絶縁膜
42を形成し、続いてアルミニウム膜を形成すると共に
エッチングによって配線43に加工する。次に、図4
(b)のように上記アルミニウム以外の金属例えば銅の
膜44を配線に被覆形成する。次に、図4(c)のよう
に熱処理によって膜44からアルミニウム配線中に銅を
拡散させ、アルミニウム−銅合金45を形成する。次
に、余剰の銅46を発煙硝酸によって除去後、図4
(d)のように合金配線を形成する。
【0007】
【発明が解決しようとする課題】上述のように、アルミ
ニウム以外の金属を始めから添加したアルミニウム合金
膜をスパッタリング形成し、フォトリソグラフィ法によ
り形成したレジストパターンをマスクとしてエッチング
によってアルミニウム合金配線パターンを作る方法によ
ると、添加金属による配線抵抗の増加、配線加工性の低
下、加工後のコロージョンの発生等の問題が発生する。
【0008】また、アルミニウム膜をエッチングによっ
て配線に加工した後、上記アルミニウム以外の金属の膜
をそのままの配線の上に形成し、これを熱処理して上記
アルミニウム以外の金属とアルミニウムとを合金化する
方法によると、配線幅や形状が異なる場合、配線単位体
積当りに含まれる上記アルミニウム以外の金属の濃度が
異なり、配線の組成を制御できないという問題がある。
【0009】また、アルミニウム表面に生成する自然酸
化膜は、真空度10-5Torr台でさえ、瞬時に数オン
グストローム生成し、不動態膜として存在する。大気中
では30〜50オングストローム生成し、生成後、それ
以上殆ど成長すること無く安定に存在する。アルミニウ
ム膜の上にアルミナ膜が介在する状態でアルミニウム以
外の金属を形成し、熱処理しても、これが拡散バリアと
なり合金化を妨げ、所望の濃度の配線が得られないとい
う問題がある。従って本発明は、所望の組成の合金配線
を確実に得ることが可能な半導体装置の製造方法を提供
することを目的とする。 [発明の構成]
【0010】
【課題を解決するための手段】前述した問題を解決する
ため、本発明は、まず、半導体基板上に第1金属として
のアルミニウムを主成分とする第1膜を形成し、この膜
上にアルミニウム酸化膜を形成すること無く、第2金属
からなる第2膜或いは第2金属を含む炭素膜を形成す
る。この状態でアルミニウムと第2金属との間には相互
拡散が起こっている。次に、第1膜及び第2膜、或いは
炭素膜で構成される積層膜をレジストを使用してパター
ニングして金属配線パターンを形成する。次に、少なく
とも酸素を含んだ雰囲気中でレジストを灰化し、除去す
る。次に、この半導体基板を還元雰囲気中で熱処理し、
少なくともアルミニウム上面にアルミニウムと第2金属
との合金を形成し配線パターンを完成するようにしてい
る。
【0011】なお、第1膜として、アルミニウム以外
に、CuやAgを主成分とする膜を形成してもよいし、
Al、Cu、Agから選ばれる金属を含む合金膜を形成
してもよい。
【0012】
【作用】アルミニウムを主成分とする第1金属の配線を
加工した後、第2金属の膜を配線の上面及び側面に形成
し、これを熱処理して上記アルミニウム以外の金属とア
ルミニウムを合金化する方法では、上記アルミニウム以
外の金属の濃度は配線の表面積に依存してしまう。
【0013】例えば、図5(a)に示したように、一定
の膜厚=tで、幅がaとb(a<b)の断面形状が長方
形のアルミニウム配線53が、シリコン基板51上に形
成された酸化シリコン等の絶縁膜52の同一基板上にあ
るとする。そして、この配線パターンの上に蒸着によっ
て銅膜54を厚さhだけ形成し、熱処理によってアルミ
ニウム配線に接触している銅を全て配線内に拡散させ、
アルミニウム−銅合金配線を形成したとする。幅がaの
場合と幅がbの場合の、単位配線長さ当りの銅の濃度を
それぞれ、Da、Dbとすると、 Da={ah+2h(t+h)}/at、Db={bh+2h(t+h)}/bt
【0014】となる。ここでa<bであるから、Da>
Dbとなる。すなわち、配線の幅の違いによって同一基
板内の配線の濃度が異なり、同一基板上に配線幅が異な
る配線がある場合に、配線幅の大きさによってマイグレ
ーション寿命がばらつく原因となる。そのため、配線の
信頼性を向上させることはできない。そこで、図5
(b)に示すように、アルミニウム配線の上面のみから
金属を拡散させた場合、配線中の銅の濃度は、 Da=Db=h/t となる。したがって、配線の幅にかかわらず、配線中の
銅濃度は一定となる。これは配線幅の違いに限らず、配
線の形状の違いについてもいえることである。
【0015】本発明は、この点に着目してなされたもの
で、配線の上面に異種金属との合金層を形成し、熱処理
により異種金属を配線中に拡散させる。これにより、配
線の組成を正確に制御することができ、信頼性の高い配
線を形成することができる。熱処理の雰囲気はHまたC
Oを含む還元雰囲気とすることにより、異種金属の濃度
の制御性を向上させることができる。
【0016】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。図1は、本発明の第1実施例に係
る製造方法を工程順に示す断面図である。
【0017】この実施例では、まず、図1(a)に示す
ように面方位(100)、比抵抗1.0000〜2.0
000Ωcmのn型シリコン基板11に対して水素燃焼
酸化を行い、膜厚1μmの酸化シリコン膜12を形成す
る。そして、アルミニウムターゲットを用いてスパッタ
リングにより膜厚0.4μmのアルミニウム膜13を形
成する。
【0018】この上に、図1(b)に示すように、真空
を破らずに連続的に銅膜を5オングストロームスパッタ
リングによって形成し、そのまま真空中で200℃、3
0secの熱処理を行い、表面層にアルミニウム−50
%銅合金層14を形成する。ここで銅を形成する工程と
しては、到達真空度10-9Torr台のチャンバー内に
アルゴンガスを40sccm導入し、基板にDCバイア
ス−150Vをかけ、RFプラズマを発生させ、アルミ
ニウム膜表面をアルゴンガス中で逆スパッタしてアルミ
ニウムの表面酸化膜を除去した後、真空を破らずに銅の
膜を形成してもよい。また、アルミニウムと銅の合金に
ついては、上述のように表層の銅を全て合金化してもよ
いし、アルミニウムと銅の界面のみに合金を形成しても
よい。
【0019】次に、合金層14上に炭素の膜15を0.
1μm形成して積層膜を形成する。そして、フォトレジ
スト法によりレジストパターン16を形成し、これをマ
スクとして炭素膜15のパターンを形成する。
【0020】その後、図1(c)に示すように、レジス
トと炭素膜パターンをマスクとして、アルミニウム膜1
3及びアルミニウム−50%銅合金層14をエッチング
して積層配線パターン(13及び14)を形成する。こ
こで、アルミニウム−銅合金層14のエッチングに関し
ては、BCl3 プラズマ或はArプラズマのイオンで、
公知の方法により物理的にエッチング(スパッタリン
グ)する。炭素膜15は、アルミニウム−銅合金層14
をスパッタリングする際、レジスト16では得られない
スパッタリング耐性を得るために使用する。アルミニウ
ム膜13のエッチングに関しては、塩素系のガスで、化
学的に、例えば、Alの塩化物を形成して蒸発させる公
知の方法により行う。
【0021】次に、図1(d)に示すようにレジストを
酸素と弗素のプラズマダウンフローにより、レジストの
みを灰化する。これを、炭素の膜が付着したまま、昇降
温度が1分間に±1000℃の炉で、H2 10%−アル
ゴン90%の還元雰囲気中で500℃、30secの熱
処理を行い、表面層の銅をアルミニウム中に拡散させ、
アルミニウム−0.5%銅合金配線17を形成する。最
後に、図1(e)に示すように、酸素プラズマ中で炭素
の膜15を灰化し、アルミニウム−銅合金配線17を完
成する。なおここで、炭素膜を付着させたまま熱処理を
行うことにより、大粒径のアルミニウム−銅合金配線を
形成することができる。
【0022】本実施例では、レジストマスクにより、炭
素、アルミニウム−銅合金、アルミニウムの積層膜を一
気にエッチングにより加工した後、酸素プラズマ中でレ
ジストと炭素を灰化した後、水素または一酸化炭素を含
む還元雰囲気中で熱処理することにより、銅を拡散させ
てもよい。ここでアルミニウムと銅の膜厚、熱処理温度
と時間をコントロールすることにより、アルミニウム中
の銅濃度を適宜変化させることが可能である。また、余
剰の銅がアルミニウムの表面に残存した場合は、硝酸溶
液中で処理することにより、銅を除去することができ
る。図2は、本発明の第2実施例に係る製造方法を工程
順に示す断面図である。
【0023】この実施例では、まず、図2(a)に示す
ように、図1(a)と同様の方法で、基板21上に酸化
シリコン膜22を形成し、アルミニウムターゲットを用
いてスパッタリングにより膜厚0.4μmのアルミニウ
ム膜23を形成する。この上に、図2(b)に示すよう
に、真空を破らずに連続的に炭素−50%銅膜を10オ
ングストロームスパッタリングによって形成し、そのま
ま真空中で200℃、30secの熱処理を行い、表面
層にアルミニウム−50%銅合金層24及び炭素−銅合
金層25を形成する。
【0024】次に、フォトレジスト法によりレジストパ
ターン26を形成し、図2(c)に示すように、炭素−
銅合金層25、アルミニウム−銅合金層24、アルミニ
ウム膜23の積層膜をエッチングにより配線パターンに
加工する。ここで、炭素−銅合金層25、アルミニウム
−銅合金層24のエッチングに関しては、BCl3 プラ
ズマ或はArプラズマのイオンで、物理的にエッチング
する。アルミニウム膜23のエッチングに関しては塩素
系のガスで、化学的に、例えば、Alの塩化物を形成し
て蒸発させる公知の方法により行う。
【0025】次に、図2(d)に示すように、酸素プラ
ズマ中でレジスト26及び炭素−銅合金層25中の炭素
を灰化し、アルミニウム−銅合金層24の上に酸化銅膜
27を形成する。最後に、図2(e)に示すように、H
2 10%−アルゴン90%の還元雰囲気中で450℃、
30minの熱処理を行い、表面層の銅をアルミニウム
中に拡散させ、アルミニウム−0.5%銅合金配線28
を形成する。
【0026】図6は、図4図示の従来の製造方法によっ
て形成されたアルミニウム配線中の銅の濃度と、図1及
び図2図示の本発明の第1及び第2実施例に係る製造方
法によって形成されたアルミニウム配線中の銅の濃度と
を配線幅に対してプロットしたものである。図中、従来
の方法による配線についてはラインAで、本発明の第2
実施例に係る方法による配線についてはラインBで示し
てある。従来例では配線幅の違いによって銅濃度が変化
し、しかもばらつきが大きいのに対し、本発明の実施例
では配線幅によらず銅の濃度が一定でばらつきも小さい
ことが判る。
【0027】例えば、本発明の第1実施例で、0.4μ
mのアルミニウム膜上に銅を0.01μm堆積して、銅
を拡散させた場合、アルミニウムに対する銅の濃度が
0.5wt%のアルミニウム−銅合金が生成した。この
条件で形成した、長さ10mで、幅がそれぞれ0.5μ
m、0.3μm、0.2μmの各アルミニウム配線に対
し、200℃における放置試験を、それぞれ100本の
配線を使用して行った結果、3000時間の後も不良は
発生しなかった。なお、前記両実施例では、n型シリコ
ン基板を用いているが、比抵抗4,5000〜6,00
0Ωcmのp型シリコン基板を用いてもよい。
【0028】また、前記両実施例では、配線の第1金属
としてAlを使用しているが、これに代え、Cu、Ag
を使用することができる。同様に、Al−Si合金等他
の合金も使用することができる。また、配線の下にチタ
ンや窒化チタンなどのバリアメタルを敷いてもよい。ま
た、前記両実施例では、配線の第2金属としてCuを使
用しているが、これに代え、Ni、Pd、Ptを用いて
も同様の結果が得られた。また、前記両実施例では金属
膜の形成方法にスパッタリング法を用いたが、蒸着法、
CVD法、メッキ法等を使用してもよい。また、熱処理
温度、雰囲気、時間あるいはカーボン膜中の銅濃度、膜
厚は適宜変更することができる。
【0029】更にまた、第1膜、第2幕、これらの合金
層をエッチングするのに際し、レジストパターンをマス
クとしたが、このレジストパターンが後退し、消滅して
も、その下の炭素膜或いは第2金属を含む炭素膜をエッ
チングマスクとして用いることができる。また、レジス
ト除去後、上記炭素膜或いは第2金属を炭素膜をエッチ
ングマスクとして用いてもよい。その他、本発明は、そ
の要旨を逸脱することなく種々の態様で変更実施可能で
ある。
【0030】
【発明の効果】以上説明したように、本発明によれば、
配線の幅、形状にかかわらず、同一基板内の配線中の組
成を正確に制御することができ、信頼性の高い金属配線
を形成することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例の製造方法を工程(a)乃
至(e)の順に示す断面図。
【図2】本発明の第2実施例の製造方法を工程(a)乃
至(e)の順に示す断面図。
【図3】従来の金属配線の形成方法を工程(a)乃至
(d)の順に示す断面図。
【図4】従来の他の金属配線の形成方法を工程(a)乃
至(d)の順に示す断面図。
【図5】従来の技術(a)と本発明(b)との作用の相
違を説明する図。
【図6】図4図示の従来の方法及び図1及び図2図示の
本発明に係る第1及び第2実施例の方法によって形成さ
れたアルミニウム配線中の銅の濃度を配線幅に対してプ
ロットした図。
【符号の説明】
11…シリコン基板、12…酸化シリコン膜、13…ア
ルミニウム膜、14…アルミニウム−銅合金層、15…
炭素膜、16…レジスト、17…アルミニウム−銅合金
配線パターン、21…シリコン基板、22…酸化シリコ
ン膜、23…アルミニウム膜、24…アルミニウム−銅
合金層、25…炭素−銅合金層、26…レジスト、27
…酸化銅膜、28…アルミニウム−銅合金配線パター
ン。
フロントページの続き (56)参考文献 特開 平3−18029(JP,A) 特開 昭58−212136(JP,A) 特開 昭60−117723(JP,A) 特開 平4−192332(JP,A) 特開 昭57−45925(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に、Al、Cu、及びAg
    からなる群から選択された第1金属を主成分とする第1
    膜を形成する工程と、 前記第1膜上に、Cu、Ni、Pd、及びPtからなる
    群から選択され且つ前記第1金属とは異なる第2金属か
    らなる第2膜を、前記第1膜の形成に続いて真空を破ら
    ずに連続的に形成するか、或いは前記第1膜上の酸化膜
    を除去した後に真空を破らずに形成する工程と、 熱処理により、前記第1及び第2膜の前記第1及び第2
    金属を反応させ、前記第1膜上に前記第1及び第2金属
    の合金層を形成する工程と、 前記第2膜上に炭素膜を形成する工程と、 前記炭素膜上にレジストパターンを形成する工程と、 前記レジストパターンをマスクとして前記炭素膜をエッ
    チングすると共に、前記炭素膜または前記レジストパタ
    ーンをマスクとして前記第1膜、合金層及び第2膜をエ
    ッチングし、配線パターンを形成する工程と、 酸素を含む雰囲気中で前記レジスト及び前記炭素膜を除
    去する工程と、 熱処理により前記合金層中の第2金属を前記第1膜中に
    拡散させる工程と、 を具備する半導体装置の製造方法。
  2. 【請求項2】 半導体基板上に、Al、Cu、及びAg
    からなる群から選択された第1金属主成分とする第1
    膜を形成する工程と、 前記第1膜上に、Cu、Ni、Pd、及びPtからなる
    群から選択され且つ前記第1金属とは異なる第2金属を
    含む炭素膜を形成する工程と、 熱処理により、前記第1膜及び前記炭素膜の前記第1及
    び第2金属を反応させ、前記第1膜上に前記第1及び第
    2金属の合金層を形成する工程と、 前記炭素膜上にレジストパターンを形成する工程と、 前記レジストパターンをマスクとして前記炭素膜をエッ
    チングすると共に、前記炭素膜または前記レジストパタ
    ーンをマスクとして前記合金層及び第1膜をエッチング
    し、配線パターンを形成する工程と、 酸素を含む雰囲気中で前記レジスト及び前記炭素膜を除
    去する工程と、 熱処理により前記合金層中の第2金属を前記第1膜中に
    拡散させる工程と、 を具備する半導体装置の製造方法。
JP26186492A 1992-09-30 1992-09-30 半導体装置の製造方法 Expired - Fee Related JP3249196B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26186492A JP3249196B2 (ja) 1992-09-30 1992-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26186492A JP3249196B2 (ja) 1992-09-30 1992-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06112202A JPH06112202A (ja) 1994-04-22
JP3249196B2 true JP3249196B2 (ja) 2002-01-21

Family

ID=17367820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26186492A Expired - Fee Related JP3249196B2 (ja) 1992-09-30 1992-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3249196B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302599A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 半導体装置およびその製造方法
KR102462381B1 (ko) * 2017-12-19 2022-11-01 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JPH06112202A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
EP0395560B1 (en) Multilayered intermetallic connection for semiconductor devices
JP2839579B2 (ja) 半導体装置及びその製造方法
JP2811131B2 (ja) 半導体装置の配線接続構造およびその製造方法
US5763953A (en) Semiconductor device and method of manufacturing the same
US6057223A (en) Passivated copper conductive layers for microelectronic applications
US5278448A (en) Semiconductor device and method of fabricating the same
US5943601A (en) Process for fabricating a metallization structure
US20070032075A1 (en) Deposition method for wiring thin film
JP3249196B2 (ja) 半導体装置の製造方法
KR0123185B1 (ko) 알루미늄배선 및 그 형성방법
JP2819929B2 (ja) 半導体装置およびその製造方法
JP3191344B2 (ja) 銅膜のエッチング方法
JP3190094B2 (ja) 半導体装置の製造方法
US4992152A (en) Reducing hillocking in aluminum layers formed on substrates
JP3040177B2 (ja) 半導体素子の配線形成方法
JP3510943B2 (ja) 半導体装置の製造方法
EP0875923A2 (en) Multilayer metallization structure comprising a group IVA metal
JP3283316B2 (ja) 微細金属配線構造
JP3008522B2 (ja) ドライエッチング方法
JP3412832B2 (ja) 金属配線の形成方法
JP3022716B2 (ja) 半導体装置の製造方法
JPH06163544A (ja) 半導体集積回路配線構造体及び製造方法
JP2000100815A (ja) アルミニウム配線を有する半導体装置及びその製造方法
JP2904518B2 (ja) 半導体装置の製造方法
JP2500435B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees