JP2904518B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2904518B2
JP2904518B2 JP30913389A JP30913389A JP2904518B2 JP 2904518 B2 JP2904518 B2 JP 2904518B2 JP 30913389 A JP30913389 A JP 30913389A JP 30913389 A JP30913389 A JP 30913389A JP 2904518 B2 JP2904518 B2 JP 2904518B2
Authority
JP
Japan
Prior art keywords
wiring
copper
resist pattern
substrate
asher
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30913389A
Other languages
English (en)
Other versions
JPH03171733A (ja
Inventor
靖 中崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30913389A priority Critical patent/JP2904518B2/ja
Publication of JPH03171733A publication Critical patent/JPH03171733A/ja
Application granted granted Critical
Publication of JP2904518B2 publication Critical patent/JP2904518B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に関し、特に酸化物
生成の自由エネルギー低下の小さい金属からなる配線上
のレジスト除去工程を改良した半導体装置の製造方法に
係わる。
(従来の技術) 近年、半導体装置の高集積化に伴って配線幅及び配線
膜厚の縮小化、更には多層化が進められている。配線材
料としては、2.75μΩcmの低い比抵抗を有し、かつ不動
体被膜で防蝕されたアルミニウムを主成分とするアルミ
ニウム合金が用いられている。しかしながら、アルミニ
ウム合金からなる配線ではその断面積の縮小化に対し、
信号電流の低減化がなされないため、電流密度が増加し
てエレクトロマイグレーションによる断線の問題があっ
た。また、多層配線化に伴い、配線は複雑な熱履歴を受
けるため、配線に加わる熱ストレスによるストレスマイ
グレーションでの断線も問題となっている。これらの問
題は、アルミニウムの融点が660℃と低いため、比較的
低温度でもアルミニウム原子の拡散、特に結晶粒界を経
路とする原子拡散が加速されることに起因する。このよ
うなことから、アルミニウムと同等以上の低い比抵抗を
有し、かつアルミニウムより400℃以上高融点である銅
による配線が検討され始めている。
ところで、配線は配線材料層上にフォトリソグラフィ
法によりレジストパターンを形成し、該レジストパター
ンをマスクとして前記配線材料層を反応性イオンエッチ
ング法(RIE法)で除去することにより形成される。配
線形成後のレジストパターンは、通常、バレル型アッシ
ャを用いて100%酸素プラズマ中にウェハを曝すことに
よりレジストパターンを灰化、つまりCO2とH2Oに分解す
る方法が採用されている。典型的な酸素プラズマの発生
は、バレル型アッシャ内の酸素圧力を130Pa、酸素流量
を500cm3/minでPF放電(出力500W)により行われる。こ
の圧力領域は、比較的高圧であるため、プラズマ中では
化学的に活性な酸素ラジカルの比率が高い。前記レジス
ト灰化機構は、レジストポリマーが酸化によってCO2とH
2Oに分解される反応である。この反応に主に寄与してい
るのは、前述した酸素ラジカルであり、レジスト除去速
度は酸素ラジカル濃度に比例する。従って、酸素プラズ
マ灰化によるレジスト除去方法では酸素ラジカル濃度が
高い方がその除去効率を向上できる。
一方、近年、、CF4とO2を用いたダンフロー型アッシ
ャ、つまり酸素プラズマ中にウェハを直接曝さらさない
方法も実用化されようとしている。この方法において
も、酸素イオン等のイオン衝撃の関与しない点が異なる
が、酸素ラジカル濃度が高い方がレジスト灰化効率を向
上できる。
上述したレジスト灰化方法における酸素ラジカル濃度
は、バレル型又はダンフロー型のいずのよるかで異なる
が、いずれも10%以上に達する。典型的には、70×103P
acm3/sec程度の酸素ラジカル流量となる。即ち、レジス
ト灰化効率向上のためには強い酸化性雰囲気を実現する
ために酸素ラジカル濃度を高める必要がある。
このような強い酸化性雰囲気に配線が曝された場合、
次のような現象が生じる。即ち、アルミニウム系合金か
らなる配線上のレジストパターンを除去する場合には、
アルミニウムの酸化物生成の自由エネルギー低下が例え
ば200℃でも−240kcal/mole(O2)を越えるほど大きい
ため、アルミニウム表面が酸化アルミニウムの不動態被
膜で覆われる。しかも、前記不動態被膜は非常に緻密で
熱的に安定な被膜である。従って、酸素プラズマ中でも
アルミニウムからなる配線は、その内部まで酸化が進行
しない。
しかしながら、アルミニウム合金のように表面に緻密
な不動態被膜を生成しない銅合金からなる配線の場合に
は、バレル型アッシャを用いたレジストパターンの除去
工程において酸素ラジカルによってレジストパターン下
の配線表面に酸化銅が生成される。この酸化銅は、酸化
物生成の自由エネルギー低下が例えば200℃でも−70kca
l/mole(O2)程度と小さく、熱的に不安定であり、しか
も多孔質の被膜である。かかる酸化銅被膜は、酸素の内
方拡散に対して拡散バリアとして機能しないため、酸素
ラジカルは酸化銅被膜を容易に拡散して下地の銅表面に
達し、酸化反応は配線内部に向かって進行をつづける。
例えば、70×103Pacm3/sec程度の酸素ラジカル流量とな
る従来法によるレジスト灰化条件では0.8μm厚さの銅
配線は全て酸化銅に変化する。こうした内部への酸化
は、配線形状を悪化するのみならず、層間絶縁膜やパッ
シベーション膜との密着性を低下させ、比抵抗が5桁以
上上昇するため目的とする性能を有する配線を実現でき
なくなる。
(発明が解決しようとする課題) 本発明は、上記従来の課題を解決するためになされた
もので、室温における酸化物生成自由エネルギーの絶対
値が90kacl/mole(O2)以下、つまり酸化雰囲気下で緻
密な不動態被膜が生成されない、例えば銅、銀、銅を主
成分とする合金及び銀を主成分とする合金から選ばれる
金属層をレジストパターンをマスクとしてパターニング
して配線を形成し、該レジストパターンを除去するに際
し、配線内部への酸化を抑制し得る半導体装置の製造方
法を提供しようとするものである。
[発明の構成] (課題を解決するための手段) 本発明に係わる半導体装置の製造方法は、半導体基板
上に銅、銀、銅を主成分とする合金及び銀を主成分とす
る合金から選ばれる材質の金属層を被覆し、該金属層を
レジストパターンをマスクとしてパターニングして配線
を形成する工程と、前記基板をレジストに対して酸化
剤、また前記金属の酸化物に対して還元剤として同時に
働く雰囲気に曝し、前記レジストパターンをCO2とH2Oに
分解して除去すると共に、レジストパターンの除去によ
り露出した金属からなる配線表面を還元する工程とを具
備したことを特徴とするものである。
上記酸化剤は、例えば弗素原子を含む水を用いること
が望ましい。かかる酸化剤は、例えば三弗化窒素(N
F3)、六弗化硫黄(SF6)、テトラフロロメタン(C
F4)、ヘキサンフロロメタン(C2F6)、オクタフロロメ
タン(C3F8)の単独、或いはこれらに酸素を添加した混
合ガス、又は三弗化硼素(BF3)、ジフロロキセノン(X
eF2)、弗素(F2)のいずれからなるガスを励起するこ
とにより生成した弗素原子と、H2Oガスにより形成され
る。
上記還元剤としては、例えば水素又は一酸化炭素等を
挙げることができる。
上記酸化剤と還元剤を同時に含む雰囲気は、H2/H2O
の分圧比又はCO/CO2の分圧比が10-20以上になるように
設定することが望ましい。
また、本発明に係わる別の半導体装置の製造方法は、
銅、銀、銅を主成分とする合金及び銀を主成分とする合
金から選ばれる材質の金属層を被覆し、該金属層をレジ
ストパターンをマスクとしてパターニングして配線を形
成する工程と、前記基板を弗素原子と水を含む雰囲気に
曝して前記レジストパターンをCO2とH2Oに分解して除去
する工程と、レジストパターン除去後の基板を水素原子
を含む雰囲気に曝す工程と、前記基板を弗素原子を含む
雰囲気に曝す工程とを具備したことを特徴とするもので
ある。
上記弗素原子と水を含む雰囲気は、例えば三化窒素
(NF3)、六弗化硫黄(SF6)、テトラフロロメタン(CF
4)、ヘキサフロロメタン(C2F6)、オクタフロロメタ
ン(C3F8)の単独、或いはこれらに酸素を添加した混合
ガス、又は三弗化硼素(BF3)、ジフロロキセノン(XeF
2)、弗素(F2)のいずれからなるガスを励起すること
により生成した弗素原子と、H2Oガスとからなる。
上記水素原子を含む雰囲気は、水素プラズマにより形
成することが望ましい。
(作用) 本発明に係る半導体装置の製造方法によれば、半導体
基板上に室温における酸化物生成自由エネルギーの絶対
値が90kcal/mole(O2)以下、例えば銅、銀、或はこれ
ら金属を含む合金からなる金属層を被覆し、レジストパ
ターンをマスクとしてパターニングして配線を形成した
後、酸化剤と還元剤とを同時に含む雰囲気に曝すことに
よって、前記レジストパターンをCO2とH2Oに分解して除
去できる。同時に、レジストパターンの除去により露出
した金属からなる配線表面を還元できるため熱的に不安
定でかつ多孔質の脆い酸化被膜の生成を抑制せきる。
また、酸化剤として弗素原子と水の混合ガスを用いれ
ば配線の脆弱化を招くことなく、レジストパターンのみ
を弗素原子により脆弱化できるため、配線の酸化速度を
変化させずにレジストの灰化速度を向上できる。
従って、酸化物生成自由エネルギーの低い金属からな
る配線の表面を常に還元しながらレジストパターンのみ
を高速酸化して除去できるため、酸化に伴う配線形状が
悪化したり、配線抵抗が上昇するのを防止できる。ま
た、多孔質又は針状結晶の酸化物被膜の生成を抑制でき
るため、層間絶縁膜やパッシベーション膜との密着性を
向上できる。その結果、エレクトロマイグレーション断
線不良寿命の長い高信頼性の配線を備えた半導体装置を
製造することができる。
また、本発明に係わる別の半導体装置の製造方法によ
れば半導体基板上に室温における酸化物生成自由エネル
ギーの絶対値が90kcal/mole(O2)以下の金属層を被覆
し、レジストパターンをマスクとしてパターニングして
配線を形成した後、弗素原子と水を含む雰囲気に曝すこ
とによって、配線の脆弱化を招くことなく、レジストパ
ターンのみを水素原子により脆弱化できるため、酸素プ
ラズマによる場合に比べて配線の酸化速度を変化させず
にレジストパターンをCO2とH2Oに分解して灰化する速度
(除去速度)を向上できる。つづいて、レジストパター
ン除去後の基板を水素原子を含む雰囲気に曝すことによ
って、前記灰化工程で配線表面に形成された酸化物被膜
を還元して配線の金属表面を露出させることができる。
次いで、弗素原子を含む雰囲気に曝すことによって前記
還元工程で露出した配線の金属表面に金属弗化物からな
る酸化防止被膜を形成できる。
従って、レジストパターンのみを脆弱化して除去で
き、酸化物生成自由エネルギーの低い金属からなる配線
の表面への酸化を抑制できるため、配線形状が悪化した
り、配線抵抗が上昇するのを防止できる。また、配線表
面に金属弗化物からなる酸化防止被膜を形成するため、
後工程での配線の酸化を防止できると共に、層間絶縁膜
やパッシベーション膜との密着性を向上できる。その結
果、エレクトロマイグレーション断線不良寿命の長い信
頼性の配線を備えた半導体装置を製造することができ
る。
(実施例) 以下、本発明の実施例を図面を参照して詳細に説明す
る。
実施例1 まず、半導体基板1上に例えばSiO2からなる層間絶縁
膜2を形成した後、該基板1をマグネトロンスパッタ装
置設置した。つづいて、スパッタリング装置のチャンバ
内を2.0×10-5Pa以下の真空に排気した後、前記チャン
バ内に窒素−アルゴン混合ガスを導入し、基板を主平面
内で回転させながらチタン(Ti)のターゲットを窒素ア
ルゴンプラズマによってスパッタリングして厚さ500Å
の窒化チタン層(TiN層)3を堆積した(第1図(A)
図示)。
次いで、前記チャンバ内にアルゴンガスを40cm3/min
の流量で導入し、チャンバ内の圧力を6.7×10-1Paに保
持した後、基板を主平面内で回転させながら純度99.999
9%のターゲットを印加電圧600V、電流5Aの条件でスパ
ッタリングして第1図(B)に示すように窒化チタン層
3上に厚さ4000Åの銅層4を堆積した。なお、銅層の厚
さは1000Å〜8000Åの範囲にすることが望ましい。
次いで、前記銅層4上にノボラック系レジスト(東京
応化社製商品名:OFPR−800)を塗布し、フォトリソグラ
フィ法によりレジストパターン5を形成した後、該レジ
ストパターン5をマスクとして銅層4及び窒化チタン層
3を反応性イオンエッチング法又はイオンスパッタ法に
より順次選択的に除去して第1図(C)に示すように窒
化チタンパターン3′、銅パターン4′からなる配線6
を形成した。なお、かかる工程で形成された配線6の窒
化チタンパターン3′、銅パターン4′はいずれもアモ
ルファス又は微結晶状態であり、これらパターンからな
る配線6の抵抗は50mΩ/□であった。
次いで、配線6上にレジストパターン5が残存した半
導体基板1を第1図(D)に示すダウンフロー型アッシ
ャ7内に設置した後、アッシャ7内を排気管8を通して
排気して1.3Pa以下に減圧した。つづいて、電極9a、9b
が配置された第1の導入管10に三弗化窒素(NF3)ガス
を40cm3/minの流量で流通させると共に前記電極9a、9b
間に13.56MHz、出力500Wの高周波を印加してマイクロ波
放電を行って弗素原子を生成し、該弗素原子をアッシャ
7内に供給した。同時にアッシャ7内に第2の導入管11
を通してアルゴンガスで純水をバブリングしたH2Oを含
むガスを10cm3/minの流量、第3の導入管12を通して水
素ガスを10cm3/minの流量でそれぞれ供給してアッシャ
7内の圧力を130Paとした。こうした操作を約2分間行
うことによって同図(D)に示すように配線6上のレジ
ストパターンをアッシング、除去した。レジストパター
ンアッシング後の配線6の抵抗は、アッシング前の50m
Ω/□を保持し、かつ配線6表面には銅が露出してい
た。
なお、上記実施例1において第3の導入管12を通して
水素をアッシャ7内に供給したが、励起して活性化した
状態の水素原子をアッシャ7内に導入してもよい。水素
原子を生成するための励起は、マイクロ波放電により行
う。マイクロ波放電は、アッシャ7の側壁に配置した電
極13a、13bで行う、いわゆるバレル型でもよいし、第3
の導入管12に配置した電極14a、14bで行ってもよい。
実施例2 実施例1と同様な方法により基板の層間絶縁膜上に窒
化チタンパターン及び銅パターンからなる配線を形成し
た後、前述した第1図(D)図示のダウンフロー型アッ
シャ7内に設置した後、アッシャ7内を排気管8を通し
て排気して1.3Pa以下に減圧した。つづいて、電極9a、9
bが配置された第1の導入管10に三弗化窒素(NF3)ガス
を40cm3/minの流量で流通させると共に前記電極9a、9b
間に13.56MHz、出力500Wの高周波を印加してマイクロ波
放電を行って弗素原子を生成し、該弗素原子をアッシャ
7内に供給した。同時に、アッシャ7内に第2の導入管
11を通してアルゴンガスで純水をバブリングしたH2Oを
含むガスを10cm3/minの流量、第3の導入管12を通して
一酸化炭素ガスを10cm3/minの流量でそれぞれ供給して
アッシャ7内の圧力を130Paとした。こうした操作を約
2分間行うことによって同図(D)に示すように配線6
上のレジストパターンをアッシング、除去した。レジス
トパターンアッシング後の配線6の抵抗は、アッシング
前の50mΩ/□を保持し、かつ配線6表面には銅が露出
していた。
まず、半導体基板21上に例えばSiO2からなる層間絶縁
膜22を形成した後、該基板21をマグネトロンパッタ装置
に設置した。つづいて、スパッタリング装置のチャンバ
内を2.0×10-5Pa以下の真空に排気した後、前記チャン
バ内に窒素−アルゴン混合ガスを導入し、基板を主平面
内で回転させながらチタン(Ti)のターゲットを窒素ア
ルゴンプラズマによってスパッタリングして厚さ500Å
の窒化チタン層(TiN層)23を堆積した(第2図(A)
図示)。
次いで、前記チャンバ内にアルゴンガスを40cm3/min
の流量で導入し、チャンバ内の圧力を6.7×10-1Paに保
持した後、基板を主平面内で回転させながら純度99.999
9%のターゲットを印加電圧600V、電流5Aの条件でスパ
ッタリングして第2図(B)に示すように窒化チタン層
23上に厚さ4000Åの銅層24を堆積した。なお、銅層の厚
さは1000Å〜8000Åの範囲にすることが望ましい。
次いで、前記銅層24上にノボラック系レジスト(東京
応化社製商品名;OFPR−800)を塗布し、フォトリソグラ
フィ法によりレジストパターン25を形成した後、該レジ
ストパターン25をマスクとして銅層24及び窒化チタン層
23を反応性イオンエッチング法又はイオンスパッタ法に
より順次選択的に除去して第2図(C)に示すように窒
化チタンパターン23′、銅パターン24′からなる配線26
を形成した。なお、かかる工程で形成された配線26の窒
化チタンパターン23′、銅パターン24′はいずれもアモ
ルファス又は微結晶状態であり、これらパターンからな
る配線26の抵抗は50mΩ/□であった。
次いで、配線26上にレジストパターン25が残存した半
導体基板21を第2図(D)に示すダウンフロー型アッシ
ャ27内に設置した後、アッシャ27内を排気管28を通して
排気して1.3Pa以下に減圧した。つづいて、電極29a、29
bが配置された第1の導入管30に三弗化窒素(NF3)ガス
を40cm3/minの流量で流通させると共に前記電極29a、29
b間に13.56MHz、出力500Wの高周波を印加してマイクロ
波放電を行って弗素原子を生成し、該弗素原子をアッシ
ャ27内に供給した。同時に、アッシャ27内に第2の導入
管31を通してアルゴンガスで純水をバブリングしたH2O
を含むガスを10cm3/minの流量で供給してアッシャ27内
の圧力を130Paとした。こうした操作を約2分間行うこ
とによって同図(D)に示すように配線6上のレジスト
パターンをアッシング、除去した。この時、銅パターン
24′表面に約100Åの酸化銅層(Cu2O層)32が形成され
た。レジストパターンアッシング後の配線26の抵抗は、
アッシング前の50mΩ/□から52mΩ/□に上昇し、配線
26表面に凹凸が発生した。なお、前記アッシャ27の側壁
には後述する工程での水素原子を発生するための電極33
a、33bが配置されている。
次いで、アッシャ27内を排気管28を通して排気して1.
3Pa以下に減圧した後、第1の導入管30を通して水素ガ
スを40cm3/minの流量でアッシャ27内の圧力が130Paにな
るように供給し、アッシャ27の側壁に配置した電極33
a、33b間に13.56MHz、出力500Wの高周波を印加してマイ
クロ波放電を行って、アッシャ27内に水素原子を生成し
た。なお、この水素原子の生成は第1の導入管30に配置
した電極29a、29b間でマイクロ波放電させることにより
行ってもよい。こうした操作を約2分間行うことによっ
て第2図(E)に示すように配線26の銅パターン24′表
面の酸化銅層32が銅に還元され、配線26の抵抗は還元工
程前のの52mΩ/□から50m/□に低下し、配線26表面の
凹凸も平滑化されて銅が露出した。
次いで、アッシャ27内を排気管28を通して排気して1.
3Pa以下に減圧した後、第1の導入管30を通して三弗化
窒素(NF3)を40cm3/minの流量でアッシャ27内の圧力が
130Paになるように供給し、アッシャ27の側壁に配置し
た電極33a、33b間に13.56MHz、出力500Wの高周波を印加
してマイクロ波放電を行って、アッシャ27内に弗素原子
を生成した。なお、この弗素原子の生成は第1の導入管
30に配置した電極29a、29b間でマイクロ波放電させるこ
とにより行ってもよい。こうした操作を約2分間行うこ
とによって第2図(F)に示すように配線26の銅パター
ン24′表面は耐酸化性の優れた弗化銅層(CuF2層)34で
被覆された。
なお、上記各実施例において主配線材料を銅とした
が、これに限定されない。例えば銅を主成分とする銅合
金、銀もしくは銀を主成分とする銀合金等の室温におけ
る酸化物生成自由エネルギーの絶対値が90kcal/mole(O
2)以下の金属で形成しても同様な効果を達成すること
ができる。
上記各実施例では配線を窒化チタと銅との積層構造と
したが、銅もしくは銅合金単独、又は銀もしくは銀合金
単独で配線を形成してもよい。
[発明の効果] 以上詳述した如く、本発明によればレジストのアッシ
ングに際しての酸化に伴う配線形状の悪化、配線抵抗の
上昇を防止でき、かつ多孔質又は針状結晶の酸化物被膜
の生成を抑制でき、ひいては層間絶縁膜やパッシベーシ
ョン膜との密着性が高く、エレクトロマイグレーション
断線不良寿命の長い高信頼性の配線を備えた半導体装置
を製造しえる方法を提供できる。
【図面の簡単な説明】
第1図(A)〜(D)は本発明の実施例1における半導
体装置の製造工程を示す断面図、第2図(A)〜(F)
は本発明の実施例3における半導体装置の製造工程を示
す断面図である。 1、21…半導体基板、3′、23′…窒化チタンパター
ン、4′、24′…銅パターン、5、25…レジストパター
ン、6、26…配線、7、27…アッシャ、32…酸化銅層、
34…弗化銅層。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板上に銅、銀、銅を主成分とする
    合金及び銀を主成分とする合金から選ばれる材質の金属
    層を被覆し、該金属層をレジストパターンをマスクとし
    てパターニングして配線を形成する工程と、前記基板を
    レジストに対して酸化剤、また前記金属の酸化物に対し
    て還元剤として同時に働く雰囲気に曝し、前記レジスト
    パターンをCO2とH2Oに分解して除去すると共に、レジス
    トパターンの除去により露出した金属からなる配線表面
    を還元する工程とを具備したことを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】半導体基板上に銅、銀、銅を主成分とする
    合金及び銀を主成分とする合金から選ばれる材質の金属
    層を被覆し、該金属層をレジストパターンをマスクとし
    てパターニングして配線を形成する工程と、前記基板を
    弗素原子と水を含む雰囲気に曝して前記レジストパター
    ンをCO2とH2Oに分解して除去する工程と、レジストパタ
    ーン除去後の基板を水素原子を含む雰囲気に曝す工程
    と、前記基板を弗素原子を含む雰囲気に曝す工程とを具
    備したことを特徴とする半導体装置の製造方法。
JP30913389A 1989-11-30 1989-11-30 半導体装置の製造方法 Expired - Fee Related JP2904518B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30913389A JP2904518B2 (ja) 1989-11-30 1989-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30913389A JP2904518B2 (ja) 1989-11-30 1989-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03171733A JPH03171733A (ja) 1991-07-25
JP2904518B2 true JP2904518B2 (ja) 1999-06-14

Family

ID=17989293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30913389A Expired - Fee Related JP2904518B2 (ja) 1989-11-30 1989-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2904518B2 (ja)

Also Published As

Publication number Publication date
JPH03171733A (ja) 1991-07-25

Similar Documents

Publication Publication Date Title
US7468319B2 (en) Method for preventing a metal corrosion in a semiconductor device
JP3191407B2 (ja) 配線形成方法
JP2006086500A (ja) 半導体装置の製造方法
JPH07201834A (ja) ドライエッチング方法
JP2891952B2 (ja) 半導体装置の製造方法
JP3348454B2 (ja) 酸化防止方法
JP3067737B2 (ja) 酸化バナジウム膜のプラズマエッチング方法
JP2904518B2 (ja) 半導体装置の製造方法
JP3172168B2 (ja) 半導体集積回路装置の製造方法
JPH08130206A (ja) Al系金属層のプラズマエッチング方法
JPH11145112A (ja) パターニング方法
JP3570098B2 (ja) ドライエッチング方法
JP3191344B2 (ja) 銅膜のエッチング方法
JP3326868B2 (ja) アルミニウム系パターンの形成方法
JP3353517B2 (ja) Al系金属層のプラズマエッチング方法
JP2503662B2 (ja) ドライエッチング方法
JP3160972B2 (ja) 半導体装置の製造方法
JPH04350937A (ja) 銅配線の処理方法
JP2004165347A (ja) 半導体装置およびその製造方法
JPH07263426A (ja) 積層配線のドライエッチング方法
JPH07273120A (ja) 半導体基板の処理方法
JPH05182937A (ja) ドライエッチング方法
JP3746314B2 (ja) Al系金属配線の形成方法
JPH05275393A (ja) ドライエッチング方法
JP2831646B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees