JP2831646B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2831646B2 JP2831646B2 JP63070922A JP7092288A JP2831646B2 JP 2831646 B2 JP2831646 B2 JP 2831646B2 JP 63070922 A JP63070922 A JP 63070922A JP 7092288 A JP7092288 A JP 7092288A JP 2831646 B2 JP2831646 B2 JP 2831646B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- oxygen
- photoresist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に係り、特に導体配線
の形成工程の改良に関する。
の形成工程の改良に関する。
（従来の技術） 近年、半導体集積回路の高集積化に伴い、配線幅およ
び厚さの縮小や多層化がますま進められている。配線材
料としては、275Ω・cmという低い比抵抗を示し、かつ
不動態被膜が形成されて防食されるA No.を主成分とす
る合金膜が多く用いられている。しかしながら、配線断
面積の縮小と同じ比率で信号電流の低減はなされず、こ
のため、電流密度が増大してエレクトロ・マイグレーシ
ョンによる断線が大きい問題となってきている。また配
線の多層化により、配線は複雑な熱履歴を受けることに
なり、熱ストレスによるストレス・マイグレーションに
よる断線も問題になってきている。これらの問題の主要
因は、Alの融点が660℃と低く、比較的低温で原子の拡
散が生じ、特に結晶粒界を経路とする拡散が生じ易いこ
と、また引張り応力が生じた場合には上述の原子拡散が
より加速されること、等にある。そこで最近は、Alと同
等以上の低い比抵抗を有し、Alより高融点であるCuまた
はその合金を半導体装置の配線材料に用いることが検討
され始めている。
び厚さの縮小や多層化がますま進められている。配線材
料としては、275Ω・cmという低い比抵抗を示し、かつ
不動態被膜が形成されて防食されるA No.を主成分とす
る合金膜が多く用いられている。しかしながら、配線断
面積の縮小と同じ比率で信号電流の低減はなされず、こ
のため、電流密度が増大してエレクトロ・マイグレーシ
ョンによる断線が大きい問題となってきている。また配
線の多層化により、配線は複雑な熱履歴を受けることに
なり、熱ストレスによるストレス・マイグレーションに
よる断線も問題になってきている。これらの問題の主要
因は、Alの融点が660℃と低く、比較的低温で原子の拡
散が生じ、特に結晶粒界を経路とする拡散が生じ易いこ
と、また引張り応力が生じた場合には上述の原子拡散が
より加速されること、等にある。そこで最近は、Alと同
等以上の低い比抵抗を有し、Alより高融点であるCuまた
はその合金を半導体装置の配線材料に用いることが検討
され始めている。
一方、集積回路の導体配線のパターニングは、フォト
レジストを用いたフォトリソグラフィ技術により行われ
ている。フォトレジストを用いて導体膜を選択エッチン
グした後、フォトレジストは酸素プラズマ照射により灰
化して除去される。通常この酸素プラズマの発生は、約
130Pa近傍の酸素分圧でのRF放電に行われる。この圧力
領域は比較的高圧であり、従ってプラズマ中の酸素ラジ
カルの比率が高くなる。フォトレジスト灰化の機構は、
レジストポリマーが酸素によってCO2とH2Oに分解される
反応である。この反応に寄与しているのは、酸素ラジカ
ルであり、レジスト除去速度は酸素ラジカル濃度に比例
する。従って酸素プラズマ灰化によるレジスト除去法で
は、酸素ラジカル濃度が高い方がよく、一般に上述のよ
うな酸素分圧が選ばれる。
レジストを用いたフォトリソグラフィ技術により行われ
ている。フォトレジストを用いて導体膜を選択エッチン
グした後、フォトレジストは酸素プラズマ照射により灰
化して除去される。通常この酸素プラズマの発生は、約
130Pa近傍の酸素分圧でのRF放電に行われる。この圧力
領域は比較的高圧であり、従ってプラズマ中の酸素ラジ
カルの比率が高くなる。フォトレジスト灰化の機構は、
レジストポリマーが酸素によってCO2とH2Oに分解される
反応である。この反応に寄与しているのは、酸素ラジカ
ルであり、レジスト除去速度は酸素ラジカル濃度に比例
する。従って酸素プラズマ灰化によるレジスト除去法で
は、酸素ラジカル濃度が高い方がよく、一般に上述のよ
うな酸素分圧が選ばれる。
ところで配線としてAlまたはAl合金膜を用いた場合に
は、その表面は不動態被膜であるち密な酸化アルミニウ
ムにより覆われる。従って、配線形成後のフォトレジス
ト除去工程で上述のような酸素プラズマ雰囲気に晒され
ても、Al膜の内部に酸化が進行することはない。ところ
がCuの場合には、上述のような酸素プラズマ条件では多
孔質の脆い酸化膜が形成されるため、フォトレジスト除
去の工程でCu配線が内部まで酸化されてしまう、という
不都合がある。例えば、通常のフォトレジスト除去条件
では、0.8μｍの厚みのCu膜は全て酸化銅に変化してし
まう。この酸化により、比抵抗は５桁以上も上昇し、ま
た配線形状も当然悪くなる。
は、その表面は不動態被膜であるち密な酸化アルミニウ
ムにより覆われる。従って、配線形成後のフォトレジス
ト除去工程で上述のような酸素プラズマ雰囲気に晒され
ても、Al膜の内部に酸化が進行することはない。ところ
がCuの場合には、上述のような酸素プラズマ条件では多
孔質の脆い酸化膜が形成されるため、フォトレジスト除
去の工程でCu配線が内部まで酸化されてしまう、という
不都合がある。例えば、通常のフォトレジスト除去条件
では、0.8μｍの厚みのCu膜は全て酸化銅に変化してし
まう。この酸化により、比抵抗は５桁以上も上昇し、ま
た配線形状も当然悪くなる。
（発明が解決しようとする課題） 以上のように、不動態被膜が形成され難い導体膜を配
線材料として用いた場合、フォトレジスト除去を従来と
同様の条件のプラズマ雰囲気で行なうと、所望の配線が
得られない、という問題があった。
線材料として用いた場合、フォトレジスト除去を従来と
同様の条件のプラズマ雰囲気で行なうと、所望の配線が
得られない、という問題があった。
本発明は、この様な問題を解決した半導体装置の製造
方法を提供することを目的とする。
方法を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、不動態被膜が形成されにくい導体膜を用い
てフォトレジストによりパターン形成した場合に、フォ
トレジストの除去を平行平板型プラズマ処理装置を用い
て酸素分圧10Pa以下のプラズマ雰囲気で行なうことを特
徴とする。
てフォトレジストによりパターン形成した場合に、フォ
トレジストの除去を平行平板型プラズマ処理装置を用い
て酸素分圧10Pa以下のプラズマ雰囲気で行なうことを特
徴とする。
（作用） 酸素分圧10Pa以下のプラズマ雰囲気でCuまたはCu合金
膜上のフォトレジスト除去を行なうと、レジスト除去速
度は通常の酸素分圧100Pa程度の場合とそれ程変らず、C
uまたはCu合金の酸化速度を一桁程度以上低くすること
ができる。ちなみに酸素ラジカル濃度は、RF出力や酸素
流量にも依存するが、酸素分圧130Pa近傍の場合およそ1
0％程度になる。典型的には70Pa・l/sec程度の酸素ラジ
カル流量となる。ところが酸素分圧10Pa以下では、酸素
ラジカル濃度は約1/10に減少する。この結果、酸化速度
が抑制されるのみならず、形成される酸化膜も130Pa程
度の場合と比べてち密なものとなり、これが効果的に酸
化の進行を抑制することになる。
膜上のフォトレジスト除去を行なうと、レジスト除去速
度は通常の酸素分圧100Pa程度の場合とそれ程変らず、C
uまたはCu合金の酸化速度を一桁程度以上低くすること
ができる。ちなみに酸素ラジカル濃度は、RF出力や酸素
流量にも依存するが、酸素分圧130Pa近傍の場合およそ1
0％程度になる。典型的には70Pa・l/sec程度の酸素ラジ
カル流量となる。ところが酸素分圧10Pa以下では、酸素
ラジカル濃度は約1/10に減少する。この結果、酸化速度
が抑制されるのみならず、形成される酸化膜も130Pa程
度の場合と比べてち密なものとなり、これが効果的に酸
化の進行を抑制することになる。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（ｃ）は、本発明の一実施例による配
線形成工程を示す。第１図（ａ）において、１は所望の
素子が形成され、表面が絶縁膜で覆われた半導体基板で
あり、その表面に配線材料膜としてCu膜２を形成し、そ
の表面に通常のフォトリソグラフィによりフォトレジス
ト３をパターン形成する。Cu膜２は例えば4000Åとし、
フォトレジスト３は1.2μｍとする。次にイオンエッチ
ング法により、第１図（ｂ）に示すようにCu膜２を選択
エッチングする。次いで平行平板型プラズマエッチング
装置により、フォトレジスト３を灰化処理して除去し、
第１図（ｃ）に示す配線を形成する。
線形成工程を示す。第１図（ａ）において、１は所望の
素子が形成され、表面が絶縁膜で覆われた半導体基板で
あり、その表面に配線材料膜としてCu膜２を形成し、そ
の表面に通常のフォトリソグラフィによりフォトレジス
ト３をパターン形成する。Cu膜２は例えば4000Åとし、
フォトレジスト３は1.2μｍとする。次にイオンエッチ
ング法により、第１図（ｂ）に示すようにCu膜２を選択
エッチングする。次いで平行平板型プラズマエッチング
装置により、フォトレジスト３を灰化処理して除去し、
第１図（ｃ）に示す配線を形成する。
具体的なプラズマエッチングの条件は次の通りであ
る。先ず、プラズマエッチング装置内の裏面が水冷され
ている試料保持板上に基板を密着させて配置し、エッチ
ング装置内を0.1Pa以下に真空排気する。その後、圧力1
Pa以下の酸素ガスを流量20SCCMで流しながら、周波数1
3.56MHz,出力150WのRF電力を印加し、酸素プラズマを発
生させる。この酸素プラズマ雰囲気中で10分間プラズマ
処理を行う。
る。先ず、プラズマエッチング装置内の裏面が水冷され
ている試料保持板上に基板を密着させて配置し、エッチ
ング装置内を0.1Pa以下に真空排気する。その後、圧力1
Pa以下の酸素ガスを流量20SCCMで流しながら、周波数1
3.56MHz,出力150WのRF電力を印加し、酸素プラズマを発
生させる。この酸素プラズマ雰囲気中で10分間プラズマ
処理を行う。
この実施例によれば、Cu膜配線を殆ど酸化させること
なく、フォトレジスト除去が行われる。酸素プラズマ処
理を10分間延長しても、Cu膜配線の酸化は殆ど進行せ
ず、配線抵抗変化や形状変化も認められなかった。
なく、フォトレジスト除去が行われる。酸素プラズマ処
理を10分間延長しても、Cu膜配線の酸化は殆ど進行せ
ず、配線抵抗変化や形状変化も認められなかった。
第２図は、Cu配線の酸化速度およびレジスト除去速度
の酸素ガス圧力依存性を示すデータである。酸素プラズ
マによる処理時間は、レジスト除去に要する時間の２倍
としている。従来例（▲，●）は円筒型の場合のデータ
であり、実施例（△，○）は平行平板型の場合のデータ
であるが、これら装置の相違は本質的ではない。従来の
レジスト灰化処理で用いられている酸素ガス圧力130Pa
では4000ÅのCu配線が全て酸化される。酸素ガス圧力の
低下と共に酸化量は減少し、酸素ガス圧力1PaではCu配
線の表面近傍数10Å程度に酸化が抑制されている。図の
データから明らかなように、レジスト除去速度は、酸素
ガス圧力の低下によってもそれ程低下しない。従ってこ
の実施例により、酸化され易いCu膜配線のパターニング
に際しても、プラズマ処理により効果的にレジスト除去
が行われる。
の酸素ガス圧力依存性を示すデータである。酸素プラズ
マによる処理時間は、レジスト除去に要する時間の２倍
としている。従来例（▲，●）は円筒型の場合のデータ
であり、実施例（△，○）は平行平板型の場合のデータ
であるが、これら装置の相違は本質的ではない。従来の
レジスト灰化処理で用いられている酸素ガス圧力130Pa
では4000ÅのCu配線が全て酸化される。酸素ガス圧力の
低下と共に酸化量は減少し、酸素ガス圧力1PaではCu配
線の表面近傍数10Å程度に酸化が抑制されている。図の
データから明らかなように、レジスト除去速度は、酸素
ガス圧力の低下によってもそれ程低下しない。従ってこ
の実施例により、酸化され易いCu膜配線のパターニング
に際しても、プラズマ処理により効果的にレジスト除去
が行われる。
実施例では、Cu膜の場合を説明したが、Cu合金膜の場
合にも本発明は有効である。その他、容易には不動態膜
が形成され難い他の導体膜を用いた場合にも、本発明は
有効である。配線構造は単層配線に限らず、多層配線に
も当然本発明を適用できる。
合にも本発明は有効である。その他、容易には不動態膜
が形成され難い他の導体膜を用いた場合にも、本発明は
有効である。配線構造は単層配線に限らず、多層配線に
も当然本発明を適用できる。
［発明の効果］ 以上述べたように本発明によれば、不動態膜が形成さ
れにくい導体膜をフォトリソグラフィにより形成する場
合に、酸素プラズマ処理で配線の劣化をもたらすことな
く、効果的にレジスト除去を行なうことができる。これ
により、エレクトロマイグレーションなどに強い配線を
もった半導体装置を得ることができる。
れにくい導体膜をフォトリソグラフィにより形成する場
合に、酸素プラズマ処理で配線の劣化をもたらすことな
く、効果的にレジスト除去を行なうことができる。これ
により、エレクトロマイグレーションなどに強い配線を
もった半導体装置を得ることができる。
第１図（ａ）〜（ｃ）は、本発明の一実施例のCu配線形
成工程を示す図、第２図は、プラズマエッチングによる
Cuの酸化速度と酸素分圧の関係を示す図である。 １……半導体基板、２……Cu膜、３……フォトレジス
ト。
成工程を示す図、第２図は、プラズマエッチングによる
Cuの酸化速度と酸素分圧の関係を示す図である。 １……半導体基板、２……Cu膜、３……フォトレジス
ト。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3065 H01L 21/3205 H01L 21/3213 H01L 21/027 C23F 4/00
Claims (2)
- 【請求項１】半導体基板に不動態被膜を形成しにくい導
体膜を被着し、この導体膜上にフォトレジストをパター
ン形成して導体膜を選択エッチングした後、前記フォト
レジストを平行平板型プラズマ処理装置にて酸素分圧10
Pa以下のプラズマ雰囲気で灰化して除去することを特徴
とする半導体装置の製造方法。 - 【請求項２】前記導体膜はCuまたはCu合金膜であること
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070922A JP2831646B2 (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070922A JP2831646B2 (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01243546A JPH01243546A (ja) | 1989-09-28 |
| JP2831646B2 true JP2831646B2 (ja) | 1998-12-02 |
Family
ID=13445481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63070922A Expired - Fee Related JP2831646B2 (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2831646B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6852636B1 (en) * | 1999-12-27 | 2005-02-08 | Lam Research Corporation | Insitu post etch process to remove remaining photoresist and residual sidewall passivation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229247A (en) * | 1978-12-26 | 1980-10-21 | International Business Machines Corporation | Glow discharge etching process for chromium |
| JPS6080111A (ja) * | 1983-10-11 | 1985-05-08 | Tdk Corp | 薄膜磁気ヘツドの製造方法及び装置 |
| JPS6265331A (ja) * | 1985-09-17 | 1987-03-24 | Hitachi Ltd | 銅もしくは銅合金のエツチング方法 |
-
1988
- 1988-03-25 JP JP63070922A patent/JP2831646B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01243546A (ja) | 1989-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| US4267012A (en) | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer | |
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| EP0100735A2 (en) | Lift-off process for fabricating self-aligned contacts | |
| US4132586A (en) | Selective dry etching of substrates | |
| US4289834A (en) | Dense dry etched multi-level metallurgy with non-overlapped vias | |
| US6136723A (en) | Dry etching process and a fabrication process of a semiconductor device using such a dry etching process | |
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| US6855638B2 (en) | Process to pattern thick TiW metal layers using uniform and selective etching | |
| EP0248668A2 (en) | Process for fabricating multilevel metal integrated circuits and structures produced thereby | |
| JP3348454B2 (ja) | 酸化防止方法 | |
| JP2831646B2 (ja) | 半導体装置の製造方法 | |
| US5679499A (en) | Method for forming photo mask for use in fabricating semiconductor device | |
| US4904980A (en) | Refractory resistors with etch stop for superconductor integrated circuits | |
| JPH061764B2 (ja) | パタ−ン形成法 | |
| JP3235549B2 (ja) | 導電層形成法 | |
| JP3191344B2 (ja) | 銅膜のエッチング方法 | |
| JP2002299705A (ja) | 微小面積トンネル接合の作製方法 | |
| JP2503662B2 (ja) | ドライエッチング方法 | |
| JPH1116913A (ja) | 半導体装置及びその製造方法 | |
| JPH0878414A (ja) | 半導体装置およびその製造方法 | |
| JP2004165347A (ja) | 半導体装置およびその製造方法 | |
| JP2904518B2 (ja) | 半導体装置の製造方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JP3211287B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |