JP2004165347A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004165347A JP2004165347A JP2002328319A JP2002328319A JP2004165347A JP 2004165347 A JP2004165347 A JP 2004165347A JP 2002328319 A JP2002328319 A JP 2002328319A JP 2002328319 A JP2002328319 A JP 2002328319A JP 2004165347 A JP2004165347 A JP 2004165347A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- conductive
- layer
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】製造工程の効率化を可能とする半導体装置の製造方法を提供する。また、高精度微細化と、信頼性の向上を可能とすることを目的とする。
【解決手段】複数層の導電層が積層された半導体装置の製造方法であって、基板1に絶縁膜2を形成し、前記絶縁膜2に第1導電材料を用いて第1導電層3を形成し、前記第1導電層3に第2導電材料を用いて第2導電層4を形成し、前記第2導電層4に前記第1導電層3と同じエッチング選択性を有するマスク層5を形成し、エッチングにより前記マスク層5を用いて前記第2導電層4のパターニングを行い、エッチングにより前記マスク層5の除去および前記第1導電層3のパターニングを同時に行う。
【選択図】図8
【解決手段】複数層の導電層が積層された半導体装置の製造方法であって、基板1に絶縁膜2を形成し、前記絶縁膜2に第1導電材料を用いて第1導電層3を形成し、前記第1導電層3に第2導電材料を用いて第2導電層4を形成し、前記第2導電層4に前記第1導電層3と同じエッチング選択性を有するマスク層5を形成し、エッチングにより前記マスク層5を用いて前記第2導電層4のパターニングを行い、エッチングにより前記マスク層5の除去および前記第1導電層3のパターニングを同時に行う。
【選択図】図8
Description
【0001】
【発明の属する技術分野】
本発明は、特に、導電層を用いる配線や電極のパターニングに適用して好適な半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置における高密度化のため、配線や電極の多層化や微細化がなされている。
【0003】
配線の多層化に伴って製造工程は複雑化し、設備コストの上昇、半導体装置の歩留まり低下および信頼性低下等が起こる。このため、配線形成の工程を効率化することが要求されている。また、配線のパターニング技術は、ますます高精度微細化が求められ、微細化に伴う半導体装置の歩留まり低下や信頼性低下の防止が重要な課題となっている。
【0004】
配線をパターニングするエッチング方法には、ウェットエッチングとドライエッチングが知られている。ウェットエッチングは、酸、アルカリなどの溶液と被加工材料との化学反応を用いて除去する方法である。ウェットエッチングは、化学反応を用いるため被加工材料とのエッチング選択性が高い。しかしながら、溶液を用いるためにエッチング量の制御および被加工材料表面上での均一化が難しく、よって、高精度微細化に適さない。一方、ドライエッチングは、ガスまたはイオンを用いる方法である。ドライエッチングは、エッチングガス中の元素と被加工材料との化学反応を利用した除去や、加速したイオンを被加工材料に照射し物理的に除去するスパッタリング現象を利用した除去を利用した方法である。ドライエッチングは、ガスまたはイオンを用いるため、ウェットエッチングよりエッチング量の制御が容易であり、よって、高精度微細化に有効である。(例えば、特許文献1参照。)
【0005】
従来の半導体装置の製造方法を、図14および図15を用いて説明する。ここでは、GaAs等を基板とする化合物半導体を用いた半導体装置の製造方法における、配線のパターニングのプロセスについて例示する。
【0006】
化合物系の半導体装置は、GaAsやInP等の基板に能動素子が形成され、絶縁膜で基板表面を保護した後、その絶縁膜にキャパシタやインダクタ等の受動素子が形成される。これらの素子をつなぐ配線の導電層材料としてAuやPt等が用いられている。
【0007】
図14に示すように、例えば、GaAsにて形成される化合物半導体の基板11に、SiO2にて形成される絶縁膜12を設け、その絶縁膜12に配線を形成するためにAuやPt等にて形成される導電層13が設けられる。そして、導電層13にフォトレジストを塗布、所定の配線パターンへ現像処理を行ってフォトレジストマスク16が形成される。
【0008】
その後、図15に示すように、導電層13をエッチングし、フォトレジストマスク16を除去することにより、所定の配線パターンが形成される。Au等にて形成される導電層は、Au等の化学反応性が低いため、化学反応を用いる方法のみではエッチングが困難である。このため、物理的にエッチングする方法を含む反応性イオンエッチング(RIE)方式やイオンミリング方式等で行われている。(例えば、特許文献2参照。)
【0009】
反応性イオンエッチング(RIE)方式は、ClやF等のハロゲン元素を含むガスをエッチングガスとし、このエッチングガスと被加工材料との化学的反応の利用と、プラズマ中のイオンを垂直に被加工材料へ照射することによる物理的なスパタッリング作用を利用してエッチングする方法である。
【0010】
イオンミリング方式は、RIEあるいはイオンビーム装置で、Ar+ 等の質量の大きい不活性ガスをエッチングガスとして用い、高エネルギーのイオンを加速して被加工材料へ衝突させ、このイオンビームのスパッタリング作用により物理的にエッチングする方法である。
【0011】
イオンビームは、被加工材料の表面に垂直に入射されることが一般的であるが、基板が設置される回転台の傾斜角を変化させて、イオンビームの入射角を制御することができる。特に、微細化が要求される場合、微小なスペースへもイオンビームを入射させる必要があるため、イオンビームは被加工材料の表面と垂直でなく、入射角が設定され使用される場合がある。
【0012】
【特許文献1】
特開平11−307534号公報
【特許文献2】
特開平11−87312号公報
【0013】
【発明が解決するための課題】
Au等の導電層13は、上述のようにフォトレジストマスク16を用いて、反応性イオンエッチング(RIE)方式やイオンミリング方式を用いて形成させると、図15に示すような矩形断面である導電層13を得ることが困難である。その理由は、シャドウイング効果やラビットイアー効果等が起こり、例えば、図16に示すような形状となるためである。
【0014】
シャドウイング効果は、図16に示されるように、フォトレジストマスクでマスクされていない領域がイオンビームの入射を受けて削られ、導電層23が台形状等な断面にエッチングされる効果をいう。反応性イオンエッチング(RIE)方式やイオンミリング方式は、物理的なスパッタリング作用を利用するので、有機高分子材料からなるフォトレジスト材料を用いた場合、高い選択比を得ることが困難である。よって、フォトレジストマスクは、エッチング時に膜減りが著しく生ずるため、フォトレジストマスクの厚さを厚くする必要が生ずる。そして、微細化に応じ、微小なスペースへもイオンビームを入射させる場合、フォトレジストマスク厚が厚く障壁となることから、イオンビームは入射角を設定されて使用される。このため、エッチングの進行に伴って、エッジ部が削られた形状となる場合が生ずる。つまり、シャドウイング効果は主としてフォトレジストマスクの影響によるものである。シャドウイング効果の発生により、例えば、配線パターン幅が設計のパターンより狭くなる。これを改善するために、例えば、配線の設計パターン幅を広くすると、半導体装置の高精度微細化が損なわれる。
【0015】
また、ラビットイアー効果とは、図16に示されるように、兎の耳状形状であるラビットイアー層31が形成されることをいう。ラビットイアー層31は、加工材料面からスパッタ放出された粒子が配線パターンを形成する導電層23やフォトレジストマスクの側面に再付着することにより形成される。前述したように、反応性イオンエッチング(RIE)やイオンミリング方式は対フォトレジスト選択比が小さいため、フォトレジストマスクの厚さを厚くする必要がある。しかしながら、フォトレジストマスク厚が厚いため、フォトレジストマスク側面に、スパッタ放出された粒子が堆積しやすくなる。そしてフォトレジストマスクを除去すると、突出した形状を有するラビットイアー層31となる。多層配線構造とした場合、ラビットイアー層31は突出した形状で残るため、上下配線間の短絡不良が発生し易くなる。その結果、半導体装置の製造における歩留まりが低下する。また、ラビットイアー層31の突出した形状部分を除去するためには、さらにエッチングをする必要が生ずる。これは結果として、工程が複雑化し、さらにオーバーエッチングとなる場合がある。
【0016】
多層配線の形成においては、配線パターンの作成工程が複数回実施される。複数回実施され工程が複雑化するために、設備コスト等の上昇や、加工精度の維持が困難となり半導体装置の歩留まりおよび信頼性低下等を生ずる場合がある。また、上述のようなシャドウイング効果やラビットイアー効果等が生じ、設計した配線パターンが形成されないために、半導体装置の歩留まり低下、信頼性が低下する場合がある。
【0017】
本発明は、製造工程の効率化を可能とする半導体装置の製造方法を提供することを目的とする。また、高精度微細化と、歩留まりの向上、信頼性の向上を可能とすることを目的とする。
【0018】
【課題を解決するための手段】
本発明は、複数層の導電層が積層された半導体装置の製造方法であって、基板に、絶縁膜を形成する工程と、前記絶縁膜に、第1導電材料を用いて第1導電層を形成する工程と、前記第1導電層に、第2導電材料を用いて第2導電層を形成する工程と、前記第2導電層に、前記第1導電層と同じエッチング選択性を有するマスク層を形成する工程と、エッチングにより前記マスク層を用いて前記第2導電層のパターニングを行う第1パターニング工程と、エッチングにより前記マスク層の除去および前記第1導電層のパターニングを同時に行う第2パターニング工程とを有する半導体装置の製造方法である。本発明に係る半導体装置の製造方法においては、マスク層と第1導電層は、同じエッチング選択性を有する材料を用いて形成される。このため、マスク層の除去と第1導電層のパターニングは第2パターニング工程で同時にすることが可能となる。
【0019】
前記第2導電層の形成工程は、前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層を形成する工程と、該第1の第2導電層に導電性の高い導電材料で第2の第2導電層を形成する工程を有することが好ましい。第2導電層として導電性の高い導電材料は、拡散し半導体基板の材料であるGa等と反応する場合がある。導電層材料と基板材料が反応すると整流特性が悪化する。前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層を形成することで、導電層材料の拡散を防止し基板材料の反応を抑制できる。
【0020】
前記マスク層をハードマスク材料で形成することが好ましい。ハードマスクは、金属等の無機材料を用いて形成される。ハードマスクは、有機高分子材料からなるフォトレジストマスクと異なり、マスク表面強度が大きい。このため、化学反応でエッチングすることが困難な導電層に対しても、ハードマスクは高いエッチング選択性を得ることができる。
【0021】
第2パターニング工程にてエッチングされる前記第1導電層の層厚より、前記マスク層の層厚を厚く形成することが好ましい。第1パターニング工程でマスク層の膜減りが生ずるが、マスク層除去と第1導電層のエッチングを同時に行う第2パターニング工程の際、オーバーエッチングの防止ができる。
【0022】
前記第1導電層を形成する前記第1導電材料と同一の導電材料を用いて前記マスク層を形成することが好ましい。同じ導電材料にて形成されるため、第1導電層を形成する工程の設備、マスク層を形成する工程の設備の共通化が可能となり設備コストの低減が可能となる。
【0023】
前記基板は、化合物半導体を用いることができる。化合物半導体を基板とし、前記第1導電材料としてTiを用いて前記第1導電層を形成し、前記第2導電材料としてAuを用いて前記第2導電層を形成することが好ましい。前記第1導電層を形成する第1導電材料をTiとすることで、基板に形成される絶縁膜等への密着力が向上する。第2導電層を形成する導電材料は、第1導電層3と異なり被覆されない状態となるので、耐腐食性に優れるAuが好適である。
【0024】
前記第1導電材料としてTiを用いて前記第1導電層を形成し、前記第1導電層に、前記第2導電材料としてPtを用いて第1の第2導電層を形成し、該第1の第2導電層にAuを用いて第2の第2導電層を形成することが好ましい。第2導電層として望ましい導電材料であるAuは、拡散し半導体基板の材料であるGaやSi等と反応する場合がある。Auと基板材料が反応すると整流特性が悪化する。前記第1導電層に、前記第2導電材料としてPtを用いて第1の第2導電層が形成することで、該第1の第2導電層にAuの基板への拡散を防止し基板材料の反応を抑制できる。
【0025】
第1パターニング工程に用いるエッチングガスに酸素を含有することが好ましい。第1パターニング工程のエッチングガスに酸素を含有させることで、マスク層と第2導電層の選択比を大きくすることができる。このため、寸法精度等が向上し微細化が容易となる。
【0026】
前記半導体装置は能動素子を含み、前記積層された第1導電層および第2導電層は前記能動素子のゲート電極を構成することができる。
【0027】
また、本発明は、基板に、第1導電材料を用いる第1導電層と前記第1導電層に第2導電材料を用いる第2導電層の複数の導電層が積層された半導体装置であって、前記第1導電層と同じエッチング選択性を有するマスク層を用いて、エッチングによりパターニングされて形成された前記第2導電層を有し、前記マスク層の除去と同時に、エッチングによりパターニングされて形成される前記第1導電層を有する半導体装置である。本発明に係る半導体装置において、マスク層と第1導電層は、同じエッチング選択性を有する材料を用いて形成される。このため、マスク層の除去と第1導電層のパターニングは第2パターニング工程で同時に行うことができる。
【0028】
前記第2導電層は、前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層と、該第1の第2導電層に導電性の高い導電材料で第2の第2導電層を有することが好ましい。前述したように、第2導電層の第2導電材料は、拡散し半導体基板の材料と反応する場合がある。第2導電材料と基板材料が反応すると整流特性が悪化する。前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層を形成することで、導電層材料の拡散を防止し基板材料の反応を抑制できる。
【0029】
【発明の実施の形態】
以下、本発明に係る実施形態の一例について、図1〜図10を参照し詳細に説明する。本発明に係る実施形態の一例は、基板に形成された素子を繋ぐ配線や、図10に示すようなFETのゲート電極として、第1導電層3と第2導電層4の複数層を積層し構成する場合が相当する。なお、実施形態の全図において、同一または対応する部位に同一の符号を付す。
【0030】
この実施形態の一例においては、図1に示すように、まず、能動素子(図示せず)の作られた基板1に、素子を保護するための絶縁膜2が形成される。前記基板1として、例えば、III−V族の化合物半導体を用いる場合、例えばGaAs、InP等の化合物半導体を基板材料として用いることができる。以下、GaAsを基板材料に用いた場合について述べる。
【0031】
前記の絶縁膜2は例えばCVD法、スパッタ法などの絶縁膜堆積法によって、GaAs等からなる基板1に形成される。絶縁膜2として、SiO2、Si3N4等が用いられる。SiO2の場合、CVD法で行われることが一般的である。絶縁膜2の膜厚は、例えば、250nmにて形成される。
【0032】
(第1導電層形成工程)
次に、図2に示すように、前記の絶縁膜2に第1導電層3が形成される。
第1導電層3は、金属や合金等の導電材料を用いることができる。導電材料は、電気伝導度、加工性、絶縁膜への密着性、耐腐食性を考慮し使用できる。特に、第1導電層3は、第2導電層4と絶縁膜2を密着させるため、密着性が好適な導電材料で形成されることが好ましい。よって、第1導電層3を形成する導電材料としては、例えば、Ti、Cr、Ni、Al等が好適であって、特にTiが好適である。
【0033】
第1導電層3は、使用する材料の性質に応じて、蒸着法、スパッタ法等にて形成することができ、例えばTiの場合、蒸着法にて形成できる。第1導電層3の層厚は、例えば50nmである。
【0034】
(第2導電層形成工程)
次に、図3(a)に示すように、前記の第1導電層3に第2導電層4が形成される。第2導電層4を形成する導電材料は、電気伝導度、加工性、耐腐食性を考慮し使用でき、Ag、Cu、Au、Al等の金属やこれらの合金等を用いることができる。第2導電層4は、第1導電層3と異なり、他の層にて被覆されずに用いられることが多い。このため、耐腐食性に優れるAuが、特に、好ましい。
【0035】
第2導電層4は、使用する導電材料の融点、蒸気圧、その他の性質に応じて、蒸着法、スパッタ法等の一般的な導電材料付着方法にて形成することができる。例えば、Auの場合、蒸着法にて形成できる。第2導電層4の層厚は、例えば600nmである。
【0036】
しかしながら、第2導電層4として好ましい導電材料であるAuは、拡散し、基板材料であるGa等の元素と反応する場合がある。導電材料と基板材料が反応すると、整流特性が悪化する。これを改善するため、図3(b)に示すように、例えば、上記反応を防止する導電材料で第1の第2導電層4aと、第2の第2導電層4bにAu等を用いた多層構造の第2導電層4とすることが好ましい。反応防止用の導電材料は、Pt、Pd、Cu、Mo、W、Ru等であって、特にPtが好ましい。
【0037】
第1導電層3および第2導電層4の導電材料は、種々、組み合わせ可能である。特に、それぞれの導電材料の密着性より、第1導電層3としてTi、第2導電層4としてAuを用いる組み合わせ、および、第1導電層3としてTi、下層第2導電層4aとしてPt、上層第2導電層4bとしてAuを用いる組み合わせが良好である。
【0038】
図3(b)に示すように、2以上の第2導電層4を設ける場合の層厚は、例えば、第1導電層3に、Ptを用いる第1の第2導電層4aは50nm、Auを用いた第2の第2導電層4bは600nmである。
【0039】
(マスク層形成工程)
次に、図4に示すように、第2導電層4にマスク層5が形成される。マスク層5は、第1導電層3と同じエッチング選択性を有する材料で形成される。同じエッチング選択性とは、所定のエッチング条件の下で、エッチング速度が同じであることを意味する。パターニング工程の簡略化のために、マスク層除去と第1導電層3のエッチングを、同時に行うためである。
【0040】
マスク層5を形成する材料は、エッチング用マスクを形成できる材料であって、有機高分子材料からなるフォトレジスト材料、および、無機材料からなるハードマスク材料である。そして、これらは第1導電層3と同じエッチング選択性を有する材料とする必要が有る。マスク層5が第1導電層3よりエッチング選択性が異なる場合は、第2導電層4のパターニング時に、第2導電層4や絶縁膜2等をオーバーエッチングすることや、マスク層除去と第1導電層3のエッチング時を同時に行うことができなくなることが生ずるため、好ましくない。フォトレジスト材料は、前述の如く、物理的なスパッタリング現象を用いたドライエッチングにおいて、シャドウイング効果やラビットイアー効果が発生する場合がある。一方、無機材料からなるハードマスク材料は、薄膜化が可能で、シャドウイング効果やラビットイアー効果の発生を防止できる。このため、無機材料からなるハードマスク材料を用いることが好ましい。例えば金属や金属酸化物等である。
【0041】
また、マスク層5は、第1導電層3と同じ材料にて形成することで、同じエッチング選択性を得ることができる。例えば、第1導電層3にTiを用いた場合、マスク層5も同様に、Tiを用いることが好ましい。このことにより、マスク層5を除去する工程の簡略化と共に、第1導電層3とマスク層5を形成するための設備が共通化できる。
【0042】
マスク層5は、使用する材料の特性等によって、任意な方法で形成することができる。例えば、ハードマスク材料で形成する場合、蒸着法、スパッタ法、CVD法等で形成することができ、Tiを用いた場合、例えば、蒸着法で形成することができる。マスク層5の層厚は、マスク特性を有する限り薄膜とする方がマスク製造の観点から望ましい。しかし、後述するように、第2導電層4をエッチングする第1パターニング工程にて、マスク層5の膜減りが生ずるため、マスク層5の層厚は第1導電層3の層厚以上とすることが好ましい。マスク層5の除去と第1導電層3のパターニングを、後述の第2パターニング工程にて同時に行うため、その際にマスク層が第1導電層3より薄い場合、オーバーエッチングが生ずるためである。例えば、Tiを用いる第1導電層3が50nmである場合、Ti用いるマスク層5は60nmである。
【0043】
次に、図5から図7に示すように、マスク層5をパターニングする。マスク層5のパターニングは、例えば、Tiを用いるマスク層5の場合、フォトリソグラフィにて形成することができる。マスク層5に有機高分子材料からなるフォトレジスト膜を形成し、パターン転写および現像を行い、図5に示すようなフォトレジストマスク6が形成される。次いで、図6に示すように、このフォトレジストマスク6を用い、マスク層5を反応性イオンエッチング(RIE)方式やイオンミリング方式等でドライエッチングする。次いで、図7に示すように、フォトレジストマスク6をアッシングにて除去し、マスク層5がパターニングされる。
【0044】
例えば、Tiを用いるマスク層は、次に例示するエッチング条件にてドライエッチングされパターニングされる。
エッチング装置:RIE
エッチングガス:Ar/Clガス=(流量)4.0sccm/6.0sccm
RF電力:13.56MHzの場合は250W、450HHzの場合は5W
圧力:0.20Pa(1.5mTorr)
【0045】
この条件におけるエッチング時間Ts(s)とTiを用いるマスク層5のエッチング量Ta(nm)の関係を図11に示す。このグラフより、Tiを用いるマスク層5のエッチング速度は1.8nm/sである。Ar/Cl混合ガスがイオン化され高エネルギーのイオンとなり、Tiを用いるマスク層5の表面を照射し、マスク層5はエッチングされる。
【0046】
(第1パターニング工程)
次に、図8に示すように、第1パターニング工程において、第2導電層4は、マスク層5を用いエッチングされる。
第2導電層4をパターニングする第1パターニング工程は、例えば、Auを用いた第2導電層4の場合、反応性イオンエッチング(RIE)方式やイオンミリング方式等のドライエッチングが好ましい。
【0047】
例えば、Auを用いる第2導電層4は、Tiを用いるマスク層5にて、次に例示するドライエッチング条件でエッチングされる。
エッチング装置:RIE
エッチングガス:Ar/Cl/Oガス=(流量)10.0sccm/5.0sccm/10.0sccm
RF電力:13.56MHzの場合は500W、450HHzの場合は0W
圧力:0.27Pa(2.0mTorr)
【0048】
エッチング時間は、メタル残りを防止するため、ジャストエッチングに対して30〜50%オーバーエッチングとする。この条件におけるエッチング時間Ts(s)とTiで形成される導電層エッチング用マスクのエッチング量Ta(nm)の関係を図12に示す。このグラフより算出すると、Tiで形成されるマスク層のエッチング速度は0.2nm/sである。
【0049】
図11と図12を比較して判るように、第1パターニング工程においてTiを用いるマスク層5のエッチング速度は、Tiを用いるマスク層5をパターニングした際のエッチング速度より低い。前述したように、マスク層5のパターニング時のエッチング速度1.8nm/sに対し、第2導電層4をパターニングする第1パターニング工程時のエッチング速度0.2nm/sである。これに対して、上記の第1パターニング工程でのエッチング条件におけるAuを用いた第2導電層4のエッチング速度は、3.0μm/s、Ptを用いた第1の第2導電層4a、Auを用いた第2の第2導電層4bのエッチング速度は1.7μm/sである。このため、第2導電層4、第1の第2導電層4a、第2の第2導電層4bは、選択的にエッチングすることができる。
【0050】
第1パターニング工程のエッチングガスに酸素を含有させることで、Tiを用いるマスク層の表面を酸化させ、エッチング速度を低下させている。エッチングガス中の酸素の含有割合が小さい場合は、マスク層5および第1導電層3の酸化が十分でなくなり、第2導電層4とのエッチング選択比が小さくなる。また、酸素含有割合が大きい場合、スパッタリング作用が十分でなくなり、第2導電層4のエッチング速度が小さくなる。
よって、エッチングガス中の酸素の含有割合は、10〜60%が好ましく、例えば、30〜50%が特に好ましい。
【0051】
以上のように、第2導電層4は選択的にエッチングされる。このため、寸法精度等が向上するため、微細化することができる。
【0052】
なお、第1パターニング工程においては、第2導電層のメタル残りを防止するため、オーバーエッチングをする場合がある。メタル残りによる半導体装置の信頼性低下を防止するためである。メタル残りを防ぐためにオーバーエッチングが必要な場合でも、マスク層5および第1導電層は、上述如く酸化されることでエッチング速度が低下するため、層厚の変化は少ない。このため、オーバーエッチングによる半導体装置の信頼性低下は防止できる。
【0053】
また、フォトレジストマスクを使用せず、本実施形態のようなハードマスク材料で形成したマスク層を用いることで、シャドウイング効果及びラビットイアー効果の防止ができる。フォトレジストマスクは、反応性イオンエッチング(RIE)方式やイオンミリング方式において、エッチング選択比が小さい。つまり、物理的なスパッタリング作用を利用するため、エッチング時にフォトレジストマスクの膜減りが著しく生ずる。このため、フォトレジストマスクの厚さを厚く形成する必要がある。このような場合には、前述したように、シャドウイング効果及びラビットイアー効果等が生じて、半導体装置の信頼性が低下する場合がある。
【0054】
一方、本実施形態に示すようなハードマスク材料で形成したマスク層5を用いた場合は、反応性イオンエッチング(RIE)方式やイオンミリング方式において、エッチング選択比が大きいため、マスク層厚を厚く形成する必要がなくなる。よって、ラビットイアー効果及びシャドウイング効果が防止でき、半導体装置の信頼性が向上する。
【0055】
なお、前述したように、第2導電層4は選択的にエッチングされるが、Tiを用いるマスク層5も僅かにエッチングされる。このため、マスク層5に膜減りが生ずる。次工程の第2パターニング工程で、マスク層5と第1導電層3は、同時にエッチングされるため、マスク層5は第1導電層3より厚く形成することが好ましい。
【0056】
(第2パターニング工程)
次に、図9に示すように、第2パターニング工程において、マスク層5と第1導電層3は同じ工程で同時にエッチングされ、半導体装置の配線パターンが形成される。第2パターニング工程は、例えば、マスク層5と第1導電層3として共にTiを用いた場合、反応性イオンエッチング(RIE)方式やイオンミリング方式等のドライエッチングが好ましい。この場合のドライエッチングする条件について次に例示する。
エッチング装置:RIE
エッチングガス:Ar/Clガス=(流量)4.0sccm/6.0sccm
RF電力:13.56MHzの場合は300W、450HHzの場合は50W
圧力:1.3Pa(10.0mTorr)
【0057】
この条件におけるエッチング時間Ts(s)とTiを用いるマスク層5および第1導電層3のエッチング量Ta(nm)の関係を図13に示す。このグラフより、Tiを用いるマスク層5および第1導電層3のエッチング速度は3.9nm/sである。なお、図13のグラフは、図11および図12のグラフと異なり、近似直線が原点を通らない。これは、前工程の第1パターニング工程での酸素によって、Tiの酸化物が表面に残存している影響によるものである。上述のように、マスク層5と第1導電層3は、同じエッチング選択性を有する材料で形成されているため、第2パターニング工程において両者は同時にエッチングをすることができる。同時にエッチングできるため、別途マスクを除去する工程を設ける必要が無く、工程の簡略化ができる。
【0058】
また、図10に示すように、FETのゲート電極として形成することができる。例えば、動作層の形成されたGaAsからなる半導体基板1に、Tiを用いる第1導電層3とAuを用いる第2導電層4を積層しゲート電極として形成することができる。その後、ソース7およびドレイン7をパターン形成し、FETが形成される。本実施形態のゲート電極は、例えば図1〜図9にて示した実施形態と同様に、Tiを用いるマスク層5にて、パターニングされ形成される。
【0059】
本実施形態においても、前記実施形態と同様に、第1導電層3と同じエッチング選択性を有する材料からなるマスク層5を用いるため、同じ工程で同時に除去することが可能となり、効率的な製造を可能とする。そして、半導体装置の高度微細化と、微細化による信頼性が低下することを防止することができる。
【0060】
本実施形態のゲート電極を形成する第2導電層は、例えばPtを用いる第1の第2導電層と、Auを用いる第1の第2導電層を有することが好ましい。前述したように、第2導電層の第2導電材料は、拡散し半導体基板の材料と反応する場合がある。第2導電材料と基板材料が反応すると整流特性が悪化する。前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層を形成することで、導電層材料の拡散を防止し基板材料の反応を抑制できる。このため、歩留まり又は信頼性が向上した半導体装置とすることができる。
【0061】
以上、本発明の具体的な実施の形態について説明したが、本発明はこの例に何ら限定されるものではない。この発明に基づく各種の変形が可能である。例えば、第1導電層や第2導電層やマスク層の構成材料や製造条件等の細部については、適宜変更、選択、組合せが可能である。
【0062】
【発明の効果】
本発明によれば、第1導電層と同じエッチング選択性を有する材料からなるマスクを用いるため、同じ工程で同時に除去することが可能となり、効率的な製造を可能とする。そして、半導体装置の高度微細化と、微細化による信頼性が低下することを防止することができる。
【図面の簡単な説明】
【図1】本発明の実施形態を示す断面図の一例である。
【図2】本発明の実施形態を示す断面図の一例である。絶縁膜に第1導電層を設けたことを示す。
【図3】本発明の実施形態を示す断面図の一例である。(a)は、第1導電層に第2導電層を設けたことを示す。(b)は、第1導電層に第1の第2導電層、第2の第2導電層を設けたことを示す。
【図4】本発明の実施形態を示す断面図の一例である。第2導電層にマスク層を設けたことを示す。
【図5】本発明の実施形態を示す断面図の一例である。マスク層にフォトレジストマスクを形成したことを示す。
【図6】本発明にの実施形態を示す断面図の一例である。フォトレジストマスクにてマスク層をパターニングしたことを示す。
【図7】本発明の実施形態を示す断面図の一例である。マスク層のパターニング後、フォトレジストマスクをアッシングしたことを示す。
【図8】本発明の実施形態を示す断面図の一例である。マスク層にて第2導電層をパターニングしたことを示す。
【図9】本発明の実施形態を示す断面図の一例である。マスク層の除去および第1導電層のパターニングをしたことを示す。
【図10】本発明の実施形態を示す断面図の一例である。FETを形成したことを示す。
【図11】本発明の実施形態におけるTiを用いたマスク層のパターニング時の、エッチング速度を示すグラフである。
【図12】本発明の実施形態おける第1パターニング工程での、Tiを用いたマスク層のエッチング速度を示すグラフである。
【図13】本発明実施形態おける第2パターニング工程での、Tiを用いたマスク層およびTiを用いた第1導電層のエッチング速度を示すグラフである。
【図14】従来の半導体装置の製造方法を示す断面図である。
【図15】従来の半導体装置の製造方法を示す断面図である。フォトレジストマスクにて導電層をエッチングしたことを示す。
【図16】従来の半導体装置の製造方法におけるシャドウイング効果、ラビットイヤー効果を示す断面図である。
【符号の説明】
1,11,21…基板、2,12,22…絶縁膜、3…第1導電層、4,4a,4b…第2導電層、5…マスク層、6,16…フォトレジストマスク、13,23…導電層、31…ラビットイアー層、7…ドレイン、ソース
【発明の属する技術分野】
本発明は、特に、導電層を用いる配線や電極のパターニングに適用して好適な半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置における高密度化のため、配線や電極の多層化や微細化がなされている。
【0003】
配線の多層化に伴って製造工程は複雑化し、設備コストの上昇、半導体装置の歩留まり低下および信頼性低下等が起こる。このため、配線形成の工程を効率化することが要求されている。また、配線のパターニング技術は、ますます高精度微細化が求められ、微細化に伴う半導体装置の歩留まり低下や信頼性低下の防止が重要な課題となっている。
【0004】
配線をパターニングするエッチング方法には、ウェットエッチングとドライエッチングが知られている。ウェットエッチングは、酸、アルカリなどの溶液と被加工材料との化学反応を用いて除去する方法である。ウェットエッチングは、化学反応を用いるため被加工材料とのエッチング選択性が高い。しかしながら、溶液を用いるためにエッチング量の制御および被加工材料表面上での均一化が難しく、よって、高精度微細化に適さない。一方、ドライエッチングは、ガスまたはイオンを用いる方法である。ドライエッチングは、エッチングガス中の元素と被加工材料との化学反応を利用した除去や、加速したイオンを被加工材料に照射し物理的に除去するスパッタリング現象を利用した除去を利用した方法である。ドライエッチングは、ガスまたはイオンを用いるため、ウェットエッチングよりエッチング量の制御が容易であり、よって、高精度微細化に有効である。(例えば、特許文献1参照。)
【0005】
従来の半導体装置の製造方法を、図14および図15を用いて説明する。ここでは、GaAs等を基板とする化合物半導体を用いた半導体装置の製造方法における、配線のパターニングのプロセスについて例示する。
【0006】
化合物系の半導体装置は、GaAsやInP等の基板に能動素子が形成され、絶縁膜で基板表面を保護した後、その絶縁膜にキャパシタやインダクタ等の受動素子が形成される。これらの素子をつなぐ配線の導電層材料としてAuやPt等が用いられている。
【0007】
図14に示すように、例えば、GaAsにて形成される化合物半導体の基板11に、SiO2にて形成される絶縁膜12を設け、その絶縁膜12に配線を形成するためにAuやPt等にて形成される導電層13が設けられる。そして、導電層13にフォトレジストを塗布、所定の配線パターンへ現像処理を行ってフォトレジストマスク16が形成される。
【0008】
その後、図15に示すように、導電層13をエッチングし、フォトレジストマスク16を除去することにより、所定の配線パターンが形成される。Au等にて形成される導電層は、Au等の化学反応性が低いため、化学反応を用いる方法のみではエッチングが困難である。このため、物理的にエッチングする方法を含む反応性イオンエッチング(RIE)方式やイオンミリング方式等で行われている。(例えば、特許文献2参照。)
【0009】
反応性イオンエッチング(RIE)方式は、ClやF等のハロゲン元素を含むガスをエッチングガスとし、このエッチングガスと被加工材料との化学的反応の利用と、プラズマ中のイオンを垂直に被加工材料へ照射することによる物理的なスパタッリング作用を利用してエッチングする方法である。
【0010】
イオンミリング方式は、RIEあるいはイオンビーム装置で、Ar+ 等の質量の大きい不活性ガスをエッチングガスとして用い、高エネルギーのイオンを加速して被加工材料へ衝突させ、このイオンビームのスパッタリング作用により物理的にエッチングする方法である。
【0011】
イオンビームは、被加工材料の表面に垂直に入射されることが一般的であるが、基板が設置される回転台の傾斜角を変化させて、イオンビームの入射角を制御することができる。特に、微細化が要求される場合、微小なスペースへもイオンビームを入射させる必要があるため、イオンビームは被加工材料の表面と垂直でなく、入射角が設定され使用される場合がある。
【0012】
【特許文献1】
特開平11−307534号公報
【特許文献2】
特開平11−87312号公報
【0013】
【発明が解決するための課題】
Au等の導電層13は、上述のようにフォトレジストマスク16を用いて、反応性イオンエッチング(RIE)方式やイオンミリング方式を用いて形成させると、図15に示すような矩形断面である導電層13を得ることが困難である。その理由は、シャドウイング効果やラビットイアー効果等が起こり、例えば、図16に示すような形状となるためである。
【0014】
シャドウイング効果は、図16に示されるように、フォトレジストマスクでマスクされていない領域がイオンビームの入射を受けて削られ、導電層23が台形状等な断面にエッチングされる効果をいう。反応性イオンエッチング(RIE)方式やイオンミリング方式は、物理的なスパッタリング作用を利用するので、有機高分子材料からなるフォトレジスト材料を用いた場合、高い選択比を得ることが困難である。よって、フォトレジストマスクは、エッチング時に膜減りが著しく生ずるため、フォトレジストマスクの厚さを厚くする必要が生ずる。そして、微細化に応じ、微小なスペースへもイオンビームを入射させる場合、フォトレジストマスク厚が厚く障壁となることから、イオンビームは入射角を設定されて使用される。このため、エッチングの進行に伴って、エッジ部が削られた形状となる場合が生ずる。つまり、シャドウイング効果は主としてフォトレジストマスクの影響によるものである。シャドウイング効果の発生により、例えば、配線パターン幅が設計のパターンより狭くなる。これを改善するために、例えば、配線の設計パターン幅を広くすると、半導体装置の高精度微細化が損なわれる。
【0015】
また、ラビットイアー効果とは、図16に示されるように、兎の耳状形状であるラビットイアー層31が形成されることをいう。ラビットイアー層31は、加工材料面からスパッタ放出された粒子が配線パターンを形成する導電層23やフォトレジストマスクの側面に再付着することにより形成される。前述したように、反応性イオンエッチング(RIE)やイオンミリング方式は対フォトレジスト選択比が小さいため、フォトレジストマスクの厚さを厚くする必要がある。しかしながら、フォトレジストマスク厚が厚いため、フォトレジストマスク側面に、スパッタ放出された粒子が堆積しやすくなる。そしてフォトレジストマスクを除去すると、突出した形状を有するラビットイアー層31となる。多層配線構造とした場合、ラビットイアー層31は突出した形状で残るため、上下配線間の短絡不良が発生し易くなる。その結果、半導体装置の製造における歩留まりが低下する。また、ラビットイアー層31の突出した形状部分を除去するためには、さらにエッチングをする必要が生ずる。これは結果として、工程が複雑化し、さらにオーバーエッチングとなる場合がある。
【0016】
多層配線の形成においては、配線パターンの作成工程が複数回実施される。複数回実施され工程が複雑化するために、設備コスト等の上昇や、加工精度の維持が困難となり半導体装置の歩留まりおよび信頼性低下等を生ずる場合がある。また、上述のようなシャドウイング効果やラビットイアー効果等が生じ、設計した配線パターンが形成されないために、半導体装置の歩留まり低下、信頼性が低下する場合がある。
【0017】
本発明は、製造工程の効率化を可能とする半導体装置の製造方法を提供することを目的とする。また、高精度微細化と、歩留まりの向上、信頼性の向上を可能とすることを目的とする。
【0018】
【課題を解決するための手段】
本発明は、複数層の導電層が積層された半導体装置の製造方法であって、基板に、絶縁膜を形成する工程と、前記絶縁膜に、第1導電材料を用いて第1導電層を形成する工程と、前記第1導電層に、第2導電材料を用いて第2導電層を形成する工程と、前記第2導電層に、前記第1導電層と同じエッチング選択性を有するマスク層を形成する工程と、エッチングにより前記マスク層を用いて前記第2導電層のパターニングを行う第1パターニング工程と、エッチングにより前記マスク層の除去および前記第1導電層のパターニングを同時に行う第2パターニング工程とを有する半導体装置の製造方法である。本発明に係る半導体装置の製造方法においては、マスク層と第1導電層は、同じエッチング選択性を有する材料を用いて形成される。このため、マスク層の除去と第1導電層のパターニングは第2パターニング工程で同時にすることが可能となる。
【0019】
前記第2導電層の形成工程は、前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層を形成する工程と、該第1の第2導電層に導電性の高い導電材料で第2の第2導電層を形成する工程を有することが好ましい。第2導電層として導電性の高い導電材料は、拡散し半導体基板の材料であるGa等と反応する場合がある。導電層材料と基板材料が反応すると整流特性が悪化する。前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層を形成することで、導電層材料の拡散を防止し基板材料の反応を抑制できる。
【0020】
前記マスク層をハードマスク材料で形成することが好ましい。ハードマスクは、金属等の無機材料を用いて形成される。ハードマスクは、有機高分子材料からなるフォトレジストマスクと異なり、マスク表面強度が大きい。このため、化学反応でエッチングすることが困難な導電層に対しても、ハードマスクは高いエッチング選択性を得ることができる。
【0021】
第2パターニング工程にてエッチングされる前記第1導電層の層厚より、前記マスク層の層厚を厚く形成することが好ましい。第1パターニング工程でマスク層の膜減りが生ずるが、マスク層除去と第1導電層のエッチングを同時に行う第2パターニング工程の際、オーバーエッチングの防止ができる。
【0022】
前記第1導電層を形成する前記第1導電材料と同一の導電材料を用いて前記マスク層を形成することが好ましい。同じ導電材料にて形成されるため、第1導電層を形成する工程の設備、マスク層を形成する工程の設備の共通化が可能となり設備コストの低減が可能となる。
【0023】
前記基板は、化合物半導体を用いることができる。化合物半導体を基板とし、前記第1導電材料としてTiを用いて前記第1導電層を形成し、前記第2導電材料としてAuを用いて前記第2導電層を形成することが好ましい。前記第1導電層を形成する第1導電材料をTiとすることで、基板に形成される絶縁膜等への密着力が向上する。第2導電層を形成する導電材料は、第1導電層3と異なり被覆されない状態となるので、耐腐食性に優れるAuが好適である。
【0024】
前記第1導電材料としてTiを用いて前記第1導電層を形成し、前記第1導電層に、前記第2導電材料としてPtを用いて第1の第2導電層を形成し、該第1の第2導電層にAuを用いて第2の第2導電層を形成することが好ましい。第2導電層として望ましい導電材料であるAuは、拡散し半導体基板の材料であるGaやSi等と反応する場合がある。Auと基板材料が反応すると整流特性が悪化する。前記第1導電層に、前記第2導電材料としてPtを用いて第1の第2導電層が形成することで、該第1の第2導電層にAuの基板への拡散を防止し基板材料の反応を抑制できる。
【0025】
第1パターニング工程に用いるエッチングガスに酸素を含有することが好ましい。第1パターニング工程のエッチングガスに酸素を含有させることで、マスク層と第2導電層の選択比を大きくすることができる。このため、寸法精度等が向上し微細化が容易となる。
【0026】
前記半導体装置は能動素子を含み、前記積層された第1導電層および第2導電層は前記能動素子のゲート電極を構成することができる。
【0027】
また、本発明は、基板に、第1導電材料を用いる第1導電層と前記第1導電層に第2導電材料を用いる第2導電層の複数の導電層が積層された半導体装置であって、前記第1導電層と同じエッチング選択性を有するマスク層を用いて、エッチングによりパターニングされて形成された前記第2導電層を有し、前記マスク層の除去と同時に、エッチングによりパターニングされて形成される前記第1導電層を有する半導体装置である。本発明に係る半導体装置において、マスク層と第1導電層は、同じエッチング選択性を有する材料を用いて形成される。このため、マスク層の除去と第1導電層のパターニングは第2パターニング工程で同時に行うことができる。
【0028】
前記第2導電層は、前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層と、該第1の第2導電層に導電性の高い導電材料で第2の第2導電層を有することが好ましい。前述したように、第2導電層の第2導電材料は、拡散し半導体基板の材料と反応する場合がある。第2導電材料と基板材料が反応すると整流特性が悪化する。前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層を形成することで、導電層材料の拡散を防止し基板材料の反応を抑制できる。
【0029】
【発明の実施の形態】
以下、本発明に係る実施形態の一例について、図1〜図10を参照し詳細に説明する。本発明に係る実施形態の一例は、基板に形成された素子を繋ぐ配線や、図10に示すようなFETのゲート電極として、第1導電層3と第2導電層4の複数層を積層し構成する場合が相当する。なお、実施形態の全図において、同一または対応する部位に同一の符号を付す。
【0030】
この実施形態の一例においては、図1に示すように、まず、能動素子(図示せず)の作られた基板1に、素子を保護するための絶縁膜2が形成される。前記基板1として、例えば、III−V族の化合物半導体を用いる場合、例えばGaAs、InP等の化合物半導体を基板材料として用いることができる。以下、GaAsを基板材料に用いた場合について述べる。
【0031】
前記の絶縁膜2は例えばCVD法、スパッタ法などの絶縁膜堆積法によって、GaAs等からなる基板1に形成される。絶縁膜2として、SiO2、Si3N4等が用いられる。SiO2の場合、CVD法で行われることが一般的である。絶縁膜2の膜厚は、例えば、250nmにて形成される。
【0032】
(第1導電層形成工程)
次に、図2に示すように、前記の絶縁膜2に第1導電層3が形成される。
第1導電層3は、金属や合金等の導電材料を用いることができる。導電材料は、電気伝導度、加工性、絶縁膜への密着性、耐腐食性を考慮し使用できる。特に、第1導電層3は、第2導電層4と絶縁膜2を密着させるため、密着性が好適な導電材料で形成されることが好ましい。よって、第1導電層3を形成する導電材料としては、例えば、Ti、Cr、Ni、Al等が好適であって、特にTiが好適である。
【0033】
第1導電層3は、使用する材料の性質に応じて、蒸着法、スパッタ法等にて形成することができ、例えばTiの場合、蒸着法にて形成できる。第1導電層3の層厚は、例えば50nmである。
【0034】
(第2導電層形成工程)
次に、図3(a)に示すように、前記の第1導電層3に第2導電層4が形成される。第2導電層4を形成する導電材料は、電気伝導度、加工性、耐腐食性を考慮し使用でき、Ag、Cu、Au、Al等の金属やこれらの合金等を用いることができる。第2導電層4は、第1導電層3と異なり、他の層にて被覆されずに用いられることが多い。このため、耐腐食性に優れるAuが、特に、好ましい。
【0035】
第2導電層4は、使用する導電材料の融点、蒸気圧、その他の性質に応じて、蒸着法、スパッタ法等の一般的な導電材料付着方法にて形成することができる。例えば、Auの場合、蒸着法にて形成できる。第2導電層4の層厚は、例えば600nmである。
【0036】
しかしながら、第2導電層4として好ましい導電材料であるAuは、拡散し、基板材料であるGa等の元素と反応する場合がある。導電材料と基板材料が反応すると、整流特性が悪化する。これを改善するため、図3(b)に示すように、例えば、上記反応を防止する導電材料で第1の第2導電層4aと、第2の第2導電層4bにAu等を用いた多層構造の第2導電層4とすることが好ましい。反応防止用の導電材料は、Pt、Pd、Cu、Mo、W、Ru等であって、特にPtが好ましい。
【0037】
第1導電層3および第2導電層4の導電材料は、種々、組み合わせ可能である。特に、それぞれの導電材料の密着性より、第1導電層3としてTi、第2導電層4としてAuを用いる組み合わせ、および、第1導電層3としてTi、下層第2導電層4aとしてPt、上層第2導電層4bとしてAuを用いる組み合わせが良好である。
【0038】
図3(b)に示すように、2以上の第2導電層4を設ける場合の層厚は、例えば、第1導電層3に、Ptを用いる第1の第2導電層4aは50nm、Auを用いた第2の第2導電層4bは600nmである。
【0039】
(マスク層形成工程)
次に、図4に示すように、第2導電層4にマスク層5が形成される。マスク層5は、第1導電層3と同じエッチング選択性を有する材料で形成される。同じエッチング選択性とは、所定のエッチング条件の下で、エッチング速度が同じであることを意味する。パターニング工程の簡略化のために、マスク層除去と第1導電層3のエッチングを、同時に行うためである。
【0040】
マスク層5を形成する材料は、エッチング用マスクを形成できる材料であって、有機高分子材料からなるフォトレジスト材料、および、無機材料からなるハードマスク材料である。そして、これらは第1導電層3と同じエッチング選択性を有する材料とする必要が有る。マスク層5が第1導電層3よりエッチング選択性が異なる場合は、第2導電層4のパターニング時に、第2導電層4や絶縁膜2等をオーバーエッチングすることや、マスク層除去と第1導電層3のエッチング時を同時に行うことができなくなることが生ずるため、好ましくない。フォトレジスト材料は、前述の如く、物理的なスパッタリング現象を用いたドライエッチングにおいて、シャドウイング効果やラビットイアー効果が発生する場合がある。一方、無機材料からなるハードマスク材料は、薄膜化が可能で、シャドウイング効果やラビットイアー効果の発生を防止できる。このため、無機材料からなるハードマスク材料を用いることが好ましい。例えば金属や金属酸化物等である。
【0041】
また、マスク層5は、第1導電層3と同じ材料にて形成することで、同じエッチング選択性を得ることができる。例えば、第1導電層3にTiを用いた場合、マスク層5も同様に、Tiを用いることが好ましい。このことにより、マスク層5を除去する工程の簡略化と共に、第1導電層3とマスク層5を形成するための設備が共通化できる。
【0042】
マスク層5は、使用する材料の特性等によって、任意な方法で形成することができる。例えば、ハードマスク材料で形成する場合、蒸着法、スパッタ法、CVD法等で形成することができ、Tiを用いた場合、例えば、蒸着法で形成することができる。マスク層5の層厚は、マスク特性を有する限り薄膜とする方がマスク製造の観点から望ましい。しかし、後述するように、第2導電層4をエッチングする第1パターニング工程にて、マスク層5の膜減りが生ずるため、マスク層5の層厚は第1導電層3の層厚以上とすることが好ましい。マスク層5の除去と第1導電層3のパターニングを、後述の第2パターニング工程にて同時に行うため、その際にマスク層が第1導電層3より薄い場合、オーバーエッチングが生ずるためである。例えば、Tiを用いる第1導電層3が50nmである場合、Ti用いるマスク層5は60nmである。
【0043】
次に、図5から図7に示すように、マスク層5をパターニングする。マスク層5のパターニングは、例えば、Tiを用いるマスク層5の場合、フォトリソグラフィにて形成することができる。マスク層5に有機高分子材料からなるフォトレジスト膜を形成し、パターン転写および現像を行い、図5に示すようなフォトレジストマスク6が形成される。次いで、図6に示すように、このフォトレジストマスク6を用い、マスク層5を反応性イオンエッチング(RIE)方式やイオンミリング方式等でドライエッチングする。次いで、図7に示すように、フォトレジストマスク6をアッシングにて除去し、マスク層5がパターニングされる。
【0044】
例えば、Tiを用いるマスク層は、次に例示するエッチング条件にてドライエッチングされパターニングされる。
エッチング装置:RIE
エッチングガス:Ar/Clガス=(流量)4.0sccm/6.0sccm
RF電力:13.56MHzの場合は250W、450HHzの場合は5W
圧力:0.20Pa(1.5mTorr)
【0045】
この条件におけるエッチング時間Ts(s)とTiを用いるマスク層5のエッチング量Ta(nm)の関係を図11に示す。このグラフより、Tiを用いるマスク層5のエッチング速度は1.8nm/sである。Ar/Cl混合ガスがイオン化され高エネルギーのイオンとなり、Tiを用いるマスク層5の表面を照射し、マスク層5はエッチングされる。
【0046】
(第1パターニング工程)
次に、図8に示すように、第1パターニング工程において、第2導電層4は、マスク層5を用いエッチングされる。
第2導電層4をパターニングする第1パターニング工程は、例えば、Auを用いた第2導電層4の場合、反応性イオンエッチング(RIE)方式やイオンミリング方式等のドライエッチングが好ましい。
【0047】
例えば、Auを用いる第2導電層4は、Tiを用いるマスク層5にて、次に例示するドライエッチング条件でエッチングされる。
エッチング装置:RIE
エッチングガス:Ar/Cl/Oガス=(流量)10.0sccm/5.0sccm/10.0sccm
RF電力:13.56MHzの場合は500W、450HHzの場合は0W
圧力:0.27Pa(2.0mTorr)
【0048】
エッチング時間は、メタル残りを防止するため、ジャストエッチングに対して30〜50%オーバーエッチングとする。この条件におけるエッチング時間Ts(s)とTiで形成される導電層エッチング用マスクのエッチング量Ta(nm)の関係を図12に示す。このグラフより算出すると、Tiで形成されるマスク層のエッチング速度は0.2nm/sである。
【0049】
図11と図12を比較して判るように、第1パターニング工程においてTiを用いるマスク層5のエッチング速度は、Tiを用いるマスク層5をパターニングした際のエッチング速度より低い。前述したように、マスク層5のパターニング時のエッチング速度1.8nm/sに対し、第2導電層4をパターニングする第1パターニング工程時のエッチング速度0.2nm/sである。これに対して、上記の第1パターニング工程でのエッチング条件におけるAuを用いた第2導電層4のエッチング速度は、3.0μm/s、Ptを用いた第1の第2導電層4a、Auを用いた第2の第2導電層4bのエッチング速度は1.7μm/sである。このため、第2導電層4、第1の第2導電層4a、第2の第2導電層4bは、選択的にエッチングすることができる。
【0050】
第1パターニング工程のエッチングガスに酸素を含有させることで、Tiを用いるマスク層の表面を酸化させ、エッチング速度を低下させている。エッチングガス中の酸素の含有割合が小さい場合は、マスク層5および第1導電層3の酸化が十分でなくなり、第2導電層4とのエッチング選択比が小さくなる。また、酸素含有割合が大きい場合、スパッタリング作用が十分でなくなり、第2導電層4のエッチング速度が小さくなる。
よって、エッチングガス中の酸素の含有割合は、10〜60%が好ましく、例えば、30〜50%が特に好ましい。
【0051】
以上のように、第2導電層4は選択的にエッチングされる。このため、寸法精度等が向上するため、微細化することができる。
【0052】
なお、第1パターニング工程においては、第2導電層のメタル残りを防止するため、オーバーエッチングをする場合がある。メタル残りによる半導体装置の信頼性低下を防止するためである。メタル残りを防ぐためにオーバーエッチングが必要な場合でも、マスク層5および第1導電層は、上述如く酸化されることでエッチング速度が低下するため、層厚の変化は少ない。このため、オーバーエッチングによる半導体装置の信頼性低下は防止できる。
【0053】
また、フォトレジストマスクを使用せず、本実施形態のようなハードマスク材料で形成したマスク層を用いることで、シャドウイング効果及びラビットイアー効果の防止ができる。フォトレジストマスクは、反応性イオンエッチング(RIE)方式やイオンミリング方式において、エッチング選択比が小さい。つまり、物理的なスパッタリング作用を利用するため、エッチング時にフォトレジストマスクの膜減りが著しく生ずる。このため、フォトレジストマスクの厚さを厚く形成する必要がある。このような場合には、前述したように、シャドウイング効果及びラビットイアー効果等が生じて、半導体装置の信頼性が低下する場合がある。
【0054】
一方、本実施形態に示すようなハードマスク材料で形成したマスク層5を用いた場合は、反応性イオンエッチング(RIE)方式やイオンミリング方式において、エッチング選択比が大きいため、マスク層厚を厚く形成する必要がなくなる。よって、ラビットイアー効果及びシャドウイング効果が防止でき、半導体装置の信頼性が向上する。
【0055】
なお、前述したように、第2導電層4は選択的にエッチングされるが、Tiを用いるマスク層5も僅かにエッチングされる。このため、マスク層5に膜減りが生ずる。次工程の第2パターニング工程で、マスク層5と第1導電層3は、同時にエッチングされるため、マスク層5は第1導電層3より厚く形成することが好ましい。
【0056】
(第2パターニング工程)
次に、図9に示すように、第2パターニング工程において、マスク層5と第1導電層3は同じ工程で同時にエッチングされ、半導体装置の配線パターンが形成される。第2パターニング工程は、例えば、マスク層5と第1導電層3として共にTiを用いた場合、反応性イオンエッチング(RIE)方式やイオンミリング方式等のドライエッチングが好ましい。この場合のドライエッチングする条件について次に例示する。
エッチング装置:RIE
エッチングガス:Ar/Clガス=(流量)4.0sccm/6.0sccm
RF電力:13.56MHzの場合は300W、450HHzの場合は50W
圧力:1.3Pa(10.0mTorr)
【0057】
この条件におけるエッチング時間Ts(s)とTiを用いるマスク層5および第1導電層3のエッチング量Ta(nm)の関係を図13に示す。このグラフより、Tiを用いるマスク層5および第1導電層3のエッチング速度は3.9nm/sである。なお、図13のグラフは、図11および図12のグラフと異なり、近似直線が原点を通らない。これは、前工程の第1パターニング工程での酸素によって、Tiの酸化物が表面に残存している影響によるものである。上述のように、マスク層5と第1導電層3は、同じエッチング選択性を有する材料で形成されているため、第2パターニング工程において両者は同時にエッチングをすることができる。同時にエッチングできるため、別途マスクを除去する工程を設ける必要が無く、工程の簡略化ができる。
【0058】
また、図10に示すように、FETのゲート電極として形成することができる。例えば、動作層の形成されたGaAsからなる半導体基板1に、Tiを用いる第1導電層3とAuを用いる第2導電層4を積層しゲート電極として形成することができる。その後、ソース7およびドレイン7をパターン形成し、FETが形成される。本実施形態のゲート電極は、例えば図1〜図9にて示した実施形態と同様に、Tiを用いるマスク層5にて、パターニングされ形成される。
【0059】
本実施形態においても、前記実施形態と同様に、第1導電層3と同じエッチング選択性を有する材料からなるマスク層5を用いるため、同じ工程で同時に除去することが可能となり、効率的な製造を可能とする。そして、半導体装置の高度微細化と、微細化による信頼性が低下することを防止することができる。
【0060】
本実施形態のゲート電極を形成する第2導電層は、例えばPtを用いる第1の第2導電層と、Auを用いる第1の第2導電層を有することが好ましい。前述したように、第2導電層の第2導電材料は、拡散し半導体基板の材料と反応する場合がある。第2導電材料と基板材料が反応すると整流特性が悪化する。前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層を形成することで、導電層材料の拡散を防止し基板材料の反応を抑制できる。このため、歩留まり又は信頼性が向上した半導体装置とすることができる。
【0061】
以上、本発明の具体的な実施の形態について説明したが、本発明はこの例に何ら限定されるものではない。この発明に基づく各種の変形が可能である。例えば、第1導電層や第2導電層やマスク層の構成材料や製造条件等の細部については、適宜変更、選択、組合せが可能である。
【0062】
【発明の効果】
本発明によれば、第1導電層と同じエッチング選択性を有する材料からなるマスクを用いるため、同じ工程で同時に除去することが可能となり、効率的な製造を可能とする。そして、半導体装置の高度微細化と、微細化による信頼性が低下することを防止することができる。
【図面の簡単な説明】
【図1】本発明の実施形態を示す断面図の一例である。
【図2】本発明の実施形態を示す断面図の一例である。絶縁膜に第1導電層を設けたことを示す。
【図3】本発明の実施形態を示す断面図の一例である。(a)は、第1導電層に第2導電層を設けたことを示す。(b)は、第1導電層に第1の第2導電層、第2の第2導電層を設けたことを示す。
【図4】本発明の実施形態を示す断面図の一例である。第2導電層にマスク層を設けたことを示す。
【図5】本発明の実施形態を示す断面図の一例である。マスク層にフォトレジストマスクを形成したことを示す。
【図6】本発明にの実施形態を示す断面図の一例である。フォトレジストマスクにてマスク層をパターニングしたことを示す。
【図7】本発明の実施形態を示す断面図の一例である。マスク層のパターニング後、フォトレジストマスクをアッシングしたことを示す。
【図8】本発明の実施形態を示す断面図の一例である。マスク層にて第2導電層をパターニングしたことを示す。
【図9】本発明の実施形態を示す断面図の一例である。マスク層の除去および第1導電層のパターニングをしたことを示す。
【図10】本発明の実施形態を示す断面図の一例である。FETを形成したことを示す。
【図11】本発明の実施形態におけるTiを用いたマスク層のパターニング時の、エッチング速度を示すグラフである。
【図12】本発明の実施形態おける第1パターニング工程での、Tiを用いたマスク層のエッチング速度を示すグラフである。
【図13】本発明実施形態おける第2パターニング工程での、Tiを用いたマスク層およびTiを用いた第1導電層のエッチング速度を示すグラフである。
【図14】従来の半導体装置の製造方法を示す断面図である。
【図15】従来の半導体装置の製造方法を示す断面図である。フォトレジストマスクにて導電層をエッチングしたことを示す。
【図16】従来の半導体装置の製造方法におけるシャドウイング効果、ラビットイヤー効果を示す断面図である。
【符号の説明】
1,11,21…基板、2,12,22…絶縁膜、3…第1導電層、4,4a,4b…第2導電層、5…マスク層、6,16…フォトレジストマスク、13,23…導電層、31…ラビットイアー層、7…ドレイン、ソース
Claims (12)
- 複数層の導電層が積層された半導体装置の製造方法であって、
基板に絶縁膜を形成する工程と、
前記絶縁膜に第1導電材料を用いて第1導電層を形成する工程と、
前記第1導電層に第2導電材料を用いて第2導電層を形成する工程と、
前記第2導電層に前記第1導電層と同じエッチング選択性を有するマスク層を形成する工程と、
エッチングにより前記マスク層を用いて前記第2導電層のパターニングを行う第1パターニング工程と、
エッチングにより前記マスク層の除去および前記第1導電層のパターニングを同時に行う第2パターニング工程と
を有する半導体装置の製造方法。 - 前記第2導電層の形成工程は、
前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層を形成する工程と、
該第1の第2導電層に導電性の高い導電材料で第2の第2導電層を形成する工程を有する
請求項1に記載の半導体装置の製造方法。 - 前記マスク層をハードマスク材料で形成する
請求項1に記載の半導体装置の製造方法。 - 前記第2パターニング工程にてエッチングされる前記第1導電層の層厚より前記マスク層の層厚を厚く形成する
請求項1に記載の半導体装置の製造方法。 - 前記第1導電層を形成する前記第1導電材料と同一の導電材料を用いて前記マスク層を形成する
請求項1に記載の半導体装置の製造方法。 - 前記基板は、化合物半導体により形成されている
請求項1に記載の半導体装置の製造方法。 - 前記第1導電材料としてTiを用いて前記第1導電層を形成し、
前記第2導電材料としてAuを用いて前記第2導電層を形成する
請求項6に記載の半導体装置の製造方法。 - 前記第1導電材料としてTiを用いて前記第1導電層を形成し、
前記第1導電層に前記第2導電材料としてPtを用いて第1の第2導電層を形成し、
前記第1の第2導電層にAuを用いて第2の第2導電層を形成する
請求項6に記載の半導体装置の製造方法。 - 第1パターニング工程に用いるエッチングガスに酸素を含有する
請求項6に記載の半導体装置の製造方法。 - 前記半導体装置は能動素子を含み、前記積層された第1導電層および第2導電層は前記能動素子のゲート電極を構成する
請求項6に記載の半導体装置の製造方法。 - 基板に第1導電材料を用いる第1導電層と前記第1導電層に第2導電材料を用いる第2導電層の複数の導電層が積層された半導体装置であって、
前記第1導電層と同じエッチング選択性を有するマスク層を用いてエッチングによりパターニングされて形成された前記第2導電層を有し、
前記マスク層の除去と同時に、エッチングによりパターニングされて形成される前記第1導電層を
有する半導体装置。 - 前記第2導電層は、
前記第1導電層に整流作用を抑制する導電材料で第1の第2導電層と、
該第1の第2導電層に導電性の高い導電材料で第2の第2導電層を
有する請求項11に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002328319A JP2004165347A (ja) | 2002-11-12 | 2002-11-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002328319A JP2004165347A (ja) | 2002-11-12 | 2002-11-12 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004165347A true JP2004165347A (ja) | 2004-06-10 |
Family
ID=32806653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002328319A Pending JP2004165347A (ja) | 2002-11-12 | 2002-11-12 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004165347A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332087A (ja) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Ind Co Ltd | プラズマ処理装置及びプラズマ処理方法 |
JP2010199182A (ja) * | 2009-02-24 | 2010-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
JP2011249827A (ja) * | 2011-07-19 | 2011-12-08 | Fujitsu Ltd | 化合物半導体装置 |
-
2002
- 2002-11-12 JP JP2002328319A patent/JP2004165347A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332087A (ja) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Ind Co Ltd | プラズマ処理装置及びプラズマ処理方法 |
JP2010199182A (ja) * | 2009-02-24 | 2010-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
JP2011249827A (ja) * | 2011-07-19 | 2011-12-08 | Fujitsu Ltd | 化合物半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
US7732224B2 (en) | Metal line pattern of semiconductor device and method of forming the same | |
JPH05206135A (ja) | 半導体装置の製造方法 | |
JP3403374B2 (ja) | 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法 | |
JP2004165347A (ja) | 半導体装置およびその製造方法 | |
JP2008270509A (ja) | 半導体装置の製造方法 | |
JPS61214538A (ja) | 配線構造体の製造方法 | |
JP3519641B2 (ja) | 金配線を有する半導体装置およびその製造方法 | |
JP2001127153A (ja) | 半導体装置およびその製法 | |
JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
JP2904518B2 (ja) | 半導体装置の製造方法 | |
JPH05182937A (ja) | ドライエッチング方法 | |
JP2882284B2 (ja) | 導電層形成法 | |
JP2831646B2 (ja) | 半導体装置の製造方法 | |
JPH1116913A (ja) | 半導体装置及びその製造方法 | |
KR100307489B1 (ko) | 반도체디바이스의다층배선방법 | |
JP3329148B2 (ja) | 配線形成方法 | |
JP2004158821A (ja) | 半導体装置の製造方法 | |
JP2699498B2 (ja) | 半導体装置の製造方法 | |
JPH05206125A (ja) | 半導体装置の製造方法 | |
JP2013026388A (ja) | 導電膜パターンの形成方法 | |
JPH11102899A (ja) | 半導体装置の製造方法 | |
JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
JPH05109649A (ja) | 半導体装置の製造方法 |