JP2006086500A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006086500A
JP2006086500A JP2005179313A JP2005179313A JP2006086500A JP 2006086500 A JP2006086500 A JP 2006086500A JP 2005179313 A JP2005179313 A JP 2005179313A JP 2005179313 A JP2005179313 A JP 2005179313A JP 2006086500 A JP2006086500 A JP 2006086500A
Authority
JP
Japan
Prior art keywords
film
pattern
silicon oxide
organic material
material film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005179313A
Other languages
English (en)
Inventor
Hiroyuki Fukumizu
裕之 福水
Shingo Honda
真悟 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005179313A priority Critical patent/JP2006086500A/ja
Priority to TW094127171A priority patent/TWI272663B/zh
Priority to KR1020050075124A priority patent/KR100806442B1/ko
Priority to US11/206,153 priority patent/US20060040502A1/en
Priority to CNB200510092709XA priority patent/CN100423227C/zh
Publication of JP2006086500A publication Critical patent/JP2006086500A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

【課題】有機材料膜パターンの形成後の配線材料膜部分にフッ素に起因する腐食層が生成されるのを抑制または防止することが可能な半導体装置の製造方法を提供する
【解決手段】半導体基板上に導電性バリア膜、アルミニウムもしくはアルミニウム合金の膜および導電性バリア膜をこの順序で堆積して積層構造の配線材料膜を形成し、導電性バリア膜表面に有機材料膜、シリコン酸化膜およびレジスト膜をこの順序で形成し、レジストパターンを形成し、このレジストパターンをマスクとしてシリコン酸化膜を少なくともフッ素を含むプロセスガスで加工して有機材料膜表面に酸化シリコン膜パターンを形成し、、酸化シリコン膜パターンをマスクとして有機材料膜をＨおよびＮを含むプロセスガスで加工して導電性バリア膜表面に有機材料膜パターンを形成し、大気中に曝す前に、Ｃを含むプロセスガス、Ｈを含むプロセスガスまたはＯを含むプロセスガスのプラズマ処理を施し、さらに前記各パターンをマスクとして配線材料膜を選択的にエッチング除去する。
【選択図】 図７

Description

本発明は、半導体装置の製造方法に関する。
半導体装置の製造工程において、素子の微細化に伴いリソグラフィーで加工できるレジスト膜厚が薄膜化するため、このレジストパターンをマスクとして、例えばＴｉＮ膜（導電性バリア膜）、アルミニウム膜およびＴｉＮ膜からなる三層構造の配線材料膜を加工する際には必要なレジスト膜厚が不足し、高精度の配線パターンを再現性よく形成することが困難であった。
このようなことから、従来、特許文献１に開示されている多層レジスト法が採用されている。この多層レジスト法は、前記配線材料膜のＴｉＮ膜に比較的厚い有機材料膜、シリコン酸化膜および薄いレジスト膜をこの順序で形成し、最上層のレジストをリソグラフィーでレジストパターンを形成し、このレジストパターンをマスクとしてシリコン酸化膜をフッ素を含むプロセスガス、例えばＣＦ4／Ｏ2ガスを用いるＲＩＥにより選択的に除去し、さらにこのシリコン酸化膜パターンをマスクとして有機材料膜をＮとＨを含むプロセスガス、例えばＮＨ3を含むプロセスガスを用いるＲＩＥにより選択的に除去して比較的厚い有機材料膜パターンを形成する方法である。
しかしながら、配線材料膜表面に前述した多層レジスト法により比較的厚い有機材料膜パターンを形成した後、これをマスクとして前記配線材料膜を例えばＲＩＥにより選択的に除去して配線層を形成するために、一旦、大気に曝してそのＲＩＥ装置に搬送すると、有機材料膜パターンのようなマスク材近傍に露出した配線材料膜のＴｉＮ膜（導電性バリア膜）部分にフッ素に起因する腐食層が生成される。このような腐食層は、前記マスク材により配線材料膜をＲＩＥにより選択的にエッチングする際、不要なエッチングマスクとして働くため、多層レジスト法で形成されたマスク材に忠実な配線を形成することが困難になる。
特開２０００−１８２９９８
本発明は、比較的厚い有機材料膜パターンの形成後の配線材料膜部分にフッ素に起因する腐食層が生成されるのを抑制または防止することが可能な半導体装置の製造方法を提供することを目的とする。
本発明によると、半導体基板上に導電性バリア膜、アルミニウムもしくはアルミニウム合金の膜および導電性バリア膜をこの順序で堆積して積層構造の配線材料膜を形成する工程と、
前記導電性バリア膜表面に有機材料膜、シリコン酸化膜およびレジスト膜をこの順序で形成する工程と、
前記レジスト膜をリソグラフィーによりパターニングしてシリコン酸化膜表面にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記シリコン酸化膜を少なくともフッ素を含むプロセスガスで加工して前記有機材料膜表面に酸化シリコン膜パターンを形成する工程と、
前記酸化シリコン膜パターンをマスクとして有機材料膜をＨおよびＮを含むプロセスガスで加工して前記導電性バリア膜表面に有機材料膜パターンを形成した後で大気中に曝す前に、Ｃを含むプロセスガス、Ｈを含むプロセスガスまたはＯを含むプロセスガスのプラズマで処理する工程と、
前記酸化シリコン膜パターンおよび有機材料膜パターンをマスクとして前記配線材料膜を選択的にエッチング除去して配線を形成する工程と
を含むことを特徴とする半導体装置の製造方法が提供される。
また本発明によると、半導体基板上に導電性バリア膜、アルミニウムもしくはアルミニウム合金の膜および導電性バリア膜をこの順序で堆積して積層構造の配線材料膜を形成する工程と、
前記導電性バリア膜表面に有機材料膜、シリコン酸化膜およびレジスト膜をこの順序で形成する工程と、
前記レジスト膜をリソグラフィーによりパターニングしてシリコン酸化膜表面にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記シリコン酸化膜を少なくともフッ素を含むプロセスガスで加工して前記有機材料膜表面に酸化シリコン膜パターンを形成する工程と、
前記酸化シリコン膜パターンを有する半導体基板を平行平板型プラズマエッチング処理装置の真空チャンバ内の一方の平板電極に設置し、同チャンバ内にＯを含むプロセスガスを導入すると共に、同チャンバ内の圧力を１Ｐａ以下にし、他方の平板電極に１００ＭＨｚの高周波電力を印加することにより同チャンバ内に酸素プラズマを発生させ、前記酸化シリコン膜パターンをマスクとして露出する前記有機材料膜を選択的にエッチング加工して前記導電性バリア膜表面に有機材料膜パターンを形成する工程と、
前記酸化シリコン膜パターンおよび有機材料膜パターンをマスクとして前記配線材料膜を選択的にエッチング除去して配線を形成する工程と
を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、比較的厚い有機材料膜パターンに忠実な配線を形成することが可能な半導体装置の製造方法を提供できる。
以下、本発明に係る半導体装置の製造方法を詳細に説明する。
（第１実施形態）
この第１実施形態を以下の第１工程〜第４工程に従って説明する。
（第１工程）
半導体基板上に導電性バリア膜、アルミニウムもしくはアルミニウム合金の膜および導電性バリア膜をこの順序で堆積して積層構造の配線材料膜を形成する。つづいて、この配線材料膜の最上層の導電性バリア膜表面に有機材料膜、シリコン酸化膜およびレジスト膜をこの順序で形成する。
前記積層構造の配線材料膜は、例えば半導体基板上の第１層、第２層およびそれ以上の層の層間絶縁膜表面に形成される。
前記アルミニウムもしくはアルミニウム合金の膜の上下に配置される導電性バリアは、アルミニウムのような膜のマイグレーションを防ぐために用いられる。この導電性バリアとしては、例えばＴｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｗ，ＷＮ等を挙げることができる。
前記アルミニウム合金としては、例えばＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金またはＡｌ−Ｃｕ−Ｓｉ合金等を挙げることができる。
前記有機材料膜としては、例えばノボラック樹脂膜（ＪＳＲ社製商品名：ＰＥＲ ＩＸ３７０Ｇ）、塗布型カーボン膜、プラズマＣＶＤカーボン膜等を用いることができる。
前記シリコン酸化膜としては、例えばＳＯＧ（Spin on glass）膜を用いることができる。このシリコン酸化膜は、３０〜８０ｎｍの厚さを有することが好ましい。このような厚さのシリコン酸化膜を用いれば、有機材料膜パターンの形成後の配線材料膜部分にフッ素に起因する腐食層が生成されるのをより効果的に防止することが可能になる。
前記レジストとしては、例えば化学増幅型レジスト（ＪＳＲ社製商品名：Ｍ６０Ｇ）、
ナフトキシノンジアジドとノボラック樹脂からなるレジスト(ＪＳＲ社製商品名:ＩＸ７７０)等を用いることができる。
（第２工程）
前記レジスト膜を例えばＫｒＦステッパまたはＡｒＦステッパを用いるリソグラフィーによりパターニングしてシリコン酸化膜表面に所望のレジストパターンを形成する。つづいて、このレジストパターンをマスクとして前記シリコン酸化膜を少なくともＦを含むプロセスガスで加工して有機材料膜表面に酸化シリコン膜パターンを形成する。
前記Ｆを含むプロセスガスとしては、例えばＣＨＦ3／Ｏ2，ＣＦ4／Ｏ2，Ｃ4Ｆ8／Ｏ2，ＣＨＦ3／Ａｒ，ＣＦ4／Ａｒ，Ｃ4Ｆ8／Ａｒ／Ｏ2等を用いることができる。このプロセスガスを用いる加工は、例えばリアクティブイオンエッチング（ＲＩＥ）法等が採用され、レジストパターンにより忠実な酸化シリコン膜パターンの形成が可能になる。
（第３工程）
前記酸化シリコン膜パターンをマスクとして有機材料膜をＨおよびＮを含むプロセスガス、またはＨ、ＮおよびＯを含むプロセスガスで加工して前記導電性バリア膜表面に有機材料膜パターンを形成する。この後で大気中に曝す前に、前記有機材料膜パターンを有する半導体基板をＣを含むプロセスガス、Ｈを含むプロセスガスまたはＯを含むプロセスガスのプラズマで処理する。
前記ＨおよびＮを含むプロセスガスとしては、例えばＮ2／Ｈ2ガス等を、Ｈ、ＮおよびＯを含むプロセスガスとしては例えばＮＨ3／Ｏ2、Ｎ2／ＣＨ4／Ｏ2ガス等を用いることができる。このＨ、ＮおよびＯを含むプロセスガスとしては、低いＯ2濃度（例えば１０％以下）のガスを用いることが好ましい。このプロセスガスを用いる加工は、例えばリアクティブイオンエッチング（ＲＩＥ）法等が採用され、シリコン酸化膜パターンにより忠実な有機材料膜パターンの形成が可能になる。
前記プラズマ処理に用いられるＣを含むプロセスガスとしては、例えばＣＨ4，Ｃ2Ｈ6，Ｃ3Ｈ8などの飽和炭化水素のガス、ＣＯ等を、Ｈを含むプロセスガスとしては例えば水素等を、Ｏを含むプロセスガスとしては例えば酸素、ＣＯ2等を挙げることができる。このプラズマ処理において、特に飽和炭化水素のガスのようなＣとＨ含むプロセスガスを用いることが好ましい。
このような第３工程において、酸化シリコン膜パターンをマスクとして有機材料膜をＨおよびＮを含むプロセスガス、またはＨ、ＮおよびＯを含むプロセスガスで加工して前記導電性バリア膜表面に有機材料膜パターンを形成した後、大気中に曝さずに前記有機材料膜パターンを有する半導体基板をＣ（またはＣとＨ）を含むプロセスガス、Ｈを含むプロセスガスまたはＯを含むプロセスガスのプラズマで処理することにより、前記Ｆを含むプロセスガスとＨおよびＮを含むプロセスガスとが大気中の水分の存在下で前記導電性バリア膜に対する腐食性を有するフッ化アンモニアが生成されるのを抑制または防止することが可能になる。すなわち、有機材料膜パターンから露出された配線材料膜部分に不要なエッチングマスクとして働く腐食層の生成を抑制または防止することが可能になる。これは、次のような反応機構によるものと推定される。
例えばＣを含むプロセスガスのプラズマ処理を施すことによって、有機材料膜パターンから露出された配線材料膜部分に前記各プロセスガス由来のフッ化物およびアンモニアが付着された場合、それら付着物を有する配線材料膜部分をカーボンに由来するカーボン膜で被覆する。その結果、このプラズマ処理後に大気に曝しても前記カーボン膜が水分に対する遮蔽膜として働いて有機材料膜パターンから露出された配線材料膜部分に腐食性の強いフッ化アンモニアと水蒸気との反応を防止するものと推定される。
Ｈを含むプロセスガスのプラズマ処理を施すことによって、有機材料膜パターンから露出された配線材料膜部分に前記各プロセスガス由来のフッ化物およびアンモニアが付着された場合、そのフッ化物を蒸気圧の高いフッ化水素に変換して揮散除去する。その結果、フッ素源を除去したプラズマ処理後に大気に曝しても腐食性を有するフッ化アンモニア中のＦを除去したものと推定される。
Ｏを含むプロセスガスのプラズマ処理を施すことによって、有機材料膜パターンから露出された配線材料膜部分に前記各プロセスガス由来のフッ化物およびアンモニアが付着された場合、それら付着物を有する配線材料膜部分が酸化されてその酸化膜で被覆する。その結果、このプラズマ処理後に大気に曝しても前記酸化膜が水分に対する遮蔽膜として働いて有機材料膜パターンから露出された配線材料膜部分に腐食性を有するフッ化アンモニアと水蒸気との反応を防止するものと推定される。
（第４工程）
前記酸化シリコン膜パターンおよび有機材料膜パターンをマスクとして前記配線材料膜を例えばＲＩＥ法により選択的にエッチング除去して配線を形成する。
この第４工程での選択的なエッチングにおいて、前述したように有機材料膜パターンから露出された配線材料膜部分に不要なエッチングマスクとして働く腐食層の生成を抑制または防止されるため、マスク材である有機材料膜パターンに忠実な配線を形成することが可能になる。
（第２実施形態）
この第２実施形態を以下の第１工程〜第４工程に従って説明する。
（第１工程）
半導体基板上に導電性バリア膜、アルミニウムもしくはアルミニウム合金の膜および導電性バリア膜をこの順序で堆積して積層構造の配線材料膜を形成する。つづいて、この配線材料膜の最上層の導電性バリア膜表面に有機材料膜、シリコン酸化膜およびレジスト膜をこの順序で形成する。
この第１工程は、前述した第１実施形態の第１工程と同様であり、前記積層構造の配線材料膜の形成位置、および導電性バリア、アルミニウム合金、有機材料膜、シリコン酸化膜、レジスト膜の材料も第１実施形態で説明したのと同様である。
（第２工程）
前記レジスト膜を例えばＫｒＦステッパまたはＡｒＦステッパを用いるリソグラフィーによりパターニングしてシリコン酸化膜表面に所望のレジストパターンを形成する。つづいて、このレジストパターンをマスクとして前記シリコン酸化膜を少なくともＦを含むプロセスガスで加工して有機材料膜表面に酸化シリコン膜パターンを形成する。
この第２工程は、前述した第１実施形態の第２工程と同様であり、レジストパターンの形成法、Ｆを含むプロセスガスおよびこのプロセスガスによる酸化シリコン膜パターンの形成法も第１実施形態で説明したのと同様である。
（第３工程）
前記酸化シリコン膜パターンを有する半導体基板を平行平板型のプラズマエッチング処理装置（例えば平行平板型のＲＩＥ装置）の真空チャンバ内の一方の平板電極に設置する。つづいて、同チャンバ内のガスを真空排気し、同チャンバ内にＯを含むプロセスガスを導入してチャンバ内の圧力を１Ｐａ以下にする。同チャンバ内の他方の平板電極に１３．５６ＭＨｚより高い高周波電力、例えば１００ＭＨｚの高周波電力を印加することにより、同チャンバ内の平行平板電極間の領域に酸素プラズマを発生させ、前記酸化シリコン膜パターンをマスクとして有機材料膜をリアクティブイオンエッチング（ＲＩＥ）により選択的にエッチング加工して前記導電性バリア膜表面に有機材料膜パターンを形成する。
前記Ｏを含むプロセスガスとしては、例えば酸素等を挙げることができる。
前記チャンバ内に酸素プラズマを発生させる際の真空チャンバ内の圧力が１Ｐａを超えると、酸化シリコン膜パターンをマスクとして有機材料膜を選択的にエッチング加工するときに、サイドエッチングが生じて酸化シリコン膜パターンに忠実な有機材料膜パターンを形成することが困難になる。より好ましいチャンバ内の圧力は、０．５〜１Ｐａである。
このような第３工程において、前記チャンバ内にＯを含むプロセスガスを導入してチャンバ内の圧力を１Ｐａ以下にし、他方の平板電極に印加する高周波電力を通常の１３．５６ＭＨｚから例えば１００ＭＨｚの高高周波化することにより、サイドエッチングを抑えることが可能な１Ｐａ以下の低圧領域で安定したプラズマを発生でき、酸化シリコン膜パターンをマスクとした有機材料膜の選択的なエッチングにおいて酸化シリコン膜パターンに忠実な有機材料膜パターンを形成することが可能になる。また、この第３工程では前記チャンバ内に導入するプロセスガスとして酸素のようなＯを含むガスを用いるため、有機材料膜パターンを形成した後に大気中に曝しても、第１実施形態のように有機材料膜パターンから露出された配線材料膜部分に不要なエッチングマスクとして働く腐食層が生成されることがない。
（第４工程）
前記酸化シリコン膜パターンおよび有機材料膜パターンをマスクとして前記配線材料膜を例えばＲＩＥ法により選択的にエッチング除去して配線を形成する。
この第４工程での選択的なエッチングにおいて、前述したように有機材料膜パターンから露出された配線材料膜部分に不要なエッチングマスクとして働く腐食層が生成されないため、マスク材である有機材料膜パターンに忠実な配線を形成することが可能になる。
以下、本発明の実施例を図面を参照して詳細に説明する。
（実施例１）
図１に示すように半導体基板であるシリコン基板１表面にＣＶＤ法によりＳｉＯ2からなる層間絶縁膜２を堆積した。この層間絶縁膜２表面にスパッタリング法によりそれぞれ厚さ１０ｎｍのチタン／窒化チタンのバリア膜３、厚さ２２０ｎｍのＡｌ−Ｃｕ合金膜（Ａｌ合金膜）４およびそれぞれ厚さ１０ｎｍ、３０ｎｍのチタン／窒化チタンのバリア膜５をこの順序で成膜して三層構造（実質５層構造）の配線材料膜６を形成した。つづいて、この配線材料膜６のバリア膜５表面にスピンコート法により有機材料膜である厚さ３００ｎｍのノボラック樹脂膜（ＪＳＲ社製商品名：ＰＥＲ ＩＸ３７０Ｇ）７および厚さ８０ｎｍのＳＯＧ膜８をこの順序で被覆し、さらにこのＳＯＧ膜８表面に化学増幅型レジスト（ＪＳＲ社製商品名：Ｍ６０Ｇ）塗布し、乾燥して厚さ２００ｎｍのレジスト膜９を被覆した。
次いで、前記レジスト膜９をＫｒＦステッパを用いるリソグラフィーでパターニングして図２に示すようにＳＯＧ膜８表面に幅が１１０ｎｍのレジストパターン１０を形成した。つづいて、シリコン基板１を平行平板型のリアクティブイオンエッチング（ＲＩＥ）装置におけるチャンバ内の下部平板電極上に搬送し、同チャンバ内のガスを排気しながら、プロセスガスであるＣＨＦ3およびＯ2をそれぞれ１００ｓｃｃｍおよび２０ｓｃｃｍの流量でチャンバ内に供給して真空度を６Ｐａとした後、１３．５６ＭＨｚ，５００ＷのＲＦ出力を下部平板電極に印加することにより図３に示すようにレジストパターン１０をマスクとしてＳＯＧ膜８を選択的にＲＩＥで除去してＳＯＧ膜パターン１１を形成した。
次いで、ＳＯＧ膜パターン１１を有するシリコン基板１を前記ＲＩＥ装置のチャンバから大気に取り出し、別の平行平板型のＲＩＥ装置におけるチャンバ内の下部平板電極上に搬送した。このＲＩＥ装置のチャンバ内のガスを排気しながら、プロセスガスであるＮＨ3およびＯ2をそれぞれ３００ｓｃｃｍおよび６０ｓｃｃｍの流量でチャンバ内に供給して真空度を６Ｐａとした後、１３．５６ＭＨｚ，５００ＷのＲＦ出力を下部平板電極に印加することによりＳＯＧ膜パターン１１をマスクとしてノボラック樹脂膜７を選択的にＲＩＥで除去してノボラック樹脂膜パターン１２を形成した。この後、同ＲＩＥ装置のチャンバ内のプロセスガスを真空排気しながら、プロセスガスであるＣＨ4を１００ｓｃｃｍの流量でチャンバ内に供給し、真空度を３Ｐａとした後、１３．５６ＭＨｚ，５００ＷのＲＦ出力を下部平板電極に４秒間印加することにより、ノボラック樹脂膜パターン１２から露出するバリア膜５表面部分にＣＨ4のプラズマ処理を施した（図４図示）。
次いで、層状のＳＯＧ膜パターン１１およびノボラック樹脂膜パターン１２を有するシリコン基板１を前記ＲＩＥ装置のチャンバから大気に取り出し、ＩＣＰ型のＲＩＥ装置におけるチャンバ内の下部電極に搬送した。このＲＩＥ装置のチャンバ内のガスを排気しながら、ＣＨＦ3、Ｃｌ2およびＢＣｌ3を含むプロセスガスをチャンバ内に供給して所定の真空度とした後、ＲＦ出力を印加することによりＳＯＧ膜パターン１１およびノボラック樹脂膜パターン１２をマスクとして配線材料膜６のバリア膜５を選択的にＲＩＥで除去した。つづいて、同チャンバ内のガスを真空排気し、ＣＨ4、Ｃｌ2およびＢＣｌ3を含むプロセスガスをチャンバ内に供給して所定の真空度とした後、ＲＦ出力を印加することによりＳＯＧ膜パターン１１およびノボラック樹脂膜パターン１２をマスクとして配線材料膜６のＡｌ合金膜４を選択的にＲＩＥで除去した。ひきつづき、同チャンバ内のガスを真空排気し、前記バリア膜５の選択的なＲＩＥと同条件で配線材料膜６のバリア膜３を選択的にＲＩＥで除去することにより図５に示すように層間絶縁膜２表面にバリア膜３、Ａｌ合金膜４およびバリア膜５からなる積層構造の配線１３を形成して半導体装置を製造した。
（比較例１）
平行平板型のＲＩＥ装置によりＳＯＧ膜パターンをマスクとして塗布型カーボン膜を選択的にＲＩＥで除去してノボラック樹脂膜パターンを形成した後、ＣＨ4のプラズマ処理を施さずに、前記ＲＩＥ装置のチャンバから大気に取り出し、ＩＣＰ型のＲＩＥ装置におけるチャンバ内の下部電極に搬送し、配線材料膜の選択的なＲＩＥの除去を行った以外、実施例１と同様な方法より配線を形成して半導体装置を製造した。
前述した実施例１および比較例１の半導体装置の製造において、ＳＯＧ膜パターンおよびノボラック樹脂膜パターンを有するシリコン基板を平行平板型のＲＩＥ装置のチャンバから大気に取り出した後、ＩＣＰ型のＲＩＥ装置におけるチャンバ内の下部電極に搬送する前に、電子顕微鏡により層状のＳＯＧ膜パターンおよびノボラック樹脂膜パターンを含む配線材料膜（最上層ＴｉＮのバリア膜）の状態を観察した。その結果、比較例１では図６のＳＥＭ写真に示すように層状のパターンの壁部近傍に位置するバリア膜に腐食層が髯状に生成されていた。これに対し、実施例１では図７のＳＥＭ写真に示すように層状のパターンの壁部近傍に位置するバリア膜への髯状の腐食層の生成が皆無であった。
このような髯状腐食層の生成の有無から、比較例１で形成された配線は最初に形成したレジストパターンの幅（１１０ｎｍ）より太った寸法になるのに対し、実施例１で形成された配線はレジストパターンに忠実な幅（１１０ｎｍ）を有していた。
（実施例２）
実施例１と同様に平行平板型のＲＩＥ装置のチャンバ内でＳＯＧ膜パターンをマスクとして塗布型カーボン膜を選択的にＲＩＥで除去してノボラック樹脂膜パターンを形成した後、同ＲＩＥ装置のチャンバ内のプロセスガスを真空排気しながら、プロセスガスであるＨ2を２００ｓｃｃｍの流量でチャンバ内に供給し、真空度を４Ｐａとし、１３．５６ＭＨｚ，５００ＷのＲＦ出力を下部平板電極に６秒間印加することにより、ノボラック樹脂膜パターンから露出するバリア膜表面部分にＨ2のプラズマ処理を施し以外、実施例１と同様な方法により配線を形成し、半導体装置を製造した。
前記実施例２において、Ｈ2のプラズマ処理の直後に電子顕微鏡により層状のＳＯＧ膜パターンおよびノボラック樹脂膜パターンを含む配線材料膜（最上層ＴｉＮのバリア膜）の状態を観察した。その結果、図８のＳＥＭ写真に示すように層状のパターンの壁部近傍に位置するバリア膜への髯状の腐食層の生成が皆無であった。また、ノボラック樹脂膜パターンはサイドエッチングも認められなかった。
このような髯状腐食層の生成が皆無であることから、実施例２で形成された配線は最初に形成したレジストパターンに忠実な寸法を有していた。
（実施例３）
図９は、この実施例３の有機材料膜パターン（ノボラック樹脂膜パターン）を形成するために用いられる平行平板型のＲＩＥ装置を示す概略断面図である。
真空チャンバ２１を有する処理容器２２は、その底部に排気管２３が連結されている。この排気管２３は、図示しない真空ポンプのような排気設備に連結されている。下部平板電極２４および上部平板電極２５は、前記チャンバ２１内に互いに対向して配置されている。前記下部平板電極２４は、前記処理容器２２の底部を貫通して挿入された第１支持体２６に支持されている。この第１支持体２６および前記処理容器２２は、接地されている。前記上部平板電極２５は、前記処理容器２２の上部を貫通して挿入された第２支持体２７に支持されている。この第２支持体２５は前記処理容器２２との挿入箇所で絶縁され、かつ１００ＭＨｚの高周波電源２８に接続されている。酸素ガスを導入するためのガス導入管２９は、その下端が前記処理容器２２の上部を貫通し、上部平板電極２５の中心付近に挿着され、その下端から酸素ガスが下部平板電極２４に向けて導入される。
まず、実施例１と同様な方法に従って次の処理を施した。すなわち、シリコン基板表面に層間絶縁膜を堆積し、この層間絶縁膜表面にチタン／窒化チタンのバリア膜、Ａｌ−Ｓｉ−Ｃｕ合金膜（Ａｌ合金膜）およびチタン／窒化チタンのバリア膜からなる三層構造（実質５層構造）の配線材料膜を形成した。つづいて、配線材料膜表面にスピンコート法により有機材料膜である厚さ３００ｎｍのノボラック樹脂膜（ＪＳＲ社製商品名：ＰＥＲ ＩＸ３７０Ｇ）および厚さ８０ｎｍのＳＯＧ膜をこの順序で被覆した。ひきつづき、ＳＯＧ膜表面に化学増幅型のレジストパターンを形成した後、レジストパターンをマスクとしてＳＯＧ膜を選択的にＲＩＥで除去してＳＯＧ膜パターンを形成した。
次いで、前述した図９に示すＲＩＥ装置における真空チャンバ２１内の下部平板電極２４にＳＯＧパターンを有するシリコン基板３０を搬送した。図示しない真空ポンプを作動してチャンバ２１内のガスを排気管２３を通して排気しながら、ガス導入管２９からプロセスガスであるＯ2を１５０ｓｃｃｍの流量で下部、上部の平板電極２４，２５間のチャンバ２１領域に導入し、真空チャンバ２１内のガス圧力を１Ｐａとした。つづいて、高周波電源２８から１００ＭＨｚ，２０００ＷのＲＦ出力を上部平板電極２５に印加することにより、下部、上部の平板電極２４，２５間に酸素プラズマを発生させ、ＳＯＧ膜パターンをマスクとしてノボラック樹脂膜を選択的にＲＩＥで除去してノボラック樹脂膜パターンを形成した。
次いで、層状のＳＯＧ膜パターンおよびノボラック樹脂膜パターンを有するシリコン基板を図９に示す前記ＲＩＥ装置のチャンバから大気に取り出した。この後、実施例１と同様にＩＣＰ型のＲＩＥ装置におけるチャンバ内の下部電極に搬送し、ＳＯＧ膜パターンおよびノボラック樹脂膜パターンをマスクとして配線材料膜の上層のバリア膜、Ａｌ合金膜および下層のバリア膜を選択的に順次ＲＩＥで除去することにより層間絶縁膜表面にバリア膜、Ａｌ合金膜およびバリア膜からなる積層構造の配線を形成して半導体装置を製造した。
前記実施例３において、酸素プラズマによるノボラック樹脂膜の選択的なＲＩＥの除去直後に電子顕微鏡により層状のＳＯＧ膜パターンおよびノボラック樹脂膜パターンを含む配線材料膜（最上層ＴｉＮのバリア膜）の状態を観察した。その結果、図１０のＳＥＭ写真に示すようにノボラック樹脂膜パターンはサイドエッチングがなく、ＳＯＧ膜パターンに忠実な形状を有することが認められた。また、層状のパターンの壁部近傍に位置するバリア膜への髯状の腐食層の生成が皆無であった。
したがって、実施例３で形成された配線は最初に形成したレジストパターンに忠実な寸法を有していた。
本発明の実施例１における半導体装置の製造工程を示す断面図。 本発明の実施例１における半導体装置の製造工程を示す断面図。 本発明の実施例１における半導体装置の製造工程を示す断面図。 本発明の実施例１における半導体装置の製造工程を示す断面図。 本発明の実施例１における半導体装置の製造工程を示す断面図。 比較例１の半導体装置の製造において、平行平板型のＲＩＥ装置のチャンバから大気に取り出した後で、ＩＣＰ型のＲＩＥ装置におけるチャンバ内の下部電極に搬送する前に層状のＳＯＧ膜パターンおよびノボラック樹脂膜パターンを含む配線材料膜を撮影したＳＥＭ写真。 実施例１の半導体装置の製造において、平行平板型のＲＩＥ装置のチャンバから大気に取り出した後で、ＩＣＰ型のＲＩＥ装置におけるチャンバ内の下部電極に搬送する前に層状のＳＯＧ膜パターンおよびノボラック樹脂膜パターンを含む配線材料膜を撮影したＳＥＭ写真。 実施例２の半導体装置の製造において、平行平板型のＲＩＥ装置のチャンバから大気に取り出した後で、ＩＣＰ型のＲＩＥ装置におけるチャンバ内の下部電極に搬送する前に層状のＳＯＧ膜パターンおよびノボラック樹脂膜パターンを含む配線材料膜を撮影したＳＥＭ写真。 実施例３の有機材料膜パターン（ノボラック樹脂膜パターン）を形成するために用いられる平行平板型のＲＩＥ装置を示す概略断面図。 実施例３の半導体装置の製造において、図９の平行平板型のＲＩＥ装置でノボラック樹脂膜パターンを形成した直後の層状のＳＯＧ膜パターンおよびノボラック樹脂膜パターンを含む配線材料膜を撮影したＳＥＭ写真。
符号の説明
１，３０…シリコン基板、２…層間絶縁膜、３，５…バリア膜、４…Ａｌ合金膜、６…配線材料膜、７…ノボラック樹脂膜、８…ＳＯＧ膜、９…レジスト膜、１０…レジストパターン、１１…ＳＯＧ膜パターン、１２…ノボラック樹脂膜パターン、１３…配線、２１…真空チャンバ、２４…下部平板電極、２５…上部平板電極、２８…１００ＭＨｚの高周波電源、２９…ガス導入管。

Claims (3)

  1. 半導体基板上に導電性バリア膜、アルミニウムもしくはアルミニウム合金の膜および導電性バリア膜をこの順序で堆積して積層構造の配線材料膜を形成する工程と、
    前記導電性バリア膜表面に有機材料膜、シリコン酸化膜およびレジスト膜をこの順序で形成する工程と、
    前記レジスト膜をリソグラフィーによりパターニングしてシリコン酸化膜表面にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記シリコン酸化膜を少なくともフッ素を含むプロセスガスで加工して前記有機材料膜表面に酸化シリコン膜パターンを形成する工程と、
    前記酸化シリコン膜パターンをマスクとして有機材料膜をＨおよびＮを含むプロセスガスで加工して前記導電性バリア膜表面に有機材料膜パターンを形成した後で大気中に曝す前に、Ｃを含むプロセスガス、Ｈを含むプロセスガスまたはＯを含むプロセスガスのプラズマで処理する工程と、
    前記酸化シリコン膜パターンおよび有機材料膜パターンをマスクとして前記配線材料膜を選択的にエッチング除去して配線を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記酸化シリコン膜パターンをマスクとする有機材料膜の加工に用いられるプロセスガスは、Ｈ、ＮおよびＯを含むことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 半導体基板上に導電性バリア膜、アルミニウムもしくはアルミニウム合金の膜および導電性バリア膜をこの順序で堆積して積層構造の配線材料膜を形成する工程と、
    前記導電性バリア膜表面に有機材料膜、シリコン酸化膜およびレジスト膜をこの順序で形成する工程と、
    前記レジスト膜をリソグラフィーによりパターニングしてシリコン酸化膜表面にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記シリコン酸化膜を少なくともフッ素を含むプロセスガスで加工して前記有機材料膜表面に酸化シリコン膜パターンを形成する工程と、
    前記酸化シリコン膜パターンを有する半導体基板を平行平板型プラズマエッチング処理装置の真空チャンバ内の一方の平板電極に設置し、同チャンバ内にＯを含むプロセスガスを導入すると共に、同チャンバ内の圧力を１Ｐａ以下にし、他方の平板電極に高周波電力を印加することにより同チャンバ内に酸素プラズマを発生させ、前記酸化シリコン膜パターンをマスクとして有機材料膜を選択的にエッチング加工して前記導電性バリア膜表面に有機材料膜パターンを形成する工程と、
    前記酸化シリコン膜パターンおよび有機材料膜パターンをマスクとして前記配線材料膜を選択的にエッチング除去して配線を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2005179313A 2004-08-18 2005-06-20 半導体装置の製造方法 Abandoned JP2006086500A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005179313A JP2006086500A (ja) 2004-08-18 2005-06-20 半導体装置の製造方法
TW094127171A TWI272663B (en) 2004-08-18 2005-08-10 Method for manufacturing semiconductor device
KR1020050075124A KR100806442B1 (ko) 2004-08-18 2005-08-17 반도체 장치의 제조 방법
US11/206,153 US20060040502A1 (en) 2004-08-18 2005-08-18 Method for manufacturing semiconductor device
CNB200510092709XA CN100423227C (zh) 2004-08-18 2005-08-18 半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004238581 2004-08-18
JP2005179313A JP2006086500A (ja) 2004-08-18 2005-06-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006086500A true JP2006086500A (ja) 2006-03-30

Family

ID=35910171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005179313A Abandoned JP2006086500A (ja) 2004-08-18 2005-06-20 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20060040502A1 (ja)
JP (1) JP2006086500A (ja)
KR (1) KR100806442B1 (ja)
CN (1) CN100423227C (ja)
TW (1) TWI272663B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871072B2 (en) 2015-05-29 2018-01-16 Canon Kabushiki Kaisha Photoelectric conversion device, image pickup system, and method for manufacturing photoelectric conversion device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071611A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
JP2006086500A (ja) 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法
JP2006200442A (ja) * 2005-01-20 2006-08-03 Yamaha Marine Co Ltd 小型船舶の運転制御装置
US7842190B2 (en) * 2006-03-28 2010-11-30 Tokyo Electron Limited Plasma etching method
US7977244B2 (en) 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process
CN101211753B (zh) * 2006-12-29 2011-03-16 联华电子股份有限公司 半导体工艺
JP5047644B2 (ja) * 2007-01-31 2012-10-10 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8298958B2 (en) * 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment
JP2015115402A (ja) 2013-12-10 2015-06-22 キヤノン株式会社 導電体パターンの形成方法および半導体装置の製造方法
US20200343043A1 (en) * 2019-04-29 2020-10-29 Spin Memory, Inc. Method for manufacturing a self-aligned magnetic memory element with ru hard mask

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157536B1 (ko) * 1994-11-18 1998-12-01 모리시다 요이치 드라이 에칭 방법
JP2763023B2 (ja) 1995-12-18 1998-06-11 日本電気株式会社 半導体装置の製造方法
JP2991171B2 (ja) 1997-10-17 1999-12-20 日本電気株式会社 ドライエッチング方法
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
JP2001196377A (ja) * 2000-01-14 2001-07-19 Seiko Epson Corp 半導体装置の製造方法
KR100450565B1 (ko) * 2001-12-20 2004-09-30 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
US20040180551A1 (en) * 2003-03-13 2004-09-16 Biles Peter John Carbon hard mask for aluminum interconnect fabrication
US20040192058A1 (en) * 2003-03-28 2004-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-etching plasma treatment to form dual damascene with improved profile
JP2006086500A (ja) 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871072B2 (en) 2015-05-29 2018-01-16 Canon Kabushiki Kaisha Photoelectric conversion device, image pickup system, and method for manufacturing photoelectric conversion device

Also Published As

Publication number Publication date
KR20060050512A (ko) 2006-05-19
CN100423227C (zh) 2008-10-01
CN1738021A (zh) 2006-02-22
KR100806442B1 (ko) 2008-02-21
TWI272663B (en) 2007-02-01
US20060040502A1 (en) 2006-02-23
TW200620413A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
KR100806442B1 (ko) 반도체 장치의 제조 방법
JP2002509353A (ja) 有機マスク積層体を用いたパターン層の高温エッチング方法
TWI299189B (en) Semiconductor device fabrication method
KR100597155B1 (ko) 반도체 장치의 제조 방법
US6875702B2 (en) Plasma treatment system
JP3318801B2 (ja) ドライエッチング方法
JP2005116801A (ja) 半導体装置の製造方法
JPH06333924A (ja) 半導体装置の製造方法
JP3258240B2 (ja) エッチング方法
JPH10178014A (ja) 半導体装置の製造方法
JP4471243B2 (ja) エッチング方法およびプラズマ処理方法
JP5493165B2 (ja) 半導体装置の製造方法
US7413993B2 (en) Process for removing a residue from a metal structure on a semiconductor substrate
TWI638405B (zh) 預清洗半導體結構之方法
US7488681B2 (en) Method for fabricating Al metal line
US7435681B2 (en) Methods of etching stacks having metal layers and hard mask layers
JP3353517B2 (ja) Ａｌ系金属層のプラズマエッチング方法
JP2001196377A (ja) 半導体装置の製造方法
JPH08186120A (ja) 半導体装置の製造方法
JPH0547720A (ja) 自然酸化膜の除去方法
JP3104840B2 (ja) 試料の後処理方法
JP2007073840A (ja) 半導体装置の製造方法
JPH07273120A (ja) 半導体基板の処理方法
JP3877461B2 (ja) 半導体装置の製造方法
JP2904518B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071116

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071207

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090715