CN1738021A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1738021A
CN1738021A CNA200510092709XA CN200510092709A CN1738021A CN 1738021 A CN1738021 A CN 1738021A CN A200510092709X A CNA200510092709X A CN A200510092709XA CN 200510092709 A CN200510092709 A CN 200510092709A CN 1738021 A CN1738021 A CN 1738021A
Authority
CN
China
Prior art keywords
mentioned
film
silicon oxide
processing gas
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510092709XA
Other languages
English (en)
Other versions
CN100423227C (zh
Inventor
福水裕之
本田真悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1738021A publication Critical patent/CN1738021A/zh
Application granted granted Critical
Publication of CN100423227C publication Critical patent/CN100423227C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半导体装置的制造方法，包括如下工序：在半导体基板上依次堆积第1导电性阻挡膜、铝或铝合金的膜和第2导电性阻挡膜，形成层压结构的布线材料膜的工序；在第2导电性阻挡膜表面上依次形成有机材料膜、硅氧化膜和抗蚀膜的工序；通过平版印刷术形成抗蚀图形，以该抗蚀图形为掩模，采用至少含有氟的加工气体对硅氧化膜进行蚀刻加工，在有机材料膜表面上形成氧化硅膜图形的工序；在以氧化硅膜图形为掩模，采用含有H和N的加工气体对上述有机材料膜进行蚀刻加工，在导电性阻挡膜表面上形成有机材料膜图形的工序；在曝露于大气中之前，进行含有C的加工气体、含有H的加工气体或者含有O的加工气体的等离子体处理的工序；以及以上述各图形为掩模，对布线材料膜进行蚀刻加工形成布线的工序。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
在半导体装置的制造工序中，伴随着元件的微细化，采用平版印刷术加工而成的抗蚀图形的膜厚越来越趋于薄化。以上述薄的抗蚀图形为掩模，加工例如半导体基板的由TiN膜(第1导电性阻挡膜)、铝膜和TiN膜(第2导电性阻挡膜)构成的3层结构的布线材料膜时，掩模所需的抗蚀图形的膜厚不够。其结果是不能再现性好地形成高精度的布线图形。
由此，在日本特许公开公报2000-182998内公开了如下说明的多层抗蚀法：首先，在上述布线材料膜的第2导电性阻挡膜上依次形成较厚的有机材料膜、硅氧化膜和薄的抗蚀膜。对最上层的抗蚀膜通过平版印刷术形成抗蚀图形。然后，以该抗蚀图形为掩模，以含氟的加工气体，例如CF4/O2气体对硅氧化膜进行蚀刻(例如反应离子蚀刻：RIE)加工，形成硅氧化膜图形。接着，以该硅氧化膜图形为掩模，以含H和N的加工气体，例如含NH3的加工气体对有机材料膜进行RIE加工，形成较厚的有机材料膜图形。
将具有形成有上述有机材料膜图形的布线材料膜的半导体基板从形成该有机材料膜图形用的RIE装置上运送到别的RIE装置上，在该装置中，以上述有机材料膜图形为掩模，对上述布线材料膜进行RIE加工形成布线层。即，上述半导体基板在运输到另外的RIE装置上的过程中曝光于大气中。但是，若形成有有机材料膜图形的布线材料膜曝光于大气内时，在外露于掩模材料的有机材料膜图形附近的布线材料膜的第2导电性阻挡膜(例如TiN膜)部分上会生成氟产生的腐蚀层。在通过上述掩模材料对布线材料膜进行RIE加工时，上述腐蚀层作为额外蚀刻掩模起着作用。为此，很难确实在以多层抗蚀法形成的掩模材料上形成布线。
发明内容
通过本发明可提供一种半导体装置的制造方法，它包括如下工序：在半导体基板上依次堆积第1导电性阻挡膜、铝或铝合金的膜和第2导电性阻挡膜，形成层压结构的布线材料膜的工序；在上述第2导电性阻挡膜表面上依次形成有机材料膜、硅氧化膜和抗蚀膜的工序；通过平版印刷术对上述抗蚀膜形成图形，在硅氧化膜表面上形成抗蚀图形的工序；以上述抗蚀图形为掩模，采用至少含有氟的加工气体对上述硅氧化膜进行加工，在上述有机材料膜表面上形成氧化硅膜图形的工序；在以上述氧化硅膜图形为掩模，采用含有H和N的加工气体对上述有机材料膜进行加工，在上述导电性阻挡膜表面上形成有机材料膜图形后，在大气中进行曝光之前，通过含有C的加工气体、含有H的加工气体或者含有O的加工气体的等离子体进行处理的工序；以及以上述氧化硅膜图形和有机材料膜图形为掩模，对上述布线材料膜进行蚀刻加工形成布线的工序。
另外通过本发明可提供一种半导体装置的制造方法，它包括如下工序：在半导体基板上依次堆积第1导电性阻挡膜、铝或铝合金的膜和第2导电性阻挡膜，形成层压结构的布线材料膜的工序；在上述第2导电性阻挡膜表面上依次形成有机材料膜、硅氧化膜和抗蚀膜的工序；通过平版印刷术对上述抗蚀膜形成图形，在硅氧化膜表面上形成抗蚀图形的工序；以上述抗蚀图形为掩模，采用至少含有氟的加工气体对上述硅氧化膜进行加工，在上述有机材料膜表面上形成氧化硅膜图形的工序；将含有上述氧化硅膜图形的半导体基板设置在平行平板型等离子蚀刻处理装置的真空室内的一个平板电极上，向该室内导入含有O的加工气体，同时将该室内压力控制为小于等于1Pa，通过对另一个平板电极施加高频电能使其在该室内发生氧等离子体，以上述氧化硅膜图形为掩模，对有机材料膜进行蚀刻加工，在上述导电性阻挡膜表面形成有机材料膜图形的工序；以及将上述氧化硅膜图形和有机材料膜图形为掩模，对上述布线材料膜进行蚀刻加工形成布线的工序。
附图说明
图1A-图1E是本发明的实施例1的半导体装置的制造工序的截面图。
图2是在比较例1的半导体装置的制造中，在从平行平板型的RIE装置的室内取出到大气中后，运送到ICP型的RIE装置的室内的下部电极上之前，拍摄含有层状的SOG膜图形和酚醛清漆树脂膜图形的布线材料膜而获得的SEM照片。
图3是在实施例1的半导体装置的制造中，在从平行平板型的RIE装置的室内取出到大气中后，运送到ICP型的RIE装置的室内的下部电极上之前，拍摄含有层状的SOG膜图形和酚醛清漆树脂膜图形的布线材料膜而获得的SEM照片。
图4是在实施例2的半导体装置的制造中，在从平行平板型的RIE装置的室内取出到大气中后，运送到ICP型的RIE装置的室内的下部电极上之前，拍摄含有层状的SOG膜图形和酚醛清漆树脂膜图形的布线材料膜而获得的SEM照片。
图5是用于形成实施例3的有机材料膜图形(酚醛清漆树脂膜图形)的平行平板型的RIE装置的截面简图。
图6是在实施例3的半导体装置的制造中，拍摄刚通过图5的平行平板型的RIE装置形成酚醛清漆树脂膜图形后的具有由SOG膜图形和酚醛清漆树脂膜图形构成2层图形的布线材料膜而得的SEM照片。
具体实施方式
以下，详细说明本发明的半导体装置的制造方法。
(第1实施方式)
根据以下的第1工序一第4工序对该第1实施方式进行说明。
(第1工序)
在半导体基板上依次堆积第1导电性阻挡膜、铝或铝合金的膜和第2导电性阻挡膜，形成层压结构的布线材料膜。接着，在该布线材料膜的第2导电性阻挡膜表面上依次形成有机材料膜、硅氧化膜和抗蚀膜。
上述层压结构的布线材料膜形成在例如半导体基板上的第1层、第2层和它们以上的层的层间绝缘膜表面上。
上述第1、第2的导电性阻挡膜用于防止位于它们中间的铝或者铝合金的膜的迁移。这些导电性阻挡膜由选自Ti、TiN、Ta、TaN、W和WN中的至少一层或者一层以上的膜形成。
上述铝合金可采用例如Al-Si合金、Al-Cu合金或者Al-Cu-Si合金等。
上述有机材料膜可采用例如酚醛清漆树脂膜(JSR公司制造商品名为PERIX370G)、涂布型碳膜、等离子CVD碳膜等。
上述硅氧化膜可采用例如旋涂玻璃(Spin on glass)(SOG)膜。该硅氧化膜较好具有30-80nm的厚度。若采用上述厚度的硅氧化膜，可更有效防止在有机材料膜图形形成后的布线材料膜部分生成因氟产生的腐蚀层。
上述蚀刻剂可采用例如化学增幅型抗蚀剂(JSR公司制造商品名：M60G)、由重氮萘醌(ナフトキシノンジアジド)和酚醛清漆树脂构成的抗蚀剂(JSR公司制造商品名：IX770等)。
(第2工序)
通过采用例如KrF分档器或者ArF分档器的平版印刷术将上述抗蚀膜形成图形，在硅氧化膜表面上形成所需的抗蚀图形。然后，以该抗蚀图形为掩模，采用至少含有氟的加工气体对上述硅氧化膜进行蚀刻加工，在有机材料膜表面上形成氧化硅膜图形。
上述含有氟的加工气体可采用例如CHF3/O2、CF4/O2、C4F8/O2、CHF3/Ar、CF4/Ar、C4F8/Ar/O2等。采用该加工气体的蚀刻加工较好采用例如可形成更忠实于抗蚀图形的氧化硅膜图形的反应离子蚀刻(RIE)加工。
(第3工序)
以上述氧化硅膜图形为掩模，在含有H和N的加工气体，或者含有H、N和O的加工气体内对有机材料膜进行蚀刻加工，在上述第2导电性阻挡膜表面上形成有机材料膜图形。其后，在大气中曝光之前，利用含C的加工气体、含有H的加工气体或者含有O的加工气体的等离子体对具有上述有机材料膜图形的半导体基板进行处理。
上述含有H和N的加工气体可采用例如N2/H2气体等；含H、N和O的加工气体可采用例如NH3/O2、N2/CH4/O2气体等。该含有H、N和O的加工气体较好采用低O2浓度(例如小于等于10％)的气体。采用该加工气体的蚀刻加工较好采用例如可更忠实于氧化硅膜图形地形成有机材料膜图形的反应离子蚀刻(RIE)的加工。
用于上述等离子处理的含C的加工气体可采用例如CH4、C2H6、C3H8等饱和烃气体、CO等；含有H的加工气体是氢；含有O的加工气体可采用例如氧和CO2等。在该等离子处理中，特好采用饱和烃气体那样的含C和H的加工气体。
在上述第3工序中，在以氧化硅膜图形为掩模，采用含H和N的加工气体、或者含H、N和O的加工气体对有机材料膜进行蚀刻加工，在上述导电性阻挡膜表面上形成有机材料膜图形后，还没有曝光在大气中之前，通过以含有C(或者C和H)的加工气体、含H的加工气体或者含O的加工气体的等离子体对上述具有有机材料膜图形的半导体基板进行处理，可抑制或者防止上述含F的加工气体和含H和N的加工气体在大气中的水分存在下，生成对上述第2导电性阻挡膜具有腐蚀性的氟化铵。即，可抑制或者防止在从有机材料膜图形外露的布线材料膜部分上生成腐蚀层，而该腐蚀层起着蚀刻掩模的作用。这是考虑到如下所述的反应机理的。
例如通过进行上述含C的加工气体的等离子处理，在从有机材料膜图形外露的布线材料膜(第2导电性阻挡膜)的部分上附着有来自于上述各种加工气体的氟化物和铵的情况下，来自于碳的碳膜将具有上述附着物的布线材料膜部分覆盖。其结果是，该等离子处理后，即使在曝光于大气中，上述碳膜也起到遮蔽水分的遮蔽膜的作用，可防止在从有机材料膜图形外露的布线材料膜(第2导电性阻挡膜)部分上腐蚀性强的氟化铵与水蒸气的反应。
通过进行上述含有H的加工气体的等离子处理，在从有机材料膜图形外露的布线材料膜(第2导电性阻挡膜)部分上附着有上述各种加工气体引起的氟化物和铵的情况下，将上述氟化物变化为蒸气压高的氟化氢，挥发除去。其结果是，即使在除去氟源的等离子处理后曝光于大气中，也可除去具有腐蚀性的氟化铵中的氟。
通过进行上述含有O的等离子处理，在从有机材料膜图形外露的布线材料膜(第2导电性阻挡膜)的部分上附着有来自于上述各种加工气体的氟化物和铵的情况下，具有上述附着物的第2导电性阻挡膜部分被氧化，被所产生的氧化膜覆盖。其结果是，即使在该等离子处理后曝光于大气中，上述氧化膜起到遮蔽水分的遮蔽膜的作用，可防止在从有机材料膜图形外露的第2导电性阻挡膜部分上腐蚀性强的氟化铵与水蒸气的反应。
(第4工序)
以由上述氧化硅膜图形和有机材料膜图形构成的2层图形为掩模，对上述布线材料膜进行蚀刻加工可通过例如RIE加工形成布线。
在该第4工序的蚀刻加工中，由于如上所述抑制或防止了在有机材料膜图形外露的第2导电性阻挡膜部分上生成会起到多余的蚀刻掩模的作用的腐蚀层。为此，可形成忠实于掩模材料的有机材料膜图形的布线。
(第2实施方式)
根据以下的第1工序-第4工序对该第2实施方式进行说明。
(第1工序)
在半导体基板上依次堆积第1导电性阻挡膜、铝或铝合金的膜和第2导电性阻挡膜，形成层压结构的布线材料膜。接着，在该布线材料膜的第2导电性阻挡膜表面上依次形成有机材料膜、硅氧化膜和抗蚀膜。
该第1工序与上述第1实施方式的第1工序同样，上述层压结构的布线材料膜的形成位置、第1、第2导电性阻挡、铝合金、有机材料膜、硅氧化膜、抗蚀膜的材料也与第1实施方式中所说明的一样。
(第2工序)
通过采用例如KrF分档器或者ArF分档器的平版印刷术将上述抗蚀膜形成图形，在硅氧化膜表面上形成所需的抗蚀图形。然后，以该抗蚀图形为掩模，采用至少含有氟的加工气体对上述硅氧化膜进行蚀刻加工，在有机材料膜表面上形成氧化硅膜图形。
该第2工序与上述第1实施方式的第2工序同样，抗蚀图形的形成法、含氟的加工气体和利用该加工气体形成氧化硅膜图形的形成法也与第1实施方式中所说明的一样。采用上述含氟的加工气体进行蚀刻加工较好采用例如可形成更忠实于抗蚀图形的氧化硅膜图形的反应离子蚀刻(RIE)加工。
(第3工序)
将具有上述氧化硅膜图形的半导体基板设置在平行平板型的等离子蚀刻处理装置(例如平行平板型的RIE装置)的真空室内的一个平板电极上。然后，采用真空排气将该室内的气体排出，在该室内导入含O的加工气体，将室内的压力控制为小于等于1Pa。通过对该室内的另一个平板电极施加高于13.56MHz的高频电能，例如，100MHz的高频电能，在该室内的平行平板电极之间的区域内使氧等离子体产生。此时，以上述氧化硅膜图形为掩模对上述有机材料膜进行蚀刻加工较好采用反应离子蚀刻(RIE)加工，在上述第2导电性阻挡膜表面上形成有机材料膜图形。
上述含O的加工气体可采用含氧的气体。
在上述真空室内发生氧等离子体时，若该室内的压力超过1Pa时，以氧化硅膜图形为掩模蚀刻加工有机材料膜时，出现点蚀刻，很难形成忠实于氧化硅膜图形的有机材料膜图形。室内压力较好是0.5-1Pa。
在上述第3工序中，通过在上述室内导入含O的加工气体，将室内压力控制在小于等于1Pa，将施加在另一个平板电极的高频电能进行高高频化，从通常的13.56MHz提高到例如100MHz，可发生在可抑制点蚀刻的小于等于1Pa的低压区域内产生稳定的等离子体。为此，在以氧化硅膜图形为掩模的有机材料膜的蚀刻加工中，可形成忠实于氧化硅膜图形的有机材料膜图形。在该第3工序中，由于上述导入室内的加工气体采用含氧这类的O的气体，所以即使在形成有机材料膜图形后曝光于大气中，在如第1实施方式所述那样从有机材料膜图形外露的布线材料膜(第2导电性阻挡膜)部分上不生成起到多余的蚀刻掩模的作用的腐蚀层。
(第4工序)
通过以上述氧化硅膜图形和有机材料膜图形为掩模，对上述布线材料膜进行蚀刻加工、例如RIE法加工可形成布线。
在该第4工序中的蚀刻加工中，由于在如上所述的从有机材料膜图形外露的布线材料膜(第2导电性阻挡膜)部分上不生成起到多余的蚀刻掩模的作用的腐蚀层，所以可形成忠实于掩模材料的有机材料膜图形的布线。
以下参照附图对本发明的实施例进行详细说明。
(实施例1)
如图1A所示，在半导体基板硅基板1的表面上通过CVD法层压SiO2构成的层间绝缘膜2。在该层间绝缘膜2的表面上通过溅射法依次将厚度分别为10nm、30nm的钛/氮化钛的第1导电性阻挡膜3、厚度220nm的Al-Cu合金膜(Al合金膜)4和分别厚度为10nm、30nm的第2导电性钛/氮化钛的阻挡膜5成膜，形成3层结构(实质是5层结构)的布线材料膜6。然后，在该布线材料膜6的第2导电性阻挡膜5表面上通过旋涂法依次形成有机材料膜即厚度300nm的酚醛清漆树脂膜(JSR公司制造商品名：PER IX370G)7和厚度80nm的SOG膜8。在该SOG膜8表面上涂布化学增幅型抗蚀剂(JSR公司制造商品名：M60G)，干燥，形成厚度200nm的抗蚀膜9。
通过采用KrF分档器的平版印刷术将上述抗蚀膜9形成图形，如图1B所示那样，在SOG膜8的表面上形成宽110nm的抗蚀图形10。然后，将硅基板1送到平行平板型反应离子蚀刻(RIE)装置的室内的下部平板电极上。一边将该室内的气体排气，一边分别以100sccm和20sccm的流量分别将加工气体的CHF3和O2提供给室内，将真空度控制到6Pa后，对下部的平板电极施加13.56MHz、500W的RF输出。此时，如图1C所示那样，以抗蚀图形10为掩模，对SOG膜8进行RIE加工，形成SOG膜图形11。
然后，将具有SOG膜图形11的硅基板1从上述RIE装置的室内取出到大气中，送到另一个平行平板型的RIE装置的室内的下部平板电极上。一边将该RIE装置的室内的气体排气，一边分别以300sccm和60sccm的流量将加工气体NH3和O2提供给室内，将真空度控制到6Pa后，对下部的平板电极施加13.56MHz、500W的RF输出。此时，以SOG膜图形11为掩模，酚醛清漆树脂膜7被RIE加工，酚醛清漆树脂膜图形12形成。此后，一边采用真空排气将同一RIE装置的室内的加工气体排出，一边以100sccm的流量提供加工气体的CH4给室内，将真空度控制到3Pa后，对下部平板电极施加13.56MHz、500W的RF输出4秒钟，对从酚醛清漆树脂膜图形12外露的第2阻挡膜5的表面部分进行CH4的等离子处理(图1D图示)。
然后，将具有由上述SOG膜图形11和酚醛清漆树脂膜图形12构成的2层图形的硅基板1从上述RIE装置的室内拿到大气中，送到ICP型的RIE装置的室内的下部电极上。一边将该RIE装置的室内的气体排出，一边将含有CHF3、Cl2和BCl3的加工气体提供给室内，达到规定的真空度后，施加RF输出。此时，以由SOG膜图形11和酚醛清漆树脂膜图形12构成的2层图形为掩模，RIE加工布线材料膜6的第2导电性阻挡膜5。然后，采用真空排气排出该室内的气体，提供含有CH4、Cl2和BCl3的加工气体给室内，形成规定的真空度后，施加RF输出。此时，以上述2层图形为掩模，RIE加工布线材料膜6的Al合金膜4。然后，采用真空排气将该室内的气体排出，在与上述第2导电性阻挡膜5的RIE加工相同的条件下，对布线材料膜6的第1导电性阻挡膜3进行RIE加工，如图1E所示那样，在层间绝缘膜2的表面上形成层压结构的布线13，该层压结构由第1导电性阻挡膜3、Al合金膜4和第2导电性阻挡膜5构成，制得半导体装置。
(比较例1)
除了以SOG膜图形为掩模，利用平行平板型的RIE装置对酚醛清漆树脂膜进行RIE加工，形成酚醛清漆树脂膜图形后，不进行CH4的等离子处理，从上述RIE装置的室内拿到大气中，送到ICP型的RIE装置的室内的下部电极，对布线材料膜进行RIE加工以外，通过与实施例1一样的方法，形成布线，制得半导体装置。
在制造上述实施例1和比较例1的半导体装置中，在将具有由SOG膜图形和酚醛清漆树脂膜图形构成的2层图形的硅基板从平行平板型的RIE装置的室内拿到大气中后，送到ICP型RIE装置的室内的下部电极之前，利用电子显微镜观察具有SOG膜图形和酚醛清漆树脂膜图形构成的2层图形的布线材料膜(第2导电性阻挡膜的TiN膜)的状态。
其结果，如图2的SEM照片所示那样，在比较例1中，位于2层图形的壁部附近的第2导电性阻挡膜的TiN膜上须状生成了腐蚀层。
与此相对，如图3的SEM照片所示那样，实施例1中，在位于2层图形的壁部附近的第2导电性阻挡膜的TiN膜上完全没有生成须状的腐蚀层。
从有无上述须状腐蚀层的生成上看，对于比较例1所形成的布线的尺寸宽于最初所形成的抗蚀图形的宽度(110nm)，实施例1所形成的布线具有相同于抗蚀图形的宽度(110nm)。
(实施例2)
除了与实施例1同样以SOG膜图形为掩模，在平行平板型RIE装置的室内对酚醛清漆树脂膜进行RIE加工，形成酚醛清漆树脂膜图形后，一边将同一RIE装置的室内的加工气体进行真空排气，一边以200sccm的流量提供加工气体的H2给室内，将真空度控制在4Pa，6秒钟施加13.56MHz、500W的RF输出给下部平板电极，对从酚醛清漆树脂膜图形外露的第2导电性阻挡膜表面部分进行H2等离子处理以外，通过与实施例1同样的方法形成布线，制得半导体装置。
H2的等离子处理完成后，马上利用电子显微镜对具有由上述实施例2中的SOG膜图形和酚醛清漆树脂膜图形构成的2层图形的布线材料膜(第2导电性阻挡膜的TiN膜)的状态进行观察。其结果是，如图4的SEM照片所示那样，在位于2层图形的壁部附近的第2导电性阻挡膜的TiN膜上完全没有生成须状的腐蚀层。酚醛清漆树脂膜图形也没有点蚀刻。
由于完全没有生成上述须状腐蚀层，实施例2形成的布线具有相同于最初形成的抗蚀图形的尺寸。
(实施例3)
图5是显示用于形成该实施例3的有机材料膜图形(酚醛清漆树脂膜图形)的平行平板型RIE装置的截面简图。
具有真空室21的处理容器22在其底部与排气管23连接。该排气管23与无图示的真空泵那样的排气设备连接。下部平板电极24和上部平板电极25在上述室21内相对配置而成。上述下部平板电极24穿过上述处理容器22的底部，插入的第1支持体26支持。该第1支持体26和上述处理容器22接地。上述上部平板电极25横穿上述处理容器22的上部，被插入的第2支持体27支持。该第2支持体25在与上述处理容器22的插入处被绝缘、并且与100MHz的高频电源28连接。导入氧气用的气体导入管29，其下端贯穿上述处理容器22的上部，插附在上部平板电极25的中心附近，氧气从其下端向着下部平板电极24导入。
首先根据与实施例1同样的方法进行如下处理。即，将层间绝缘膜堆积在硅基板表面上，在该层间绝缘膜表面上形成3层结构(实质上5层结构)的布线材料膜，其中的3层结构由钛/氮化钛的第1导电性阻挡膜、Al-Si-Cu合金膜(Al合金膜)和钛/氮化钛的第2导电性阻挡膜构成。然后，在布线材料膜的第2导电性阻挡膜表面上通过旋涂法依次形成有机材料膜的厚度300nm的酚醛清漆树脂膜(JSR公司制造商品名：PER IX370G)和厚度80nm的SOG膜。接着，在SOG膜表面上形成化学增幅型的抗蚀图形后，以抗蚀图形为掩模对SOG膜进行RIE加工，形成SOG膜图形。
然后，将具有SOG膜图形的硅基板30送到上述图9所示的RIE装置的真空室21内的下部平板电极24上。一边启动无图示的真空泵，通过排气管23将室21内的气体排出，一边以150sccm的流量将加工气体O2从气体导入管29导入下部、上部的平板电极24、25之间的室21的区域内，将真空室21内的气体压力控制在1Pa。然后，通过高频电源28将100MHz、2000W的RF输出施加在上部平板电极25上，在下部、上部平板电极24、25之间产生氧等离子体。此时，以SOG膜图形为掩模对酚醛清漆树脂膜进行RIE加工，形成酚醛清漆树脂膜图形。
然后，将具有由SOG膜图形和酚醛清漆树脂膜图形构成的2层图形的硅基板从如图9所示的上述RIE装置的室内拿到大气中。其后，送到与实施例1同样的ICP型的RIE装置的室内的下部电极上，以由SOG膜图形和酚醛清漆树脂膜图形构成的2层图形为掩模，依次对布线材料膜的第2导电性阻挡膜、Al合金膜和第1导电性阻挡膜进行RIE加工，在层间绝缘膜表面上形成由第1导电性阻挡膜、Al合金膜和第2导电性阻挡膜构成的层压结构的布线，制得半导体装置。
在上述实施例3中，当利用氧等离子体对酚醛清漆树脂膜进行RIE加工刚结束后，通过电子显微镜对具有由SOG膜图形和酚醛清漆树脂膜图形构成的2层图形的布线材料膜(第2导电性阻挡膜的TiN膜)的状态进行观察。
其结果是：如图6的SEM照片所示那样，酚醛清漆树脂膜图形无点蚀刻，确认具有忠实于SOG膜图形的形状。另外，位于2层图形壁部附近的第2导电性阻挡膜上完全没有须状腐蚀层生成。
因此，实施例3形成的布线具有忠实于最初所形成的抗蚀图形的尺寸。

Claims (18)

1.半导体装置的制造方法，其特征在于，包括如下工序：在半导体基板上依次堆积第1导电性阻挡膜、铝或铝合金的膜和第2导电性阻挡膜，形成层压结构的布线材料膜的工序；在上述第2导电性阻挡膜表面上依次形成有机材料膜、硅氧化膜和抗蚀膜的工序；通过平版印刷术将上述抗蚀膜形成图形，在硅氧化膜表面上形成抗蚀图形的工序；以上述抗蚀图形为掩模，采用至少含有氟的加工气体对上述硅氧化膜进行加工，在上述有机材料膜表面上形成氧化硅膜图形的工序；在以上述氧化硅膜图形为掩模，采用含有H和N的加工气体对上述有机材料膜进行加工，在上述导电性阻挡膜表面上形成有机材料膜图形后，在曝露于大气中之前，通过含有C的加工气体、含有H的加工气体或者含有O的加工气体的等离子体进行处理的工序；以及以上述氧化硅膜图形和有机材料膜图形为掩模，对上述布线材料膜进行蚀刻加工形成布线的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述第1、第2的导电性阻挡膜由选自Ti、TiN、Ta、TaN、W和WN中的至少一种膜形成。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述硅氧化膜是具有30-80nm厚度的旋涂玻璃膜。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述含有氟的加工气体是CHF3/O2、CF4/O2、C4F8/O2、CHF3/Ar、CF4/Ar、C4F8/Ar/O2。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述含有H和N的加工气体是N2/H2的气体。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述含有H和N的加工气体还含有O。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，上述含有H、N和O的加工气体是NH3/O2气体、N2/CH4/O2气体。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，上述含有H、N和O的加工气体的O2浓度小于等于10％。
9.根据权利要求1所述的半导体装置的制造方法，其特征在于，用于上述等离子处理的上述含有C的加工气体是选自CH4、C2H6、C3H8中的饱和烃气体、CO；上述含有H的加工气体是氢；上述含有O的加工气体是氧和CO2。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于，采用上述含有氟的加工气体的上述硅氧化膜的蚀刻加工、采用上述含有H和N的加工气体的上述有机材料膜的蚀刻加工和上述布线材料膜的蚀刻加工是通过反应离子蚀刻进行的。
11.半导体装置的制造方法，其特征在于，包括如下工序：在半导体基板上依次堆积第1导电性阻挡膜、铝或铝合金的膜和第2导电性阻挡膜，形成层压结构的布线材料膜的工序；在上述第2导电性阻挡膜表面上依次形成有机材料膜、硅氧化膜和抗蚀膜的工序；通过平版印刷术将上述抗蚀膜形成图形，在硅氧化膜表面上形成抗蚀图形的工序；以上述抗蚀图形为掩模，采用至少含有氟的加工气体对上述硅氧化膜进行加工，在上述有机材料膜表面上形成氧化硅膜图形的工序；将含有上述氧化硅膜图形的半导体基板设置在平行平板型等离子蚀刻处理装置的真空室内的一个平板电极上，向该室内导入含有O的加工气体，同时将该室内压力控制为小于等于1Pa，通过对另一个平板电极施加高频电能使该室内产生氧等离子体，以上述氧化硅膜图形为掩模，选择性地对有机材料膜进行蚀刻加工，在上述导电性阻挡膜表面形成有机材料膜图形的工序；以及以上述氧化硅膜图形和有机材料膜图形为掩模，对上述布线材料膜进行蚀刻加工进行布线的工序。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，上述第1、第2的导电性阻挡膜由选自Ti、TiN、Ta、TaN、W和WN中的至少一种膜构成。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于，上述硅氧化膜是具有30-80nm厚度的旋涂玻璃膜。
14.根据权利要求11所述的半导体装置的制造方法，其特征在于，上述含有氟的加工气体是CHF3/O2、CF4/O2、C4F8/O2、CHF3/Ar、CF4/Ar、C4F8/Ar/O2。
15.根据权利要求11所述的半导体装置的制造方法，其特征在于，上述含有O的加工气体是氧。
16.根据权利要求11所述的半导体装置的制造方法，其特征在于，上述室内的压力是0.5-1Pa。
17.根据权利要求11所述的半导体装置的制造方法，其特征在于，对上述另一个平板电极施加的高频电能具有100MHz的高频。
18.根据权利要求11所述的半导体装置的制造方法，其特征在于，采用上述含有氟的加工气体的上述硅氧化膜的蚀刻加工和上述布线材料膜的蚀刻加工是通过反应离子蚀刻进行的。
CNB200510092709XA 2004-08-18 2005-08-18 半导体装置的制造方法 Expired - Fee Related CN100423227C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004-238581 2004-08-18
JP2004238581 2004-08-18
JP2004238581 2004-08-18
JP2005179313A JP2006086500A (ja) 2004-08-18 2005-06-20 半導体装置の製造方法
JP2005-179313 2005-06-20
JP2005179313 2005-06-20

Publications (2)

Publication Number Publication Date
CN1738021A true CN1738021A (zh) 2006-02-22
CN100423227C CN100423227C (zh) 2008-10-01

Family

ID=35910171

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510092709XA Expired - Fee Related CN100423227C (zh) 2004-08-18 2005-08-18 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20060040502A1 (zh)
JP (1) JP2006086500A (zh)
KR (1) KR100806442B1 (zh)
CN (1) CN100423227C (zh)
TW (1) TWI272663B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211753B (zh) * 2006-12-29 2011-03-16 联华电子股份有限公司 半导体工艺
US7977244B2 (en) 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071611A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
JP2006086500A (ja) 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法
JP2006200442A (ja) * 2005-01-20 2006-08-03 Yamaha Marine Co Ltd 小型船舶の運転制御装置
US7842190B2 (en) * 2006-03-28 2010-11-30 Tokyo Electron Limited Plasma etching method
JP5047644B2 (ja) * 2007-01-31 2012-10-10 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8298958B2 (en) * 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment
JP2015115402A (ja) 2013-12-10 2015-06-22 キヤノン株式会社 導電体パターンの形成方法および半導体装置の製造方法
JP6821291B2 (ja) 2015-05-29 2021-01-27 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
US20200343043A1 (en) * 2019-04-29 2020-10-29 Spin Memory, Inc. Method for manufacturing a self-aligned magnetic memory element with ru hard mask

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157536B1 (ko) * 1994-11-18 1998-12-01 모리시다 요이치 드라이 에칭 방법
JP2763023B2 (ja) 1995-12-18 1998-06-11 日本電気株式会社 半導体装置の製造方法
JP2991171B2 (ja) 1997-10-17 1999-12-20 日本電気株式会社 ドライエッチング方法
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
JP2001196377A (ja) * 2000-01-14 2001-07-19 Seiko Epson Corp 半導体装置の製造方法
KR100450565B1 (ko) * 2001-12-20 2004-09-30 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
US20040180551A1 (en) * 2003-03-13 2004-09-16 Biles Peter John Carbon hard mask for aluminum interconnect fabrication
US20040192058A1 (en) * 2003-03-28 2004-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-etching plasma treatment to form dual damascene with improved profile
JP2006086500A (ja) 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977244B2 (en) 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process
CN101211753B (zh) * 2006-12-29 2011-03-16 联华电子股份有限公司 半导体工艺

Also Published As

Publication number Publication date
US20060040502A1 (en) 2006-02-23
JP2006086500A (ja) 2006-03-30
KR20060050512A (ko) 2006-05-19
TW200620413A (en) 2006-06-16
TWI272663B (en) 2007-02-01
KR100806442B1 (ko) 2008-02-21
CN100423227C (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
CN1738021A (zh) 半导体装置的制造方法
CN1139971C (zh) 具有多层布线的半导体器件的制造方法
JP2010103497A (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US20120220132A1 (en) Semiconductor device manufacturing method
JPS59134833A (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
CN1078741C (zh) 用干法刻蚀在半导体衬底上形成金属布线的方法
CN1902745A (zh) 在沟槽蚀刻中降低线条边缘粗糙度
WO2022100070A1 (zh) 光刻胶的处理方法及自对准双图案化方法
CN101030531A (zh) 用于控制衬底腐蚀的方法
CN1523656A (zh) 半导体装置的制造方法
CN1220485A (zh) 半导体器件的制造方法
CN1797718A (zh) 在半导体基底的金属结构表面去除残余物的方法
CN1967786A (zh) 等离子体蚀刻方法
CN1200564A (zh) 半导体器件的制造方法
CN1661799A (zh) 半导体器件
CN1959529A (zh) 形成蚀刻掩模的方法
CN1099700C (zh) 形成半导体器件金属布线的方法
CN1885521A (zh) 一种交叉线阵列结构有机分子器件的制备方法
CN100337321C (zh) 在半导体装置中形成金属接点的方法
CN1221809A (zh) Al基金属层的刻蚀方法
CN1959931A (zh) 干式蚀刻工艺后的清洗工艺
US20180025916A1 (en) Monolayer film mediated precision material etch
EP0917187A2 (en) Method of etching aluminium-based layer
US20220148879A1 (en) Method for treating photoresist and self-aligned double patterning method
JP2001284326A (ja) ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001