TWI272663B - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TWI272663B
TWI272663B TW094127171A TW94127171A TWI272663B TW I272663 B TWI272663 B TW I272663B TW 094127171 A TW094127171 A TW 094127171A TW 94127171 A TW94127171 A TW 94127171A TW I272663 B TWI272663 B TW I272663B
Authority
TW
Taiwan
Prior art keywords
film
pattern
process gas
semiconductor device
manufacturing
Prior art date
Application number
TW094127171A
Other languages
English (en)
Other versions
TW200620413A (en
Inventor
Hiroyuki Fukumizu
Shingo Honda
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200620413A publication Critical patent/TW200620413A/zh
Application granted granted Critical
Publication of TWI272663B publication Critical patent/TWI272663B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Description

1272663 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置之製造方法 【先前技術】 / 於半導體裝置之製造工序中，伴 7 T件隧兀件之細小化存在有 使可藉由微影而加工之光阻圖案之膜厚變薄的傾向。若將 ::之㈣光阻圖案作為遮罩’而對例如由半導體基板之 ΤιΝ膜（弟1導電性阻]!章膜、4 及TiN膜(第2導電性阻障 =)所構成之三層結構的佈線材料膜進行加工，則作為遮 :所必需之光，圖案之膜厚將會不足。其結果，難以形成 再現性良好之尚精度佈線圖案。 由此’於曰本專利特開2000_182998中揭示有以下將要 几p ^ ，使相對較厚之有機材料膜、氧 化石夕膜以及較薄之光阻膜依 、依久形成於上述佈線材料膜之第 2導電性阻障膜上。最卜 敢上層之先阻劑藉由微影技術而形成 光阻圖案。繼而，以該 光阻圖案為遮罩，並藉由含氟之製 程氧體例如CF4/〇2氣F，斜条儿 _ 對乳化秒膜實施蝕刻（例如反應 性離子蝕刻：RIE)加工，由 田此形成氧化矽膜圖案。繼而， 以該氧化矽膜圖案為遮 ^ …^ 士 旱並猎由含有N與Η之製程氣 體’例如含有ΝΗ3之掣# *触 表私乳體’對有機材料膜實施RIE加 工’由此形成相對較厚之有機材料膜圖案。 將包含形成有上述有耩 有機材枓膑圖案之佈線材料膜的半導 體基板，自用以形成兮 μ有機材料膜圖案之RIE裝置運送至 其它RIE裝置，於此 ^ 將上述有機材料膜圖案作為遮罩並 103817.doc 1272663 對上述佈線材料膜實施RIE加工，由此形成佈線層。即， 上述半導體基板於運送至其他RIE裝置之過程中將會暴露 :大氣: '然而，若形成有機材料膜圖案之佈線材料膜暴 路於大氣中，將會於遮罩材料即有機材料膜圖案近旁所露 出之佈線材料膜的第2導電性阻障膜（例如TiN膜）部分，2 生由氟所導致之腐姓層。如此之腐姓層，於藉由上述遮罩 材料對佈線材料膜實施RIE加工時，將會作為多餘之敍刻 =而作用。由此’難以於藉由多層光阻法所形成之遮罩 材料上形成可靠之佈線。 【發明内容】 依據本發明’提供一種半導體裝置之製造方法，其包含 如下工序.於+導體基板上依次沉積第i導電性阻障膜 :=合金之膜及第2導電性阻障膜，形成積層結構的佈 線材料膜之工序； 於上述第2導電性轉膜表面依次形成 化矽膜及光阻膜之工序； 十胰虱 错由微影使上述光阻膜圖案化， 膜表面之4 ; 4先阻圖案於氧化石夕 f上述光阻圖案為遮罩，藉由至少含有“製 残，形成—案於上述有機材料 上述氧切膜圖案為遮罩’藉由含有⑽ 乳4刻加工有機材料膜’於上述導電性阻障膜 ^ 有機材料膜圖案之後，在暴露於 ％
矾肀之則，藉由含有C J038l7.doc !272663 之製程氣體、含有Η之製程氣 電襞實施處理之工序；及 #3有0之製程氣體之 加::=Γ膜圖案以及有機材料膜圖案為遮單，_ 上述佈線材料膜而形成佈線之工序，· " 又，依據本發明，提供一種 包含如下τ皮·、… 牛導體裝置之製造方法，其 .於半導體基板上依次沉積第1導電性阻障 膜、鋁或鋁合金之膜Ρ ^ 的佈線材料膜之工序； ，阻障膜’形成積層結構 =歸㈣、氧切鼓綠㈣切❹ 導電悻阻障膜表面之工序； 弟2 =由微影使上述光阻膜圖案化’形成光阻圖案於氧化石夕 膘表面之工序； :上述光阻圖案為遮罩，#由至少含有氟之製程氣體钱 1 〇工上述氧切膜，形成氧化賴®案於上述有機材料 膜表面之工序，·
將含有上述氧化石夕膜圖案之㈣體基板言免置於平行平板 型：漿蝕刻處理裝置之真空腔室内一方的平板電極上，導 入含〇之製程氣體至同腔室π，並且使同腔室内之壓力成 為1_ Pa以下，藉由施加高頻電力至另一方之平板電極上， 使同腔至内產生氧電漿，以上述氧化矽膜圖案為遮罩，蝕 J力有枯:材料膜，形成有機材料膜圖案於上述導電性阻 障膜表面之工序；及 以上述氧化矽膜圖案以及有機材料膜圖案為遮罩，蝕刻 加工上述佈線材料膜而形成佈線之工序。 103817.doc 1272663 ‘【貪施方式】 明以下’對本發明之半導體裝置之製造方法加以詳細說 (第1實施形態） 根據以下第1工序至第4工序對該第i實施形態加以 明。 (第1工序） 於半導體基板上依次沉積第i導電性阻障膜、鋁或鋁合 金膜及第2 V電性阻障膜，由此形成積層結構之佈線材料 膜。繼而，使有機材料膜、氧化石夕膜及光阻膜依次形成於 該佈線材料膜之第2導電性祖障膜表面。 上述積層結構之佈線材料膜，形成於例如半導體基板上 之第1層、第2層以及其以上之層的層間絕緣膜表面。 上述第1、第2導電性阻障膜用以防止位於該等中間位置 的鋁或鋁合金膜之電子遷移。該等導電性阻障膜由選自例 如Ti、TiN、Ta、TaN、W&WN中之至少一層以上之膜而 形成。 至於上述鋁合金，可列舉例如A：USi合金、A1_Cu合金或 者Al-Cu-Si合金等。
至於上述有機材料膜，可使用例如酚醛清漆樹脂膜（JSR 公司製造商πα名· PER IX 370G)、塗布型碳膜及電漿CVD 碳膜等。 至於上述氧化矽膜，可使用例如Spin 〇n glass(s〇G，旋 塗玻璃）膜。較好的是該氧化矽膜具有3〇至8〇 nm之厚度。 103817.doc 1272663 若使用如此般厚度之氧化石夕膜，則可相對有效地防止因氣 « :斤導致之腐㈣產生於形成有機材料臈圖案後的佈線材料 騰部分。 •至於上述光_，可使關如化學增㈣綠劑⑽公 司製造商品名：M60G)、含有偶氮蔡西昆與㈣清漆樹脂之 光阻劑（JSR公司製造商品名：1X770)等。 (第2工序） •、藉由使用有例如KrF步進機或者ArF步進機之微影使上述 光阻膜圖案化，並於氧介石々趨：主 乳化矽膜表面形成所期望之光阻圖 案。繼而’將該光阻圖案作為遮罩，並藉由至少含有氟 (F)之製程氣體而對上述氧化残實施姓刻加工，由此於 有機材料膜表面形成氧化石夕膜圖案。 至於上述含有氣之製程氣體，可使用例如CHF3/〇2、 π4/〇2、C4F8/〇2、CHF3/Ar、CF4/Ar 及 C4F8/Ar/〇2。使用有 該製程氣體之蝕刻加工較好的是採用例如藉由光阻圖案可 • y成可罪之氧化矽膜圖案的反應性離子蝕刻（RE)加工。 (第3工序） 將上述氧切膜圖案作為遮罩，藉由含有Η以及N之製 2氣體，或者含有Η、N以及0之製程氣體而對有機材料膜 員鈿蝕刻加工’由此形成有機材料膜圖案於上述第2導電 ，阻，膜表面。其後於暴露於大氣中之前，、藉由含有C之 裝私礼體、含有Η之製程氣體或者含有〇之製程氣體之電 水而對具有上述有機材料膜圖案之半導體基板實施處理。 至於3有上述Η以及Ν之製程氣體，可使用例如^叫氣 103817.doc -10- 1272663
I I 體等，而至於含有Η、N以及0之製程氣體可使用例如 NH3/〇2、N2/ch4/〇2氣體等。至於含有η、N以及〇之製程 氣體，較好的是使用低〇2濃度（例如10〇/。以下）之氣體。使用 有该製程氣體之钱刻加工，較好的是採用例如對於氧化石夕 膜圖案可形成更可靠之有機材料膜圖案的反應性離子蝕刻 (RIE)加工。
至於用於上述電漿處理之含有C之製程氣體，可列舉例 如έ有CH4、GH6及等之飽和烴氣體、c〇等，而至於 含有Η之製程氣體可列舉例如氫等，至於含有〇之製程氣 體可列舉例如氧、C〇2等。於該電漿處理中，尤其較好的 是使用如飽和烴氣體之含有C與η的製程氣體。 如此之第3工序中，將氧化矽膜圖案作為遮罩，並藉由 含有Η以及Ν之製程氣體，或者含有Η、Ν以及製程氣 體而對有機材料膜實施蝕刻加工，且於上述導電性阻障膜 表面形成有機材料膜圖案之後，於暴露於大氣中之前，藉 由含有上述C(或者C與Η)之製程氣體，含有Η之製程氣體 或者含有G之製程氣體之電漿而對具有上述有機材料膜圖 案之半V體基板實施處理，藉此可抑制或者防止於大氣中 存在有水分之情形下，含有上述F之製程氣體與含有Η以及 Ν之製程氣體生成具有對上述第2導電性阻障膜之腐錄的 鼠化氨可抑制或者防止作為多餘之_遮罩而作用 於自有機材料膜圖案露出之佈線材料膜部分的腐钱層之生 成。该情形可藉由下述反應機構而實現。 實施例如含有上述C之製程氣體之電漿處理，藉此上述 】〇38]7.doc Ϊ272663 生之氣化物以及氨附著於自有機材料膜圖 案路出之佈線材料膜(第2導電性阻障膜)部分， 時，將藉由碳所生成之碳膜# 、 >L月/ 材料模部分。皇/果Λ 等附著物之佈線 中，上述m 漿處理後暴露於大氣 迚反膜亦可作為對水分之遮蔽膜而起作 止於自有機材料膜圖案露出之佈線材 障膜)部分產生腐㈣較強之氣化氨與水蒸氣之反應 a貫施合有上述Η之製程氣體之電漿處理，藉此上述彭程 生之氣化物以及氨附著於自有機材料膜露出：佈 Ί㈣⑷導電性阻障膜）部分’於上述情形時，使該氟 化物轉換為面蒸氣屢之狀化氯並揮發除去。其結果，於實 施除去氟源之電漿處理後，即使暴露於大氣中亦可除去: 有腐蝕性之氟化氨中之氟。 〃 貫施含有上述0之製程氣體之電漿處理’藉此上述各梦 程氣體所產生之“物以及氨附著於自有機材料膜圖宰露 出之佈線材料臈（第2導電性阻障膜）部分，於上述情形時， 含f該等附f物之第2導電性阻障膜部分將得以氧化並由 ”乳化膜後盖。其結果’即使於該電漿處理後暴露於大氣 中’上述氧化膜作為對水分之遮蔽膜而作用，故而可防止 於自有機材料膜所露出之第2導電性阻障膜部分產生 腐蝕性之氟化氨與水蒸氣之反應。 (第4工序） 將由上述氧化石夕膜圖案以及有機材料膜圖案之所構成之 2層圖案作為遮罩，並對上述佈線材料實施姓刻加工，例 103817.doc -12- 1272663 如實施RIE加工，籍此形成佈線。 至於该第4工序中之蝕刻加工，可如上述般抑制或者防 止作為多餘之蝕刻遮罩而起作用之腐蝕層生成於自有機材 料膜圖案露出之第2導電性阻障膜部分。由此，可於遮罩 材料之有機材料膜圖案上形成可靠之佈線。 (第2實施形態） 根據下述第i工序至第4工序對該第2實施形態加以說 明。
(弟1工序） 於半導體基板上依次沉積第1導電性阻障膜、！呂或紹合 王膜及第2 V電性阻障膜並形成積層結構之佈線材料膜。 知而’使有機材料膜、氧㈣膜及光阻膜依次形成於該佈 線材料膜之第2導電性阻障膜表面。 該第1工序與上述第1實施形態之第1工序相同，且上述 積層結構之佈線材料膜之形成位置，以及第丨、第2之導電 性阻障、15合金、有機材料膜、氧切膜、光阻膜之材料 亦與於第1實施形態所述之相同。 (第2工序） 、、精由使用有例如KrF步進機或者ArF步進機之微影而使_ 述光阻膜圖案化’由此形成所期望之光阻®案於氧化石夕】 表面°繼而’將該光阻圖案作為遮罩並藉由至少含有氣 製程氣體而對上述氧化石夕膜實施㈣加工，由此形成氧, 矽膜圖案於有機材料膜表面。 °亥第2工序與上述第1實施形態之第2工序相同，且光j 103817.doc -13- 1272663 l形成方法、含有氟之製程氣體以及藉由該製程氣體 之乳化石夕膜圖案之形成方法，亦與於第1實施形態中所述 之，同。使用有含有上述氣之製程氣體之钱刻加工，較好 2是採用例如對於光阻圖案可形成更可靠之氧化矽膜圖案 反應性離子蝕刻（RIE)加工。 (第3工序） /字具有上述氧切膜圖案之半導體基板設置於平行平板 ”漿餘刻處理裝置（例如平行平板型rie裝置）之真空腔 =内：側之平板電極上、繼而，對同腔室内之氣體進行真 二排乳’且於同腔室内導入含有0之製程氣體而使腔室内 T壓：為1 Pa以下。於同腔室内之另一側之平板電極上， 二加:於13.56 MHz之高頻電力’例如1〇〇 MHz之高頻電 季曰此使乳電漿產生於同腔室内之平行平板電極間之區 ^。此時，將上述氧化石夕膜圖案作為遮罩，並對上述有機 =以施㈣且較㈣是實減隸離子敍刻 阻障：面。由此使有機材料膜圖案形成於上述第2導電性 至於含有上述〇之製程氣體’可列舉例如氧等。 當使氧電漿產生於上述真空腔室内時，若該腔室内 :超過1 Pa’則將氧化石夕膜圖案作為遮罩並對有機材料膜 …虫刻加工時’將會產生側面银刻，由此難以形成可」 之有機材料膜圖案於氧切膜圖案上。故而相對較好的？ 腔室内壓力為〇·5至1 Pa。 、疋 於如此之第3工序中，導入冬古^ & I入5有〇之製程氣體至上述腔室 103817.doc •14- 1272663
Pa以下，且對施加於另一側之
(第4工序） 内並使腔室内之壓力為1 板電極之局頻電力自通1 之高頻化，藉此可盡斗^ 將上述氧化矽膜圖案以及有機材料膜圖案作為遮罩，並 對上述佈線材料膜實施蝕刻加工，例如rie法加工，籍此 形成佈線。 於該第4工序之蝕刻加工中，如上述般並不使作為蝕刻 _ 遮罩而起作用之腐蝕層產生於自有機材料膜露出之佈線材 料膜（第2導電性阻障膜）部分，因此可於作為遮罩材料之有 機材料膜圖案上形成可靠之佈線。 以下，參照圖式對本發明之實施例加以詳細地說明。 (實施例1) 如圖1A所示藉由CVD法使含有Si〇2之層間絕緣膜2沉積 於半導體基板即石夕基板1表面。藉由錢鐘法依次將各自厚 度為10 nm、30腿之鈦/氮化鈦之第1導電膜3，厚度為220 nm 之Al-Cu合金膜（A1合金膜）4以及各自厚度為1〇 mil、3〇 nm 103817.doc 15 I · 1272663 之第2導電性鈦/氮化鈦之阻障膜5，成膜於該層間絕緣膜2 表面，由此形成具有3層結構（實質5層結構）之佈線材料膜 6°繼而’藉由旋塗法於該佈線材料之第2導電性阻障 膜5表面’依次形成有機材料膜即厚度細_之㈣清漆 樹脂膜（JSR公司製造商品名：PER IX37〇g)7以及厚度8〇咖 之SOG膜8進而’於該8〇(}膜8表面塗布化學增幅型光阻 劑（JSR公司製造商品名：_G)，並使之乾燥而形成厚度 200 nm之光阻膜9。
繼而’藉由使用有KrF步進機之微影使上述光阻膜9圖案 化並於如圖1崎不般使寬11〇 nm之光阻圖案卿成於 S〇G膜8表面。繼而，將梦基板i運送至平行平板型之反應 :離子蝕刻(RIE)裝置腔室内之下部平板電極上。對同腔 室内之氣體進行排氣，並且分別以1〇〇咖及2〇 “cm之流 量將製程氣體即CHF3以及A供給至腔室内，並使之真空 度為6Pa，其後，將13.56MHz、5〇〇歡灯輸出施加^ 部平板電極。此時，如圖1C所示般將光阻圖案1〇作為遮罩 而RIE加工SOG膜8，由此形成有s〇G膜11。 繼而，自上述RIE裝置腔室將具有s〇G膜圖案n之矽基 板1取出至大氣中，並運送至其他之平行平板型裝置腔 室内之下部平板電極上。對該RIE裝置腔内室之氣體進行 排氣’並且分別以300 seem及60 seem之流量將製程氣體即 ΝΑ以及A供給至腔室内，並使真空度為6 pa，其後，將 13.56 MHz、500 W之RF輸出施加至下部平板電極上。此 時，將SOG膜圖案11作為遮罩而對酚醛清漆樹脂膜？實施 103817.doc -16- 1272663 I 4 RIE加工’由此形成酚醛清漆樹脂膜圖案12。其後，對同 RIE裝置腔室内之製程氣體進行真空排氣，並且以1〇〇 SCCm之流量將製程氣體即CEU供給至腔室内，並使真空度 為3 Pa，其後，將13·56 MHz、5〇〇 w之出施加至下部 平板電極4秒鐘，藉此於自酚醛清漆樹脂膜圖案12露出之 第2阻障膜5表面部分，實施（：]9[4之電漿處理（圖⑴圖示）。 繼而，將具有由上述s〇G膜圖案u以及酚醛清漆樹脂膜 圖案12所構成之2層圖案的石夕基板j，自上述rie裝置腔室 内取出至大氣中，並運送至lcp型RIE裝置腔室内的下部電 極。對該R㈣置腔室内之氣體進行排氣，並且將含有 F3 CljBClA製程氣體供給至腔室θ，並使之為特 定之真空度後，施加RF輸出。此時，將含有由s〇g膜圖案 11以及㈣清漆樹脂膜圖案12所構成之2層圖案作為遮 罩，並對佈線材料膜6之第2導電性阻障膜5進行RIE加工。 、麄而對同L至内之氣體進行真空排氣，並且將含有 CH4、Cl2及BCl3之製程氣體供給至腔室内，並使之為特定 真空度之後’施加RF輪屮 μ 称出。此時，將上述2層圖案作為遮 罩’並對佈線材料膜6之Α1人+ 4 # 1 口孟膜4貫施RIE加工。繼而， 對同腔室内之氣體進行直允 一工排乳，並於上述第2導電性阻 障膜5之RIE加工之相间故从π 〃件下’對佈線材料膜6之第1導電 性阻障膜3實施RIE加工，鉉a ^ ^ ^ 错此如圖1E所示般使由第1導電 性阻P羊膜3、A1合金膜4以 ^ ^ ^ 1 〇 ^ ^ 弟V電性膜5所構成之積層結 構之佈線13形成於層間絕 緣膜2表面，由此製造半導體裝 置0 103817.doc 1272663 (比較例1) 藉由平行平板型RIE裝置將SOG膜圖案作為遮罩，並對 酚醛清漆樹脂膜實施RIE加工而形成酚醛清漆樹脂圖案之 後’並不貫施CH4之電衆處理’而將其自上述Rig裳置月允 室内取出至大氣中，並運送至ICP型RIE裝置腔室内的下部 電極上，且除對佈線材料膜實施RIE加工以外，藉由與實 施例1相同之方法而形成佈線並製造半導體裝置。 於上述實施例1以及比較例1之半導體裝置之製造中，將 含有由SOG膜圖案及酚醛清漆樹脂膜圖案所構成之2層圖 案的矽基板，自平行平板型RIE裝置腔室内取出至大氣中 之後，並於運送至ICP型RIE裝置中之腔室内的下部電極上 之前，藉由電子顯微鏡觀察含有由SOG膜圖案及酚駿清漆 樹脂膜圖案所構成之2層圖案之佈線材料膜（第2導電性阻 障膜之TiN膜）的狀態。 其結果，比較例1中，如圖2之SEM相片所示般位於2層 圖案之壁部進旁之第2導電性阻障膜的TiN膜上，奪狀生成 有腐钱層。 與此相對，實施例1中，如圖3之SEM相片所示般位於2 層壁部近旁之第2導電性阻障膜之TiN膜上，並無髯狀腐蝕 層生成。 藉由如此之髯狀腐蝕層之生成與否可判斷··比較例i中 所形成之佈線，相比最初所形成之光阻圖案之寬度（11〇 nm)， 其尺寸變粗，相對於此，實施例i中所形成之佈線具有可 靠之寬度（110 nm)於光阻圖案上。 103817.doc -18- 1272663 (實施例2 ) 與實施例1相同地於平行平板型RIE裝置腔室内，將s〇G 膜圖案作為遮罩並對酚醛清漆樹脂膜實施RIE加工，而形 成㈣清漆樹脂膜圖案之後，對同R職置腔室内之製程》 氣體進行真空排氣，並且以· _之流量將製程氣= H2供給至該腔室内並使真空度為4 pa，進而將以％ MHz、500玫之灯輸出施加至下部平板電極6秒鐘，藉此 於自祕清漆樹脂膜圖案露出之第2導電性阻障膜^部 分’實錢2之電漿處理，除此之外，藉由與實施例！相同 之方法形成佈線，並製造半導體裳置。 於上述實施例2中，進行H2電漿處理後立刻藉由電子顯 微鏡而觀察到含有由s〇G膜圖案以及酸清漆樹脂膜圖案所 構成之2層圖案的佈線材料膜（第2導電性阻障膜之丁取膜） 之狀態。其結果，如圖4之SEM相片所示般位於2層圖案之 壁部近旁之第2導電性阻障膜的™膜上，並無髯狀腐#層 生成。又，醛清漆樹脂膜圖案亦並未侧面蝕刻。 藉由並未生成如此之髯狀腐蝕層可以判斷：實施例2中 所形成之佈線具有可靠之尺寸於最初所形成之光阻圖案 上。 (實施例3) 圖5係表示用以形成該實施例3之有機材料膜圖案（醛清 漆樹脂膜圖案）的平行平板型RIE裝置之概略剖面圖。 具有真空腔室21之處理容器22，於其底部連接有排氣管 23。該排氣管23連接於如並未圖示之真空泵般之排氣設 103817.doc -19- 1272663 備。下部平板電極24及上部平板電極25，彼此相對向配置 於上述腔室21内。上述下部平板電極24，得以支持於貫通 插入上述處理容器22底部的第1支持體26。該第i支持體％ 以及上述處理容器22處於接地狀態。上述上部平板電極 25，得以支持於貫通插入上述處理容器22上部的第2支持 體27 ”亥苐2支持體25絕緣於與上述處理容器22之插入 處，且與100 MHz之高頻電源28相連接。用以導入氧氣體 之氣體導入管29，其下部貫通上述處理容器22之上部，並 插入固定於上部平板電極25之中心附近，則氧氣體得以自 其下端而朝向下部平板電極24導入。 首先’根據與實施例1相同之方法實施以下處理。即， 使層間絕緣膜沉積於矽基板表面，並於該層間絕緣膜表面 上形成由鈦/氮化鈦之第i導電性阻障膜、A1_Si_Cu合金膜 (A1合金膜）以及鈦/氮化鈦之第2導電性阻障膜所構成之^層 結構（實質5層結構）的佈線材料膜。繼而，藉由旋塗法於佈 線材料膜之第2導電性阻障膜表面，依次形成有機材料膜 之厚度300 nm之酚醛清漆樹脂膜（JSR公司製造商品名： PER IX3 70G)以及厚度80 nm之SOG膜。繼而，使化學增幅 型光阻圖案形成於S〇G膜表面之後，將光阻圖案作為遮罩 並對SOG膜進行RIE加工，由此形成s〇G膜圖案。 繼而，將具有SOG圖案之矽基板30運送至上述圖9所示 之RIE裝置中之真空腔室21内的下部平板電極以上。使未 圖示之真空管運行並通過排氣管23對腔室21内之氣體進行 排氣，並且以150 seem之流量將製程氣體即〇2自氣體導入 103817.doc -20- 1272663 官29導入至下部、上部之平板電極24、25之間的腔室幻區 域中，並使真空腔室2丨内之氣體壓力為工以。繼而，將 1〇〇 MHz、2000 w之RF輸出自高頻電源28施加至上部平板 電極25上，藉由此使下部、上部之平板電極24、25之間產 生氧電漿。此時，將S0G膜圖案作為遮罩並對酚醛清漆樹 脂膜實施RIE加工，由此形成酚醛清漆樹脂膜圖案。 繼而，將含有由S0G膜圖案以及酚醛清漆樹脂膜圖案所 構成之2層圖案之矽基板，自圖9所示之上述尺正裝置腔室 内取出至大氣中。其後，與實施例丨相同地，將其運送至 位於ICP型RIE裝置中之腔室内之下部電極，並將由s〇G膜 圖案以及酚醛清漆樹脂膜圖案所構成之2層圖案作為遮 罩，依次對佈線材料膜之第2導電性阻障膜、八丨合金膜以 及第1 V電性阻障膜進行尺正加工’藉此於層間絕緣膜表面 上形成由第1導電性阻障膜、A1合金膜以及第2導電性阻障 膜所構成之積層結構的佈線，由此製造半導體裝置。 上述實施例3中，藉由氧電漿進行酚醛清漆樹脂膜之RIE 加工後，立刻通過電子顯微鏡觀察到具有由S〇G膜圖案及 醛巧漆樹脂膜圖案所構成之2層圖案之佈線材料膜（第2 導電性阻障膜之TiN膜）的狀態。 其結果，可確認如圖6之SEM相片所示般酚醛清漆樹脂 膜圖案並未側面蝕刻，且具有可靠之形狀於s〇G膜圖案 上。又，位於2層圖案之壁部近旁的第2導電性阻障膜上， 並無奪狀腐钱層生成。 因此，實施例3中所形成之佈線具有可靠之尺寸於最初 103817.doc -21 - 1272663 蛴形成之光阻圖案上。 【圖式簡單說明】 圖1A至圖1E係表示本發明實施例1中之半導體裝置之製 - 造工序的剖面圖。 圖2係於比較例！之半導體裝置之製造中，所拍攝的含有 層狀之SOG膜圖案以及齡醛清漆樹脂膜圖案之佈線材料膜 的，該SEM相片拍攝於自平行平板型RIE裝置之腔室取出 至大氣中之後，且於運送至ICp型RIE裝置中之腔室内的下 •部電極之前。 圖3係於貫施例1之半導體裝置之製造中，所拍攝的含有 層狀之SOG膜圖案以及酚醛清漆樹脂膜圖案之佈線材料膜 的SEM相片，該SEM相片拍攝於自平行平板型RIE裝置之 腔室内取出至大氣中之後，且於運送至1(：1>型尺正裴置中之 腔室内的下部電極之前。 圖4係於實施例2之半導體裝置之製造中，所拍攝的含有 φ 層狀S〇G膜圖案或酚醛清漆樹脂膜圖案之佈線材料膜的 SEM相片，该SEM相片拍攝於自平行平板型RI]g裝置之腔 室内取出至大氣中之後，且於運送至lcp型RIE裝置中之腔 室内的下部電極之前。 圖5係表示用以形成實施例3之有機材料膜圖案（酚醛清 漆樹脂膜圖案）的平行平板型RIE裝置之概略剖面圖。 圖6係於實施例3之半導體裳置之製造中，所拍攝的佈線 材料膜之SEM相片’該佈線材料膜矽具有由藉由圖5之平 行平板型RIE裝置而形成㈣清漆樹脂膜圖案後的s〇g膜 103817.doc -22- 1272663 圖’案以及酚醛清漆樹脂膜圖案所構成之2層圖案。 【主要元件符號說明】 1 碎基板 2 層間絕緣膜 3 第1導電膜 4 Al-Cu合金膜（A1合金膜） 5 第2導電性鈦/氮化鈦之阻障膜 6 佈線材料膜 _ 7 酚醛清漆樹脂膜 8 SOG 膜 9 光阻膜 10 光阻圖案 11 SOG膜圖案 12 酚醛清漆樹脂膜圖案 13 積層結構之佈線 21 真空腔室 ® 22處理容器 23 排氣管 24 下部平板電極 25 上部平板電極 26 第1支持體 27 第2支持體 2 8 南頻電源 29 氣體導入管 103817.doc -23-

Claims (1)

1272663 、申請專利範圍： -種半導體裝置之製造方法，其包含如下工序： 於半導體基板上依次沉積第】導電性阻障膜、紹或銘 合金之膜及第2導雷性阳暗# "丄、 冤阻障膜，形成積層結構之佈線材 料膜之工序； >於上述第2導電性阻障膜表面依次形成有機材料膜、 氧化矽膜及光阻膜之工序； 藉由微影使上述光阻膜圖案化，形成光阻圖案於氧化 石夕膜表面之工序； 以上述光阻圖案為遮罩，藉由至少含有氣之製程氣體 加工上述氧化矽膜，形成氧化矽膜圖案於上述有機材料 膜表面之工序； 以上述氧化矽膜圖案為遮罩，藉由含有Η&Ν之製程氣 體加工有機材料膜，於上述導電性阻障膜表面形成有機 材料膜圖案後，在暴露於大氣中之前，藉由含有c之製 程氣體、含有Η之製程氣體或者含有〇之製程氣體的電漿 貫施處理之工序；及 以上述氧化矽膜圖案及有機材料膜圖案為遮罩，蝕刻 加工上述佈線材料膜而形成佈線之工序。 2·如請求項1之半導體裝置之製造方法，其中上述第1、第 2導電性阻障膜含有選自Ti、TiN、Ta、TaN、W及WN中 之至少一種膜。 3·如請求項1之半導體裝置之製造方法，其中上述氧化石夕 膜係具有30至80 nm厚度之Spin on glass (旋塗玻璃）膜。 103817.doc 1272663 •'二未項1之帛導體裝置之製造方法，#中含有上述氟 之製程氣體係 chf3/o2、cf4/o2、c4F8/〇2、CHIVAr、 CF4/Ar、c4F8/Ar/〇2。 月求項1之半導體裝置之製造方法，其中含有上述H及 N之製程氣體係N2/H2氣體。 月长項1之半導體裝置之製造方法，其中含有上述Η及 Ν之製程氣體進而含有0。 7·如請求項6之半導體裝置之製造方法，其中含有上述η、 Ν以及〇之製程氣體係ΝΗ3/02氣體、N2/CH4/〇2氣體。 8.如請求項7之半導體裝置之製造方法，其中含有上述h、 N以及0之製程氣體之〇2濃度為10%以下。 9·如請求項丨之半導體裝置之製造方法’其中用於上述電 漿處理之含有上述c之製程氣體係選自ch4、c2H6、c3Hs 之飽和烴氣體、CO，而含有上述Η之製程氣體係氫，3含8 有上述Ο之製程氣體係氧、C〇2。 1〇·如請求項1之半導體裝置之製造方法，其中使用含有上 述氟之製程氣體的上述氧化矽膜之蝕刻加工、使用含有 上述Η及N之製程氣體的上述有機材料膜之蝕刻加工以及 上述佈線材料膜之蝕刻加工，係由反應性離子蝕刻所進 行。 11· 一種半導體裝置之製造方法，其包含如下工序： 於半導體基板上依次沉積第丨導電性阻障膜、鋁或鉋 合金之膜及第2導電性阻障膜，形成積層結構之佈線材 料膜之工序； 103817.doc 1272663 β於上述第2導電性阻障膜表面依次形成有機材料膜、 氧化矽膜及光阻膜之工序，· 藉由微影使上述光阻膜圖案化，形成光阻圖案於氧化 石夕膜表面之工序； 以上述光阻圖案為遮罩，藉由至少含有氣之製程氣體 加工上述减㈣，形成氧切㈣案於上述有機材料 膜表面之工序； 將含有上述氧化矽膜圖案之半導體基板設置於平行平 .板型電漿蝕刻處理裝置之真空腔室内之一方的平板電極 上，導入含〇之製程氣體至同腔室内，並且使同腔室内 之壓力成為1 Pa以下，藉由施加高頻電力至另一方之平 板電極上，使同腔室内產生氧電漿，以上述氧化矽膜圖 案為遮罩，選擇性蝕刻加工有機材料膜，形成有機材料 膜圖案於上述導電性阻障膜表面之工序；及 以上述氧化矽膜圖案及有機材料膜圖案為遮罩，蝕刻 加工上述佈線材料膜而形成佈線之工序。 U·如請求項丨丨之半導體裝置之製造方法，其中上述第1、 第2導電性阻障膜含有選自Ti、TiN、Ta、TaN、w以及 WN中之至少一種膜。 13·如請求項11之半導體裝置之製造方法，其中上述氧化石夕 膜係具有30至80 nm厚度之Spin on glass(旋塗玻璃）膜。 14.如請求項11之半導體裝置之製造方法，其中含有上述氟 之製程氣體係 CHF3/02、CF4/02、C4F8/02、CHF3/Ar、 CF4/Ar、C4F8/Ar/02。 103817.doc 1272663 15·如清求項11之半導體裝置之製造方法，其中含有上述ο 之製程氣體係氧氣。 •如晴求項π之半導體裝置之製造方法，其中上述腔室内 之壓力為0.5至1 pa。 17·如請求項11之半導體裝置之製造方法，其中於上述另一 方之平板電極處，高頻電力具有1〇〇 MHz之頻率。 18·如請求項11之半導體裝置之製造方法，其中使用含有上 述氧之製程氣體的上述氧化矽膜之蝕刻加工以及上述佈 線材料膜之蝕刻加工，係由反應性離子蝕刻所進行。
103817.doc
TW094127171A 2004-08-18 2005-08-10 Method for manufacturing semiconductor device TWI272663B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004238581 2004-08-18
JP2005179313A JP2006086500A (ja) 2004-08-18 2005-06-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200620413A TW200620413A (en) 2006-06-16
TWI272663B true TWI272663B (en) 2007-02-01

Family

ID=35910171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094127171A TWI272663B (en) 2004-08-18 2005-08-10 Method for manufacturing semiconductor device

Country Status (5)

Country Link
US (1) US20060040502A1 (zh)
JP (1) JP2006086500A (zh)
KR (1) KR100806442B1 (zh)
CN (1) CN100423227C (zh)
TW (1) TWI272663B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071611A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
JP2006086500A (ja) 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法
JP2006200442A (ja) * 2005-01-20 2006-08-03 Yamaha Marine Co Ltd 小型船舶の運転制御装置
US7842190B2 (en) * 2006-03-28 2010-11-30 Tokyo Electron Limited Plasma etching method
US7977244B2 (en) 2006-12-18 2011-07-12 United Microelectronics Corp. Semiconductor manufacturing process
CN101211753B (zh) * 2006-12-29 2011-03-16 联华电子股份有限公司 半导体工艺
JP5047644B2 (ja) * 2007-01-31 2012-10-10 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8298958B2 (en) * 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment
JP2015115402A (ja) 2013-12-10 2015-06-22 キヤノン株式会社 導電体パターンの形成方法および半導体装置の製造方法
JP6821291B2 (ja) 2015-05-29 2021-01-27 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
US20200343043A1 (en) * 2019-04-29 2020-10-29 Spin Memory, Inc. Method for manufacturing a self-aligned magnetic memory element with ru hard mask

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157536B1 (ko) * 1994-11-18 1998-12-01 모리시다 요이치 드라이 에칭 방법
JP2763023B2 (ja) 1995-12-18 1998-06-11 日本電気株式会社 半導体装置の製造方法
JP2991171B2 (ja) 1997-10-17 1999-12-20 日本電気株式会社 ドライエッチング方法
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
JP2001196377A (ja) * 2000-01-14 2001-07-19 Seiko Epson Corp 半導体装置の製造方法
KR100450565B1 (ko) * 2001-12-20 2004-09-30 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
US20040180551A1 (en) * 2003-03-13 2004-09-16 Biles Peter John Carbon hard mask for aluminum interconnect fabrication
US20040192058A1 (en) * 2003-03-28 2004-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-etching plasma treatment to form dual damascene with improved profile
JP2006086500A (ja) 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20060050512A (ko) 2006-05-19
US20060040502A1 (en) 2006-02-23
CN1738021A (zh) 2006-02-22
KR100806442B1 (ko) 2008-02-21
TW200620413A (en) 2006-06-16
CN100423227C (zh) 2008-10-01
JP2006086500A (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
TWI272663B (en) Method for manufacturing semiconductor device
US6331380B1 (en) Method of pattern etching a low K dielectric layer
US6080529A (en) Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
US20060199370A1 (en) Method of in-situ ash strip to eliminate memory effect and reduce wafer damage
TWI299190B (en) Method of etching a trench in a silicon-containing dielectric material
JP2002510878A (ja) 低ｋ誘電体をエッチングする方法
JP2001526461A (ja) 酸化窒化珪素と無機反射防止皮膜をエッチングするための方法
KR20080021632A (ko) 층간 절연막 및 배선 구조와 그것들의 제조 방법
TW201005872A (en) Boron nitride and boron-nitride derived materials deposition method
TWI299189B (en) Semiconductor device fabrication method
JPH11176814A (ja) 半導体装置の製造方法
TWI244136B (en) Low oxygen content photoresist stripping process for low dielectric constant materials
JP2004247675A (ja) 半導体装置の製造方法
TW200525583A (en) Method of manufacturing semiconductor device
JP2003526897A (ja) 後続のエッチング中のマスキングとして有用な、またはダマシン構造に有用な、パターニングされた層のエッチング方法
TW200411770A (en) Method for manufacturing a semiconductor device
JP2010287655A (ja) 半導体装置の製造方法
JP3585901B2 (ja) デュアルダマシンの配線形成方法
TW517271B (en) Method of manufacturing semiconductor device
TW400578B (en) Method of etching aluminum-based layer
TW200428470A (en) Method for manufacturing semiconductor device
JP2004071731A (ja) エッチング方法
JPH1167909A (ja) 半導体装置の製造方法
TW201101394A (en) Method of etching a multi-layer
US7924547B1 (en) RuO0.8 electrode and structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees