JP3191407B2 - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JP3191407B2
JP3191407B2 JP14152792A JP14152792A JP3191407B2 JP 3191407 B2 JP3191407 B2 JP 3191407B2 JP 14152792 A JP14152792 A JP 14152792A JP 14152792 A JP14152792 A JP 14152792A JP 3191407 B2 JP3191407 B2 JP 3191407B2
Authority
JP
Japan
Prior art keywords
sulfur nitride
wiring
sulfur
wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14152792A
Other languages
English (en)
Other versions
JPH05160123A (ja
Inventor
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14152792A priority Critical patent/JP3191407B2/ja
Priority to US07/933,027 priority patent/US5599742A/en
Priority to DE69231910T priority patent/DE69231910T2/de
Priority to EP92114754A priority patent/EP0529656B1/en
Publication of JPH05160123A publication Critical patent/JPH05160123A/ja
Application granted granted Critical
Publication of JP3191407B2 publication Critical patent/JP3191407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線形成方法に関し、
特にエッチング直後のアルミニウム（Ａｌ）系配線パタ
ーンや接続孔の底面等、周辺環境中の酸素や水分の悪影
響を受け易い表面を保護することにより、信頼性の高い
配線形成を製造装置のマルチチャンバ化によるコスト増
等を招くことなく実現する方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩ，ＵＬＳＩ等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、配線形成工程の途中において各種材料層の表面
が大気もしくは酸化性雰囲気との接触によって受ける化
学変化が、最終的に形成されるデバイスの信頼性に重大
な影響を及ぼす事例が増加している。この化学変化の代
表例としては、Ａｌ系配線層のエッチング後に生ずるア
フターコロージョン、およびコンタクト・ホールやビア
・ホールの底面に露出した下層配線材料層の表面におけ
る自然酸化膜の形成等を挙げることができる。
【０００３】アフターコロージョンとは、主としてＡｌ
系配線層のドライエッチング後に発生する腐食のことで
あり、その発生メカニズムについては、たとえば月刊セ
ミコンダクターワールド１９８９年４月号ｐ．１０１〜
１０６（プレスジャーナル社刊）に詳述されている。要
約すれば以下のとおりである。Ａｌ系配線層のドライエ
ッチングは、一般に塩素系ガスを用いて行われている。
たとえば、特公昭５９−２２３７４号公報に開示される
ＢＣｌ3 ／Ｃｌ2 混合ガスはその代表例である。この結
果、エッチング後のパターン近傍には反応生成物である
ＡｌＣｌx やエッチング・ガスの分解生成物等が必然的
に残留する。これらは、ウェハの表面に吸着するのみな
らず、レジスト・マスクの内部にも吸蔵される。これら
塩素系の反応生成物やエッチング・ガスの分解生成物が
空気中の水分を吸収して電解質の液滴を形成すると、こ
の液滴中にＡｌが溶出して腐食が発生するわけである。
さらに、レジスト・マスクと塩素系活性種との反応によ
り形成される炭素系ポリマーＣＣｌx は側壁保護膜とし
て異方性の確保に重要な役割を果たしているが、この炭
素系ポリマー中のＣｌも有害な残留塩素となってしま
う。
【０００４】上記アフターコロージョンは、Ａｌ系配線
材料にストレスマイグレーション対策としてＣｕが添加
されるようになって以来、一層深刻化している。それ
は、エッチング反応生成物であるＣｕＣｌがその低い蒸
気圧のためにエッチング後もパターン近傍に残留し、こ
こに水分が供給されるとＣｌ- を電解質とし、ＡｌとＣ
ｕとを両極とする局部電池が形成されてしまうからであ
る。
【０００５】また、近年のようなデザイン・ルールの微
細化に伴ってＡｌ系配線層が単独で配線材料層として使
用されることが少なくなっていることも、アフターコロ
ージョン防止の観点からは不利な要因である。たとえ
ば、Ａｌ系配線層とシリコン基板との間には、両者の合
金化反応やシリコンの析出を防止するためにバリヤメタ
ルを設けることが一般化している。また、Ａｌ系配線層
の表面には、フォトリソグラフィの精度を向上させるた
めに、アモルファス・シリコンやＴｉＯＮ等からなる反
射防止膜が積層されるようになっている。これらの場合
には、エッチング断面に異種材料層が接触した状態で露
出するため、大気中で液滴が形成されるとやはり局部電
池効果によりＡｌの溶出が促進されるからである。ま
た、異種材料層のミクロな隙間も、塩素や塩素化合物が
残留する場を提供してしまう。
【０００６】上述のアフターコロージョンの発生メカニ
ズムは、程度の差こそあれ、残留臭素についてもほぼ同
様である。そこで、本明細書中では特に断らない限り、
フッ素を除外し、塩素と臭素とを特にハロゲンと総称す
ることとする。
【０００７】アフターコロージョンを防止するための対
策としては、（ａ）ＣＦ4 やＣＨＦ 3 等のフルオロカー
ボン系ガスを用いるプラズマ・クリーニング、（ｂ）酸
素プラズマ・アッシングによるレジスト・マスクと側壁
保護膜の除去、（ｃ）ＮＨ3 ガスによるプラズマ・クリ
ーニングとウェハ水洗との組み合わせ、等が知られてい
る。これらの対策は、いずれも残留ハロゲンの除去を目
的とするものである。すなわち、塩素や臭素をフッ素に
置換して反応生成物の蒸気圧を高めるか、残留ハロゲン
を多く含むレジスト・マスクや側壁保護膜をアッシング
により除去してしまうか、ハロゲン化合物をハロゲン化
アンモニウムのような不活性な化合物に変換するか、あ
るいはこれらと同時に耐蝕性の高いＡｌＦ3 やＡｌ2 Ｏ
3 の被膜をＡｌ系配線層の表面に形成することにより、
アフターコロージョンを抑制するものである。しかし、
いずれも決定的な効果を上げるには至っていない。
【０００８】一方、上述のような残留ハロゲンの除去と
は発想を異とし、Ａｌ系配線層のパターニング後にＣＨ
Ｆ3 等の推積性ガスを用いてウェハ表面を炭素系ポリマ
ーで被覆すること、いわゆるポリマー・パッシベーショ
ンも検討されている。たとえば、第３６回応用物理学関
係連合講演会（１９８９年春季年会），講演予稿集第２
冊分，ｐ．５７１，演題番号１ｐ−Ｌ−６、および月刊
セミコンダクターワールド１９９０年１０月号，ｐ．４
４〜４９（プレスジャーナル社刊）には、Ａｌ系配線層
のジャストエッチングを終了した後、オーバーエッチン
グの直前にＣＨＦ3 プラズマ処理およびエッチバックに
よりＡｌ系配線パターンの側壁面に選択的に炭素系ポリ
マーからなる側壁保護膜を形成する技術が報告されてい
る。上記技術は、元来オーバーエッチングによる異方性
形状の劣化を防止するために提案された技術であるが、
その付随的効果としてアフターコロージョンも抑制でき
る旨が明らかにされている。それは、ＣＨＦ3 中のＦが
ウェハ上の残留ハロゲンを置換し、また撥水性の炭素系
ポリマーがＡｌ系配線層への水分の到達を防止するため
に、次工程までの待機可能時間を延長することができる
からである。
【０００９】一方の自然酸化膜は、近年の半導体装置に
おける多層配線構造の適用に伴って、クローズアップさ
れてきた問題である。周知のように、半導体装置の高集
積化および高性能化が進展するにつれ、デバイス・チッ
プ上では配線部分の占有面積が増大しており、この占有
面積によるチップの大型化を防止するため、配線の多層
化が必須の技術となっている。
【００１０】多層配線技術では、上層配線と下層配線と
の間で電気的接続を図るために層間絶縁膜にコンタクト
・ホールやビア・ホール等の接続孔がエッチングにより
開口され、続いてレジスト・マスクが除去された後、こ
の接続孔を充填するように上層配線が形成される。実際
の製造プロセスでは、エッチングが終了したウェハはエ
ッチング・チャンバから搬出されて一旦大気に曝された
後、レジスト・マスクを除去するためのアッシング装置
に搬入され、さらに大気開放を経て上層配線を形成する
ためのプロセス・チャンバ（たとえばスパッタリング・
チャンバ）に搬入される。この間に、接続孔の底面に露
出した下層配線の表面には、自然酸化膜が不可避的に形
成される。かかる自然酸化膜の存在は、コンタクト抵抗
の増大の原因となる。また、近年では接続孔のアスペク
ト比の増大に伴い、接続孔の内部にタングステン等の金
属をＣＶＤにより選択成長させる技術が有望視されてい
るが、かかる自然酸化膜は異常成長や成長阻害の原因と
もなる。したがって、自然酸化膜は上層配線の形成前に
完全に除去されていなければならない。
【００１１】従来、自然酸化膜の除去は緩衝化フッ酸溶
液等に前記基体を浸漬する、いわゆるウェット（湿式）
処理により広く行われてきたが、水洗，乾燥等の工程を
要するので煩雑であった。一方、前記気体を気化させた
ＨＦ（フッ化水素）等に接触させて自然酸化膜の除去を
行う、いわゆるドライ（乾式）処理も研究されている
が、まだ制御性に問題を残している。また、せっかく自
然酸化膜を除去しても、次工程に移行する前に前記基体
を大気中に一旦取り出せば、再び自然酸化膜が成長して
しまう虞れが大きい。
【００１２】このような自然酸化膜の再成長を防止する
ための技術が各方面で研究されており、ハードウェア
面、プロセス面双方からのアプローチとして次のような
技術が知られている。
【００１３】まずハードウェア面では、真空ロードロッ
ク機構を備えたウェハ・ハンドリング・ユニットの周囲
に複数のプロセス・チャンバを配したマルチチャンバ・
システムが提案されている。ウェハ・ハンドリング・ユ
ニットと各チャンバとはそれぞれゲート・バルブを介し
て接続されているので、ウェハは大気中に取り出される
ことなく各チャンバ間を移動することができる。たとえ
ば、月刊セミコンダクター・ワールド１９９０年９月号
第１２６〜１３０ページ（プレスジャーナル社刊）に
は、タングステン配線形成におけるマルチチャンバ・シ
ステムの適用例が紹介されている。
【００１４】一方、プロセス面では、自然酸化膜を除去
した後の下層配線の表面に炭素系ポリマーを堆積させて
大気との接触を断つ、いわゆるポリマー・パッシベーシ
ョンの手法が知られている。たとえば、第３４回応用物
理学関係連合講演会（１９８７年春季年会）講演予稿
集，第２分冊ｐ．４６０，演題番号３１ｐ−Ｐ−６に
は、自然酸化膜を除去した後のシリコン基板の表面に炭
素系ポリマーもしくは炭素を堆積させ、次工程の直前に
Ｃｌ2 を用いたＵＶアシスト・エッチングによりこれを
除去する技術が報告されている。
【００１５】
【発明が解決しようとする課題】しかしながら、上述の
ような従来のアプローチは、解決すべき問題点も抱えて
いる。まず、アフターコロージョン対策に関しては、未
だ満足できるレベルの対策がないのが実情である。この
中で、炭素系ポリマーの形成は比較的有望な技術である
が、ポリマーの段差被覆性（ステップ・カバレッジ）等
によっては水分の侵入を完全には阻止し切れない場合も
生ずる。また、レジスト・アッシングと炭素系ポリマー
の形成とを併せて実施すれば、理想的な状態で行われた
場合には極めて有効な対策を提供し得る。しかしこの場
合、アッシングには高温が適し、ポリマー形成には低温
が適するという相反する要求を満たす必要があり、条件
の最適化が困難である。上記炭素系ポリマーがパーティ
クル汚染を惹起させる虞れも大きい。さらに、炭素系ポ
リマーをレジスト・アッシング後に形成するプロセスで
は、該炭素系ポリマーを除去するためのアッシング工程
が再度必要となり、工程増を招くというデメリットもあ
る。
【００１６】一方の自然酸化膜の除去に関しては、上述
のマルチチャンバ・システムが一貫した雰囲気中での各
種処理を可能とするため、プロセスの安定化、工程の短
縮、工数の削減、汚染の低減等の多くのメリットをもた
らす。しかしその反面、装置が非常に大型化し、プロセ
スの高度化に伴って装置価格やランニング・コストが高
くなる等の問題を有する。
【００１７】また、炭素系ポリマー等を利用することの
弊害は上述のとおりである。特に下層配線材料層がシリ
コン基板中に形成された不純物拡散領域等である場合に
は、炭素による汚染が発生することも懸念される。
【００１８】そこで本発明は、装置を大型化させたりパ
ーティクル・レベルを悪化させることなく効果的なパッ
シベーションを行うことにより、Ａｌ系配線パターンの
アフタコロージョンや、下層配線材料層の表面における
自然酸化膜の再成長等を防止できる実用的な方法を提供
することを目的とする。
【００１９】
【課題を解決するための手段】本発明の配線形成方法
は、まずアフターコロージョンを抑制する方法を提案す
るものであり、基板上のＡｌ系配線層をレジスト・マス
クを介してエッチングすることによりＡｌ系配線パター
ンを形成する工程と、前記基板を高真空下に保持したま
ま該基板の温度を室温以下に制御し、少なくとも前記Ａ
ｌ系配線パターンの露出面を窒化イオウ系化合物層で被
覆する工程と、前記窒化イオウ系化合物層を次工程の実
施直前に除去する工程とを有することを特徴とする。
【００２０】本発明はまた、前記Ａｌ系配線パターンを
同様に形成した後、一旦レジスト・マスクを除去し、し
かる後に前記Ａｌ系配線パターンの露出面を同様に窒化
イオウ系化合物層で被覆することを特徴とする。
【００２１】本発明はまた、前記窒化イオウ系化合物層
が、Ｓ2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ 2 Ｆ10，Ｈ2 Ｓから
選ばれる少なくとも１種のイオウ系化合物と窒素系化合
物とを含む混合ガスが放電解離条件下でプラズマ中に生
成する窒化イオウ系化合物を堆積させることにより形成
されることを特徴とする。
【００２２】本発明はさらに、自然酸化膜の再成長を抑
制する方法を提案するものであり、基板上の下層配線材
料層上の絶縁膜に接続孔を開口する工程と、前記接続孔
の底面に露出した前記下層配線材料層の表面の自然酸化
膜を除去する工程と、前記基板を高真空下に保持したま
ま該基板の温度を室温以下に制御し、少なくとも前記接
続孔の底面を窒化イオウ系化合物層で被覆する工程と、
前記窒化イオウ系化合物層を次工程の実施直前に除去す
る工程と、前記基板を高真空下に保持したまま前記接続
孔を上層配線材料層により埋め込む工程とを有すること
を特徴とする。
【００２３】本発明はまた、上記自然酸化膜の除去と窒
化イオウ系化合物層の形成とを競合的に進行させること
を特徴とする。
【００２４】本発明はまた、前記窒化イオウ系化合物層
が、Ｓ2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ 2 Ｆ10，Ｓ3 Ｃ
ｌ2 ，Ｓ2 Ｃｌ2 ，ＳＣｌ2 ，Ｓ3 Ｂｒ2 ，Ｓ2 Ｂ
ｒ2 ，ＳＢｒ 2 ，Ｈ2 Ｓから選ばれる少なくとも１種の
イオウ系化合物と窒素系化合物とを含む混合ガスが放電
解離条件下でプラズマ中に生成する窒化イオウ系化合物
を堆積させることにより形成されることを特徴とする。
【００２５】
【作用】本発明者は、ウェハ表面のパーティクル汚染や
シリコン基板中への炭素汚染等を惹起させずにＡｌ系配
線パターンや下層配線材料層のパッシベーションを行い
得る物質について検討を行い、窒化イオウ系化合物に着
目した。上記窒化イオウ系化合物としては、後述するご
とく種々の化合物が知られているが、本発明において特
にパッシベーション効果を期待される代表的な化合物は
ポリチアジル（ＳＮ）x である。（ＳＮ）x は古くから
無機導電性ポリマーとして知られている物質であり、そ
の性質，構造等については、Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏ
ｃ．，Ｖｏｌ．２９，ｐ．６３５８〜６３６３（１９７
５）に詳述されている。常圧下では２０８℃、減圧下で
は１４０〜１５０℃付近まで安定に存在するポリマー状
物質である。結晶を室温状態で１ａｔｍの乾燥Ｏ2雰囲
気、もしくは湿潤Ｏ2 雰囲気中に６日間放置しても変化
を起こさないことから、酸化に対して極めて安定であ
る。したがって、自然酸化膜を除去した後の下層配線材
料層の表面を（ＳＮ）x で被覆しておけば、自然酸化膜
の再成長を有効に抑制できるわけである。さらに、（Ｓ
Ｎ）x は減圧下で１４０〜１５０℃付近まで加熱すれば
容易に分解または昇華し、完全に除去することができる
ので、パーティクル汚染を惹起させる懸念がない。
【００２６】本発明ではまず、エッチング後のＡｌ系配
線パターンのパッシベーションに、この窒化イオウ系化
合物を利用する。すなわち、レジスト・マスクを用いて
Ａｌ系配線層をエッチングし、Ａｌ系配線パターンが形
成された段階で、少なくとも該Ａｌ系配線パターンの側
壁部を上記（ＳＮ）x を主体とする窒化イオウ系化合物
層で被覆する。この場合、レジスト・マスクはまだ残っ
ておりＡｌ系配線パターンの露出面はパターン側壁部の
みなので、少なくともこの部分をパッシベーションして
おくわけである。しかも、上記窒化イオウ系化合物層
は、ウェハを大気開放することなくＡｌ系配線層のエッ
チングと連続工程で形成され、次工程のたとえば層間絶
縁膜の形成の直前までＡｌ系配線パターンの露出面を被
覆している。したがって、Ａｌ系配線パターンと大気と
の接触を最小限に抑えることができ、アフターコロージ
ョン耐性を大幅に向上させることができる。また、上記
窒化イオウ系化合物層は、ウェハを加熱するのみで容易
に昇華除去もしくは分解除去できるので、炭素系ポリマ
ーを用いる場合のようなＯ2 プラズマ・アッシングが不
要であることも、本発明の大きなメリットである。
【００２７】あるいは、窒化イオウ系材料層によるパッ
シベーションを、Ａｌ系配線層のエッチング終了後、レ
ジスト・マスクを一旦除去してから行えば、さらに効果
的である。これは、レジスト・マスクが除去されること
により、その中に吸蔵されている残留ハロゲンも同時に
除去されるからである。
【００２８】ところで、上記窒化イオウ系化合物層は、
プラズマＣＶＤの原理で形成することができる。すなわ
ち、イオウ系化合物と窒素系化合物とを含む混合ガスを
放電解離させ、プラズマ中に生成した窒化イオウ系化合
物を室温以下に温度制御されたウェハ上に堆積させるの
である。このとき、窒化イオウ系化合物層は、放電条件
を適宜設定することによりウェハの全面に堆積させるこ
とも、あるいはイオンの垂直入射が起こらないパターン
側壁部にのみ選択的に堆積させることもできる。
【００２９】ここで使用されるイオウ系化合物は、Ｓ2
Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ2 Ｆ10、およびＨ2 Ｓであ
る。前四者は、フッ化イオウと総称される化合物の中で
もＳ／Ｆ比（分子内のＳ原子数とＦ原子数の比）が比較
的大きい化合物であり、同じフッ化イオウでもエッチン
グ・ガスとして良く知られているＳＦ6 と異なり、放電
解離条件下でプラズマ中に遊離のＳを放出することがで
きる。Ｈ2 Ｓも同様である。
【００３０】このプラズマＣＶＤの過程では、最も単純
に考えれば、窒素系化合物の放電解離によりプラズマ中
に生成したＮと、イオウ系化合物の放電解離によりプラ
ズマ中に生成したＳとが結合して、まずチアジル（Ｎ≡
Ｓ）が形成される。このチアジルは、酸素類似体である
一酸化窒素（ＮＯ）の構造から類推して不対電子を持っ
ており、容易に重合して（ＳＮ）2 を生ずる。（ＳＮ）
2 は３０℃付近で分解する化合物であるが、２０℃付近
では容易に重合して（ＳＮ）4 、さらには（ＳＮ）x を
生成する。（ＳＮ）4 は融点１７８℃，分解温度２０６
℃の環状物質である。
【００３１】なお、プラズマ中にＦ* が存在する系では
上記（ＳＮ）x のＳ原子上にハロゲン原子が結合したフ
ッ化チアジルが、また、Ｈ* が存在する系ではチアジル
水素が生成し得る。さらに、条件によってはＳ4 Ｎ
2 （融点２３℃），Ｓ11Ｎ2 （融点１５０〜１５５
℃），Ｓ15Ｎ2 （融点１３７℃），Ｓ16Ｎ2 （融点１２
２℃）等のように分子内のＳ原子数とＮ原子数が不均衡
な環状窒化イオウ化合物、あるいはこれら環状窒化イオ
ウ化合物のＮ原子上にＨ原子が結合したＳ7 ＮＨ（融点
１１３．５℃），１，３−Ｓ6 （ＮＨ）2 （融点１３０
℃），１，４−Ｓ6 （ＮＨ）2 （融点１３３℃），１，
５−Ｓ6 （ＮＨ）2 （融点１５５℃），１，３，５−Ｓ
5 （ＮＨ）3 （融点１２４℃），１，３，６−Ｓ5 （Ｎ
Ｈ）3 （融点１３１℃），Ｓ4 （ＮＨ）4 （融点１４５
℃）等のイミド型の化合物等も生成可能である。
【００３２】いずれにしても、上述の窒化イオウ系化合
物は室温以下に温度制御されたウェハ上で存在可能であ
る。しかも、ウェハを加熱するだけで容易に分解除去ま
たは昇華除去できるため、ウェハの表面にパーティクル
汚染を残したり、シリコン基板中に汚染を残す虞れがな
い。
【００３３】本発明ではさらに、接続孔の底面に露出し
た下層配線材料層の表面のパッシベーションに、この窒
化イオウ系化合物を利用する。すなわち、下層配線材料
層の表面の自然酸化膜を除去した後、ウェハを大気開放
することなく該下層配線材料層の表面を直ちに上述の
（ＳＮ）x を主体とする窒化イオウ系化合物層で被覆す
る。この状態は、次工程の実施直前まで維持される。こ
れにより、下層配線材料層と大気との接触を断つことが
でき、自然酸化膜の再成長を防止することができる。し
かも、上記窒化イオウ系化合物層は、ウェハを加熱する
のみで容易に昇華除去もしくは分解除去できる。
【００３４】あるいは、エッチング条件を最適化するこ
とにより、窒化イオウ系化合物の堆積による側壁保護膜
の形成と自然酸化膜の除去とを競合過程により行うこと
もできる。この技術により、工程数を削減することがで
きる。
【００３５】この場合の窒化イオウ系化合物層の形成
も、前述のようにプラズマＣＶＤ法の原理にもとづいて
行うことができる。ただし、使用できるイオウ系化合物
は、Ａｌ系配線パターンのパッシベーションの場合より
も広範囲の化合物群から選択することができる。すなわ
ち、上述のフッ化イオウとＨ2 Ｓに加えて、Ｓ3 Ｃ
ｌ2 ，Ｓ2 Ｃｌ2 ，ＳＣｌ2 等の塩化イオウ、およびＳ
3 Ｂｒ2 ，Ｓ2 Ｂｒ2 ，ＳＢｒ2 等の臭化イオウが使用
できる。つまり、Ａｌ系配線層のアフターコロージョン
防止の目的に照らせば、残留塩素や残留臭素をできる限
り増加させず、かつ場合によってはこれらをフッ素に置
換する効果を期待するために、フッ化イオウもしくはＨ
2 Ｓを使用することが好ましかった。これに対し、接続
孔の底面の自然酸化膜を除去する目的では、下層配線材
料層の断面ではなく表面が露出するだけなので、たとえ
下層配線材料層がＡｌ系配線層であっても、塩化イオウ
や臭化イオウも用いることができるのである。
【００３６】
【実施例】以下、本発明の具体的な実施例について図面
を参照しながら説明する。
【００３７】実施例１ 本実施例は、本発明をＡｌ系積層配線パターンのパッシ
ベーションに適用し、バリヤメタル，Ａｌ−１％Ｓｉ
層，反射防止膜からなるＡｌ系積層配線層をＢＣｌ3 ／
Ｃｌ2 混合ガスを用いてエッチングした後、同じエッチ
ング装置内でＳ2 Ｆ2 ／Ｈ2 ／Ｎ2 混合ガスを用いてウ
ェハの全面に窒化イオウ系保護膜を堆積させ、次工程の
実施直前に該窒化イオウ系保護膜をウェハを加熱するこ
とにより除去した例である。このプロセスを、図１を参
照しながら説明する。
【００３８】本実施例でエッチング・サンプルとして使
用したウェハは、図１（ａ）に示されるように、ＳｉＯ
2 等からなる絶縁基板１上に厚さ約０．０３μｍのＴｉ
層２と厚さ約０．０８μｍのＴｉＯＮ層３からなるバリ
ヤメタル４、厚さ約０．４μｍのＡｌ−１％Ｓｉ層５、
厚さ約０．０３μｍのＴｉＯＮ反射防止膜６が順次積層
されたＡｌ系積層配線層７が形成され、さらに該Ａｌ系
積層配線層７上に所定の形状にパターニングされた厚さ
約１．０μｍのレジスト・マスク８が形成されてなるも
のである。ここで、上記レジスト・マスク８は、たとえ
ばノボラック系ポジ型フォトレジスト（東京応化工業社
製，商品名ＴＳＭＲ−Ｖ３）とｇ線ステッパを用いて約
０．５μｍのパターン幅に形成されている。
【００３９】上記ウェハをＲＦバイアス印加型の有磁場
マイクロ波プラズマ・エッチング装置のウェハ載置電極
上にセットした。ここで、上記ウェハ載置電極は冷却配
管を内蔵しており、装置外部に接続されるチラー等の冷
却設備から冷媒の供給を受けることにより、エッチング
中のウェハ温度を必要に応じて室温以下に温度制御でき
るようになされている。
【００４０】まず、ウェハを特に冷却しない状態で、一
例として下記の条件でＡｌ系積層配線層７をエッチング
した。 ＢＣｌ3 流量 ６０ＳＣＣＭ Ｃｌ2 流量 ９０ＳＣＣＭ ガス圧 ２．１Ｐａ（＝１６ｍＴｏｒ
ｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ６０Ｗ（２ＭＨｚ） この過程では、Ｃｌ* によるラジカル反応がＢ+ ，ＢＣ
ｌx + ，Ｃｌx + 等のイオンにアシストされる機構でエ
ッチングが進行し、図１（ｂ）に示されるように、異方
性形状を有する積層配線パターン７ａが形成された。な
お、図中、エッチング後に形成された各材料層のパター
ンは、元の番号に添字ａを付けて表してある。
【００４１】前述の図１（ｂ）に示される状態は、異な
る種類の材料層の断面が互いに接して露出しており、ま
た各材料層の界面にも残留塩素が取り込まれていること
から、このまま大気中に放置すると極めてアフターコロ
ージョンが発生し易い状態と言える。そこで、同じ有磁
場マイクロ波プラズマ・エッチング装置内において、ウ
ェハ載置電極に内蔵の冷却配管にエタノール冷媒を供給
し、一例として下記の条件でプラズマ処理を行った。
【００４２】 Ｓ2 Ｆ2 流量 ２０ＳＣＣＭ Ｈ2 流量 ２０ＳＣＣＭ Ｎ2 流量 ２０ＳＣＣＭ ガス圧 １．３Ｐａ（＝１０ｍＴｏｒ
ｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ０Ｗ ウェハ温度 −２０℃ ここで、上記Ｈ2 は、Ｓ2 Ｆ2 から生成するＦ* を捕捉
してフッ化水素（ＨＦ）に変化させ、反応系内の見掛け
上のＳ／Ｆ比を増大させて相対的にＳに富む雰囲気を創
り出すことに寄与している。
【００４３】このプラズマ処理の過程では、Ｓ2 Ｆ2 か
ら解離生成したＳとＮ2 とが反応して（ＳＮ）x を主体
とする窒化イオウ系化合物が生成し、バイアス無印加の
条件下で冷却されたウェハの全面に薄く堆積した。この
結果、図１（ｃ）に示されるように、窒化イオウ系保護
膜９が形成された。上記窒化イオウ系保護膜９は水に対
して極めて安定であり、Ａｌ系積層配線パターン７ａの
側壁面と外界の水分との接触を遮断する役割を果たし
た。また、Ｓ2 Ｆ2 から生成するＦ* が、系内に残留し
ている塩素をある程度置換した。この状態のウェハを大
気中に放置したところ、４８時間後にも何らアフターコ
ロージョンの発生は認められなかった。
【００４４】なお、このプラズマ処理中には、エッチン
グ・チャンバの内壁部等を加熱してウェハ面以外の不要
部分に窒化イオウ系化合物が堆積しないようにしておけ
ば、パーティクル汚染を防止する上で極めて効果的であ
る。
【００４５】上記窒化イオウ系保護膜９は、次工程の実
施直前にウェハを１５０℃程度に加熱すると、容易に分
解または昇華して除去され、何らウェハ上にパーティク
ル汚染を残すことはなかった。このときの加熱は、予備
加熱用のチャンバを用いても、あるいは加熱機構を組み
込んだ搬送アーム等を使用しても良い。続いて、通常の
Ｏ2 プラズマ・アッシング等によりレジスト・マスク８
を除去すると、図１（ｄ）に示されるように、アフター
コロージョンの発生していないＡｌ系積層配線パターン
７ａが得られ、エッチング直後の状態をそのまま維持す
ることができた。
【００４６】なお、窒化イオウ系保護膜９の除去は、レ
ジスト・マスク８のアッシング時に同時に行うこともで
きる。この場合、上記窒化イオウ系保護膜９は、加熱に
よる分解，昇華と同時に燃焼反応によっても除去される
ことになる。この後、常法にしたがって層間絶縁膜の形
成等を行えば良い。
【００４７】実施例２ 本実施例は、本発明をＡｌ系積層配線パターンのパッシ
ベーションに適用した他の例であり、バリヤメタル，Ａ
ｌ−１％Ｓｉ層，反射防止膜からなるＡｌ系積層配線層
をＢＣｌ3 ／Ｃｌ2 混合ガスを用いてエッチングした
後、Ｏ2 ／Ｎ2 混合ガスを用いてレジスト・マスクを除
去し、さらにＳ2 Ｆ2 ／Ｈ2 ／Ｎ2 混合ガスを用いてウ
ェハの全面に窒化イオウ系保護膜を堆積させ、次工程の
実施直前に該窒化イオウ系保護膜をウェハを加熱するこ
とにより除去した。このプロセスを、図２を参照しなが
ら説明する。なお、図２の符号は前出の図１と共通であ
る。
【００４８】本実施例でエッチング・サンプルとして使
用したウェハは、前出の図１（ａ）に示されるものと同
じである。このウェハをマグネトロンＲＩＥ装置のエッ
チング・チャンバ内にセットし、一例として下記の条件
でＡｌ系積層配線層７をエッチングした。 ＢＣｌ3 流量 ６０ＳＣＣＭ Ｃｌ2 流量 ９０ＳＣＣＭ ガス圧 ４Ｐａ（＝３０ｍＴｏｒｒ） ＲＦパワー １ｋＷ（１３．５６ＭＨｚ） この結果、図２（ａ）に示されるように異方性形状を有
するＡｌ系積層配線パターン７ａが形成された。この状
態は、前出の図１（ｂ）と同じである。
【００４９】次に、上記ウェハを上記マグネトロンＲＩ
Ｅ装置に付属のマイクロ波ダウンストリーム型アッシン
グ装置に搬送し、一例として下記の条件でレジスト・マ
スク８を除去した。 Ｏ2 流量 ２０００ＳＣＣＭ Ｎ2 流量 ５０ＳＣＣＭ ガス圧 ４０Ｐａ（＝３００ｍＴｏｒ
ｒ） マイクロ波パワー １ｋＷ（２．４５ＧＨｚ） ウェハ温度 ２００℃ この結果、ウェハ上には図２（ｂ）に示されるように、
Ａｌ系積層配線パターン７ａが残された状態となった。
【００５０】この状態は、図２（ａ）に示される状態と
比べれば、残留塩素の吸蔵場所であるレジスト・マスク
８が除去されている分だけアフターコロージョンの抑制
には有利と言える。しかし、依然として異種材料層の断
面が接触した状態で露出しており、各材料層の界面にも
残留塩素が取り込まれているため、アフターコロージョ
ンの懸念はまだ残る。そこで、ウェハを上記エッチング
・チャンバに戻し、一例として下記の条件でプラズマ処
理を行った。
【００５１】 Ｓ2 Ｆ2 流量 ２０ＳＣＣＭ Ｈ2 流量 ２０ＳＣＣＭ Ｎ2 流量 ２０ＳＣＣＭ ガス圧 １．３Ｐａ（＝１０ｍＴｏｒｒ） ＲＦパワー ４００Ｗ（１３．５６ＭＨｚ） ウェハ温度 −２０℃ このプラズマ処理により、図２（ｃ）に示されるよう
に、ウェハの全面に窒化イオウ系保護膜９が薄く形成さ
れた。
【００５２】この状態のウェハを大気中に放置したとこ
ろ、７２時間後にも何らアフターコロージョンの発生は
認められなかった。
【００５３】上記窒化イオウ系保護膜９は、次工程の実
施直前にウェハを１５０℃程度に加熱すると容易に分解
または昇華し、図２（ｄ）に示されるように除去され
た。この結果、図２（ｂ）に示された良好な積層配線パ
ターン７ａの状態をそのまま維持することができ、しか
もウェハ上にパーティクル汚染が残ることはなかった。
この後、常法にしたがって層間絶縁膜の形成等を行えば
良い。
【００５４】実施例３ 本実施例は、本発明をコンタクト・ホール底部のパッシ
ベーションに適用し、シリコン基板中に形成された不純
物拡散領域の表面のＳｉＯx 自然酸化膜をＳ2 Ｆ2 ／Ｈ
2 混合ガスを用いて除去した後、Ｓ2 Ｆ2 ／Ｈ2 ／Ｎ2
混合ガスを用いて該表面に窒化イオウ系保護膜を堆積さ
せ、前記基板（ウェハ）を加熱して上記窒化イオウ系保
護膜を除去し、直ちに選択ＣＶＤ法によりタングステン
（Ｗ）プラグを形成した例である。このプロセスを、図
３を参照しながら説明する。
【００５５】本実施例でサンプルとして使用したウェハ
を、図３（ａ）に示す。すなわち、下層配線材料層とし
て不純物拡散領域１２が形成されたシリコン基板１１上
に酸化シリコンからなる層間絶縁膜１３が形成され、さ
らに図示されないレジスト・マスクを介して上記層間絶
縁膜１３のエッチングを行うことにより、上記不純物拡
散領域１２に臨むコンタクト・ホール１４が開口されて
いる。上記エッチングは、たとえばマグネトロンＲＩＥ
（反応性イオン・エッチング）装置を使用し、Ｃ4 Ｆ8
流量５０ＳＣＣＭ，ガス圧２Ｐａ，ＲＦパワー６００Ｗ
（１３．５６ＭＨｚ）の条件で行った。上記コンタクト
・ホール１４の底面に露出した不純物拡散領域１２の表
層部にはＳｉＯx 自然酸化膜１５が形成されているが、
これは、Ｏ2 プラズマ中でレジスト・マスクをアッシン
グした際に形成されたものである。
【００５６】次に、上記ＳｉＯx 自然酸化膜１５を除去
するため、上記ウェハをＲＦバイアス印加型の有磁場マ
イクロ波プラズマ・エッチング装置のウェハ載置電極上
にセットし、一例として下記の条件でエッチングを行っ
た。 Ｓ2 Ｆ2 流量 １０ＳＣＣＭ Ｈ2 流量 ５０ＳＣＣＭ ガス圧 １．３Ｐａ（＝１０ｍＴｏｒ
ｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ５Ｗ（１３．５６ＭＨｚ） ウェハ温度 −７０℃（エタノール系冷媒使
用） ここでは、マイクロ波放電によりＳ2 Ｆ2 から解離生成
するＦ* がＳｉＯx 自然酸化膜１５を除去する過程と、
同じくＳ2 Ｆ2 から解離生成するＳがエッチング底面へ
堆積する過程とが競合する。しかし、エッチング・ガス
にＨ2 が大過剰に添加されていることにより過剰なＦ*
がＨＦの形で反応系外へ除去されるため、エッチング反
応は極めて穏やかに進行し、シリコン基板１１にアンダ
カット等が生ずることはなかった。この結果、図３
（ｂ）に示されるように、ＳｉＯx 自然酸化膜１５が除
去されると同時にＳ保護膜１６が不純物拡散領域１２の
表面に形成された。
【００５７】次に、同じエッチング装置内で条件を一例
として下記のように変更し、プラズマ処理を行った。 Ｓ2 Ｆ2 流量 １０ＳＣＣＭ Ｈ2 流量 ５ＳＣＣＭ Ｎ2 流量 １０ＳＣＣＭ ガス圧 １．３Ｐａ（＝１０ｍＴｏｒ
ｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ０Ｗ ウェハ温度 ２０℃ このプラズマ処理の過程では、Ｓ2 Ｆ2 から解離生成し
たＳとＮ2 とが反応して（ＳＮ）x を主体とする窒化イ
オウ系化合物が生成し、バイアス無印加の条件下で冷却
されたウェハの表面に吸着された。この結果、図３
（ｃ）に示されるように、ウェハの全面にさらに窒化イ
オウ系保護膜１７が形成された。この窒化イオウ系保護
膜１７はＯ2 に対して極めて安定であり、不純物拡散領
域１２と大気との接触を遮断してＳｉＯ2 自然酸化膜の
再成長を防止した。
【００５８】次に、上記ウェハをＣＶＤ装置に搬送し、
ウェハ・ステージの背面側からハロゲン・ランプ等を用
いて該ウェハを加熱したところ、約１５０℃に昇温した
ところで上記窒化イオウ系保護膜１７およびＳ保護膜１
６は分解または昇華し、Ｎ2 ，ＮＯx ，Ｓ，ＳＯx 等の
形で除去された。この結果、図３（ｄ）に示されるよう
に、コンタクト・ホール１４の底面にはＳｉＯx 自然酸
化膜の存在しないクリーンな状態の不純物拡散領域１２
の表面が露出した。このとき、ウェハ上には何らパーテ
ィクル汚染が残ることはなかった。
【００５９】引き続き、上記コンタクト・ホール１４内
にＷプラグを選択成長させるため、下記の条件で常圧Ｃ
ＶＤを行った。 ＷＦ6 流量 １０ＳＣＣＭ Ｈ2 流量 １０００ＳＣＣＭ ＳｉＨ4 流量 ７ＳＣＣＭ ウェハ温度 ２６０℃ この工程により、図３（ｅ）に示されるように、コンタ
クト・ホール１４の内部は上層配線材料層であるＷプラ
グ１８により埋め込まれた。上記のプロセスでは、選択
成長が行われる直前まで不純物拡散領域２の表面がＳ保
護膜１６および窒化イオウ系保護膜１７により被覆され
ていたので、ＳｉＯx 自然酸化膜１５が再成長に起因す
る選択性の破綻等をきたすことなく、良好な組織を有す
るＷプラグ１８を形成することができた。
【００６０】実施例４ 本実施例は、本発明を接続孔の底面のパッシベーション
に適用した他の例であり、シリコン基板中に形成された
不純物拡散領域の表面の自然酸化膜をＨＦ／Ｓ 2 Ｆ2 ／
Ｈ2 ／Ｎ2 混合ガスを用いて除去すると共に、該表面へ
窒化イオウ系保護膜を形成した。このプロセスを、図４
を参照しながら説明する。なお、図４の符号は前出の図
３と共通である。
【００６１】本実施例でサンプルとして使用したウェハ
は、図４（ａ）に示されるとおりであり、実施例３で前
述したものと同じである。このウェハをＲＦバイアス印
加型の有磁場マイクロ波プラズマ・エッチング装置にセ
ットし、一例として下記の条件でエッチングを行った。 ＨＦ流量 ２０ＳＣＣＭ Ｓ2 Ｆ2 流量 １０ＳＣＣＭ Ｈ2 流量 ２０ＳＣＣＭ Ｎ2 流量 ２０ＳＣＣＭ ガス圧 １．３Ｐａ（＝１０ｍＴｏｒｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ５Ｗ（２ＭＨｚ） ウェハ温度 ２５℃
【００６２】この過程では、Ｓ2 Ｆ2 とＮ2 に由来して
（ＳＮ）x を主体とする窒化イオウ系保護膜１７が形成
される過程と、主としてＨＦから生成するＦ* によりＳ
ｉＯ x 自然酸化膜１５が除去される過程とが競合的に進
行した。この結果、図４（ａ）に示される状態から、図
４（ｂ）に示されるようにＳｉＯx 自然酸化膜１５が除
去され、かつ窒化イオウ系保護膜１７がウェハの全面に
堆積した状態が直接得られた。
【００６３】なお、上述のガス組成では、ＨＦとＳ2 Ｆ
2 の双方がＦ* 供給源となり得るが、ここでは放電解離
効率等を考慮してＳ2 Ｆ2 は主としてＳ供給源として使
用し、従来からブレイクスルー用ガスとして実績のある
ＨＦをＦ* の主な供給源としている。その後、実施例３
と同様にＣＶＤ装置内でウェハを加熱し、前出の図３
（ｄ）に示されるように窒化イオウ系保護膜１７を除去
した後、図３（ｅ）に示されるようにＷプラグ１８を形
成した。
【００６４】実施例５ 本実施例は、本発明をビア・ホールの底面のパッシベー
ションに適用し、Ａｌ−１％Ｓｉ層の表面のＡｌＯx 自
然酸化膜をＢＣｌ3 を用いて除去した後、Ｓ2 Ｃｌ2 ／
Ｈ2 ／Ｎ2 混合ガスを用いて該表面に窒化イオウ系保護
膜を堆積させ、ウェハを加熱して上記窒化イオウ系保護
膜を除去し、直ちに選択ＣＶＤ法によりＷプラグを形成
した例である。このプロセスを、図５を参照しながら説
明する。
【００６５】本実施例で処理サンプルとして使用したウ
ェハは、図５（ａ）に示されるように、下層配線材料層
であるＡｌ−１％Ｓｉ層２１上に、酸化シリコン層から
なる層間絶縁膜２２が形成され、該層間絶縁膜２２にビ
ア・ホール２３が開口され、その底面にＡｌＯx 自然酸
化膜２４が形成されたものである。
【００６６】上記ウェハをＲＦバイアス印加型の有磁場
マイクロ波プラズマ・エッチング装置にセットし、一例
として下記の条件でエッチングを行った。 ＢＣｌ3 流量 ５０ＳＣＣＭ ガス圧 １．３Ｐａ（＝１０ｍＴｏｒ
ｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ５０Ｗ（２ＭＨｚ） このエッチングの過程では、還元性を有するＢＣｌ3 の
作用により、図５（ｂ）に示されるように、ＡｌＯx 自
然酸化膜２４がＡｌＣｌx ，ＢＯx 等の形で除去され
た。
【００６７】次に、同じエッチング装置内で条件を一例
として下記のように変更し、プラズマ処理を行った。 Ｓ2 Ｃｌ2 流量 １０ＳＣＣＭ Ｈ2 流量 ５ＳＣＣＭ Ｎ2 流量 １０ＳＣＣＭ ガス圧 １．３Ｐａ（＝１０ｍＴｏｒ
ｒ） マイクロ波パワー ８５０Ｗ（２．４５ＧＨｚ） ＲＦバイアス・パワー ０Ｗ ウェハ温度 ２０℃ このプラズマ処理の過程では、Ｓ2 Ｃｌ2 から解離生成
したＳとＮ2 とが反応して（ＳＮ）x を主体とする窒化
イオウ系化合物が生成し、バイアス無印加の条件下で冷
却されたウェハの表面に吸着された。この結果、図５
（ｃ）に示されるように、ウェハの全面に窒化イオウ系
保護膜２５が形成された。
【００６８】次に、上記ウェハをＣＶＤ装置に搬送し、
ウェハ・ステージの背面側からハロゲン・ランプ等を用
いて該ウェハを加熱したところ、約１５０℃に昇温した
ところで上記窒化イオウ系保護膜２５は分解または昇華
し、Ｎ2 ，ＮＯx ，Ｓ，ＳＯ x 等の形で除去された。こ
の結果、図５（ｄ）に示されるように、ビア・ホール２
３の底面にはＡｌＯx 自然酸化膜の存在しないクリーン
な状態のＡｌ−１％Ｓｉ層２１の表面が露出した。この
とき、ウェハ上には何らパーティクル汚染が残ることは
なかった。
【００６９】その後、実施例３と同様に選択ＣＶＤを行
い、図５（ｅ）に示されるようにＷプラグ２６を形成し
た。
【００７０】以上、本発明を５つの実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、Ａｌ系積層配線パターンのパ
ッシベーションにおいては、Ｓ2 Ｆ2 以外のフッ化イオ
ウを使用してもほぼ同様の結果が得られる。Ｈ2 Ｓの場
合はＦ * による残留ハロゲンの置換ではなく、Ｈ* によ
る残留ハロゲンの捕捉が期待でき、またＳの供給源とな
ることから、やはり本発明において有用である。また、
接続孔底部のパッシベーションにおいては、上述のＳ2
Ｆ2 ，Ｓ2 Ｃｌ2 以外に本発明で限定される他のイオウ
系化合物を使用しても、ほぼ同様の結果が得られる。
【００７１】Ｎ2 系化合物としては、上述のＮ2 の他、
ＮＦ3 等を使用することができる。ＮＨ3 はＳと反応し
て硫化アンモニウムを生成する可能性があるので、好ま
しくない。窒化イオウ系化合物を生成させるための混合
ガスにＳ／Ｘ比を増大させるために添加される化合物と
しては、上述のＨ2 の他に、Ｈ2 Ｓ，シラン系化合物等
を使用しても良い。
【００７２】本発明において使用されるエッチング・ガ
スや窒化イオウ系化合物層を形成するための混合ガスに
は、冷却効果，スパッタリング効果，希釈効果等を期待
する意味でＨｅ，Ａｒ等の希ガスが適宜添加されていて
も構わない。さらに、本発明をＡｌ系積層配線パターン
のパッシベーションに適用する場合には、窒化イオウ系
化合物層の形成を、従来公知のフッ素置換や水洗等のア
フターコロージョン防止対策と適宜組み合わせ、一層優
れた効果を上げることも可能である。
【００７３】
【発明の効果】以上の説明からも明らかなように、本発
明ではＡｌ系材料層のエッチング後のアフターコロージ
ョンを防止するためのパッシべーション、または自然酸
化膜の再成長を防止するための接続孔の底面のパッシベ
ーションが、窒化イオウ系化合物層を堆積させることに
より行われる。これは、従来の炭素系ポリマーを用いた
ポリマー・パッシベーションとは異なり、ウェハ上にパ
ーティクル汚染を発生させる懸念がない。また、上記窒
化イオウ系化合物層はウェハ加熱するのみで容易に除去
できるため、除去のための特別な設備も必要としない。
さらに、ウェハ上に窒化イオウ系化合物層が堆積してい
る間は、ウェハを大気中へ取り出して次工程の装置に搬
送できるため、マルチ・チャンバ化が不要であり、装置
の大型化やコストの上昇を回避することができる。
【００７４】したがって、本発明は微細なデザイン・ル
ールにもとづいて設計され、高性能、高集積度、高信頼
性を要求される半導体装置の製造に極めて有効である。
【図面の簡単な説明】
【図１】本発明をＡｌ系積層配線パターンのパッシベー
ションに適用したプロセス例をその工程順にしたがって
示す概略断面図であり、（ａ）はＡｌ系積層配線層上に
レジスト・マスクが形成された状態、（ｂ）はエッチン
グによりＡｌ系積層配線パターンが形成された状態、
（ｃ）はウェハの全面が窒化イオウ系保護膜で被覆され
た状態、（ｄ）は次工程の実施直前に窒化イオウ系保護
膜とレジスト・マスクが除去された状態をそれぞれ表
す。
【図２】本発明をＡｌ系積層配線パターンのパッシベー
ションに適用した他のプロセス例をその工程順にしたが
って示す概略断面図であり、（ａ）はレジスト・マスク
を介したエッチングによりＡｌ系積層配線パターンが形
成された状態、（ｂ）はレジスト・マスクが除去された
状態、（ｃ）はウェハの全面が窒化イオウ系保護膜で被
覆された状態、（ｄ）は次工程の実施直前に窒化イオウ
系保護膜が除去された状態をそれぞれ表す。
【図３】本発明をコンタクト・ホール底部のパッシベー
ションに適用したプロセス例をその工程順にしたがって
示す概略断面図であり、（ａ）はコンタクト・ホールの
底面に露出した不純物拡散領域の表面にＳｉＯx 自然酸
化膜が形成された状態、（ｂ）はＳｉＯx 自然酸化膜が
除去されると共にコンタクト・ホールの底面にＳ保護膜
が形成された状態、（ｃ）はプラズマ処理によりウェハ
の全面にさらに窒化イオウ系保護膜が形成された状態、
（ｄ）はウェハ加熱により窒化イオウ系保護膜とＳ保護
膜とが除去された状態、（ｅ）は選択ＣＶＤ法によりＷ
プラグが形成された状態をそれぞれ表す。
【図４】本発明をコンタクト・ホール底部のパッシベー
ションに適用した他のプロセス例をその工程順にしたが
って示す概略断面図であり、（ａ）はコンタクト・ホー
ルの底面に露出した不純物拡散領域の表面にＳｉＯx 自
然酸化膜が形成された状態、（ｂ）はＳｉＯx 自然酸化
膜が除去されると同時にウェハの全面に窒化イオウ系保
護膜が形成された状態をそれぞれ表す。
【図５】本発明をビア・ホール底部のパッシベーション
に適用したプロセス例をその工程順にしたがって示す概
略断面図であり、（ａ）はビア・ホールの底面に露出し
たＡｌ−１％Ｓｉ層の表面にＡｌＯx 自然酸化膜が形成
された状態、（ｂ）はＡｌＯx 自然酸化膜が除去された
状態、（ｃ）はプラズマ処理によりウェハの全面に窒化
イオウ系化合物層が形成された状態、（ｄ）はウェハ加
熱により窒化イオウ系化合物層が除去された状態、
（ｅ）は選択ＣＶＤ法によりＷプラグが形成された状態
をそれぞれ表す。
【符号の説明】
１ ・・・絶縁基板 ２ ・・・Ｔｉ層 ３ ・・・ＴｉＯＮ層 ４ ・・・バリヤメタル ５，２１ ・・・Ａｌ−１％Ｓｉ層 ６ ・・・ＴｉＯＮ反射防止膜 ７ ・・・Ａｌ系積層配線層 ７ａ ・・・Ａｌ系積層配線パターン ８ ・・・レジスト・マスク ９，１７，２５・・・窒化イオウ系保護膜 １１ ・・・シリコン基板 １２ ・・・不純物拡散領域 １３，２２ ・・・層間絶縁膜 １４ ・・・コンタクト・ホール １５ ・・・ＳｉＯx 自然酸化膜 １６ ・・・Ｓ保護膜 １８，２６ ・・・Ｗプラグ ２３ ・・・ビア・ホール ２４ ・・・ＡｌＯx 自然酸化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/302 H01L 21/31 - 21/3213 H01L 21/768

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上のアルミニウム系配線層をレジス
    ト・マスクを介してエッチングすることによりアルミニ
    ウム系配線パターンを形成する工程と、 前記基板を高真空下に保持したまま該基板の温度を室温
    以下に制御し、少なくとも前記アルミニウム系配線パタ
    ーンの露出面を窒化イオウ系化合物層で被覆する工程
    と、 前記窒化イオウ系化合物層を次工程の実施直前に除去す
    る工程とを有することを特徴とする配線形成方法。
  2. 【請求項２】 基板上のアルミニウム系配線層をレジス
    ト・マスクを介してエッチングすることによりアルミニ
    ウム系配線パターンを形成する工程と、 前記レジスト・マスクを除去する工程と、 前記基板の温度を室温以下に制御し、少なくとも前記ア
    ルミニウム系配線パターンの露出面を窒化イオウ系化合
    物層で被覆する工程と、 前記窒化イオウ系化合物層を次工程の実施直前に除去す
    る工程とを有することを特徴とする配線形成方法。
  3. 【請求項３】 前記窒化イオウ系化合物層は、Ｓ
    2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ 2 Ｆ10，Ｈ2 Ｓから選ばれ
    る少なくとも１種のイオウ系化合物と窒素系化合物とを
    含む混合ガスが放電解離条件下でプラズマ中に生成する
    窒化イオウ系化合物を堆積させることにより形成される
    ことを特徴とする請求項１または請求項２記載の配線形
    成方法。
  4. 【請求項４】 基板上の下層配線材料層上の絶縁膜に接
    続孔を開口する工程と、 前記接続孔の底面に露出した前記下層配線材料層の表面
    の自然酸化膜を除去する工程と、 前記基板を高真空下に保持したまま該基板の温度を室温
    以下に制御し、少なくとも前記接続孔の底面を窒化イオ
    ウ系化合物層で被覆する工程と、 前記窒化イオウ系化合物層を次工程の実施直前に除去す
    る工程と、 前記基板を高真空下に保持したまま前記接続孔を上層配
    線材料層により埋め込む工程とを有することを特徴とす
    る配線形成方法。
  5. 【請求項５】 基板上の下層配線材料層上の絶縁膜に接
    続孔を開口する工程と、 前記基板の温度を室温以下に制御し、前記接続孔の底面
    に露出した前記下層配線材料層の表面の自然酸化膜を除
    去しながら少なくとも該接続孔の底面を窒化イオウ系化
    合物層で被覆する工程と、 前記窒化イオウ系化合物層を次工程の実施直前に除去す
    る工程と、 前記基板を高真空下に保持したまま前記接続孔を上層配
    線材料層により埋め込む工程とを有することを特徴とす
    る配線形成方法。
  6. 【請求項６】 前記窒化イオウ系化合物層は、Ｓ
    2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ 2 Ｆ10，Ｓ3 Ｃｌ2 ，Ｓ2
    Ｃｌ2 ，ＳＣｌ2 ，Ｓ3 Ｂｒ2 ，Ｓ2 Ｂｒ2 ，ＳＢ
    ｒ 2 ，Ｈ2 Ｓから選ばれる少なくとも１種のイオウ系化
    合物と窒素系化合物とを含む混合ガスが放電解離条件下
    でプラズマ中に生成する窒化イオウ系化合物を堆積させ
    ることにより形成されることを特徴とする請求項４また
    は請求項５記載の配線形成方法。
JP14152792A 1991-08-29 1992-06-02 配線形成方法 Expired - Fee Related JP3191407B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14152792A JP3191407B2 (ja) 1991-08-29 1992-06-02 配線形成方法
US07/933,027 US5599742A (en) 1991-08-29 1992-08-20 Interconnection forming method
DE69231910T DE69231910T2 (de) 1991-08-29 1992-08-28 Herstellungsverfahren von Verbindungen
EP92114754A EP0529656B1 (en) 1991-08-29 1992-08-28 Interconnection forming method

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP3-244523 1991-08-29
JP24452391 1991-08-29
JP3-246450 1991-09-02
JP24645091 1991-09-02
JP14152792A JP3191407B2 (ja) 1991-08-29 1992-06-02 配線形成方法

Publications (2)

Publication Number Publication Date
JPH05160123A JPH05160123A (ja) 1993-06-25
JP3191407B2 true JP3191407B2 (ja) 2001-07-23

Family

ID=27318267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14152792A Expired - Fee Related JP3191407B2 (ja) 1991-08-29 1992-06-02 配線形成方法

Country Status (4)

Country Link
US (1) US5599742A (ja)
EP (1) EP0529656B1 (ja)
JP (1) JP3191407B2 (ja)
DE (1) DE69231910T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2266474C (en) * 1996-09-26 2003-05-13 Toyota Jidosha Kabushiki Kaisha Hydrogen absorbing alloy powder and method of producing hydrogen absorbing alloy powder
US6133635A (en) * 1997-06-30 2000-10-17 Philips Electronics North America Corp. Process for making self-aligned conductive via structures
JPH1168095A (ja) * 1997-08-11 1999-03-09 Fujitsu Ltd 半導体装置の製造方法
US6232219B1 (en) * 1998-05-20 2001-05-15 Micron Technology, Inc. Self-limiting method of reducing contamination in a contact opening, method of making contacts and semiconductor devices therewith, and resulting structures
US6319822B1 (en) * 1998-10-01 2001-11-20 Taiwan Semiconductor Manufacturing Company Process for forming an integrated contact or via
US6214739B1 (en) 1999-02-05 2001-04-10 Taiwan Semiconductor Manufacturing Company Method of metal etching with in-situ plasma cleaning
US6350687B1 (en) * 1999-03-18 2002-02-26 Advanced Micro Devices, Inc. Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film
EP1307919A4 (en) 2000-07-12 2009-04-15 California Inst Of Techn ELECTRICAL PASSIVATION OF SILIC-SIZED SURFACES USING ORGANIC LAYERS
US6937447B2 (en) 2001-09-19 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, its manufacturing method, magnetic reproducing element and magnetic memory
US6682989B1 (en) * 2002-11-20 2004-01-27 Intel Corporation Plating a conductive material on a dielectric material
JP4727170B2 (ja) * 2004-06-23 2011-07-20 東京エレクトロン株式会社 プラズマ処理方法、および後処理方法
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
JP2007299880A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 磁気抵抗効果素子，および磁気抵抗効果素子の製造方法
JP5044157B2 (ja) * 2006-07-11 2012-10-10 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気再生装置
JP2008085220A (ja) 2006-09-28 2008-04-10 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、および磁気再生装置
JP5032429B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5039006B2 (ja) 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5039007B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP7222940B2 (ja) * 2019-02-18 2023-02-15 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2022170130A (ja) * 2021-04-28 2022-11-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びエッチング方法
WO2023157395A1 (ja) * 2022-02-18 2023-08-24 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226176B2 (ja) * 1973-08-28 1977-07-12
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
GB2042488A (en) * 1979-02-05 1980-09-24 Energy Conversion Devices Inc Electrical conductor and method of making the same
JPS5922374A (ja) * 1982-07-28 1984-02-04 Matsushita Electric Ind Co Ltd 緑色発光ダイオ−ドの製造方法
DE3411659A1 (de) * 1984-03-29 1985-10-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von polyoxazol- und polythiazol-vorstufen
GB2168841B (en) * 1984-12-22 1988-07-20 Stc Plc Semiconductor processing
DE3784605T2 (de) * 1986-09-17 1993-06-17 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
NL8902744A (nl) * 1989-11-07 1991-06-03 Koninkl Philips Electronics Nv Werkwijze voor het aanbrengen van sporen uit aluminium of een aluminiumlegering op een substraat.
DE69132811T2 (de) * 1990-06-27 2002-04-04 Fujitsu Ltd Verfahren zum herstellen eines integrierten halbleiterschaltkreises
JP3371143B2 (ja) * 1991-06-03 2003-01-27 ソニー株式会社 ドライエッチング方法
US5314576A (en) * 1992-06-09 1994-05-24 Sony Corporation Dry etching method using (SN)x protective layer

Also Published As

Publication number Publication date
EP0529656A2 (en) 1993-03-03
EP0529656A3 (ja) 1994-04-13
EP0529656B1 (en) 2001-07-04
DE69231910T2 (de) 2002-04-04
JPH05160123A (ja) 1993-06-25
US5599742A (en) 1997-02-04
DE69231910D1 (de) 2001-08-09

Similar Documents

Publication Publication Date Title
JP3191407B2 (ja) 配線形成方法
JP3371143B2 (ja) ドライエッチング方法
KR100343880B1 (ko) 집적공정시스템에서티타늄과질소함유가스의반응에의해반도체웨이퍼상에질화티타늄을형성시키는방법
US5314576A (en) Dry etching method using (SN)x protective layer
US5378653A (en) Method of forming aluminum based pattern
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
US5277757A (en) Dry etching method
JP3038953B2 (ja) 配線形成方法
JP3570098B2 (ja) ドライエッチング方法
JP3225559B2 (ja) ドライエッチング方法
JPH0547720A (ja) 自然酸化膜の除去方法
JP3200949B2 (ja) ドライエッチング方法
JP3166242B2 (ja) ドライエッチング方法
JP3298234B2 (ja) 配線形成方法
JPH05347270A (ja) 金属プラグの形成方法及びこれに用いるウェハ処理装置
JPH06314689A (ja) アルミニウム系パターンの形成方法
JP3198599B2 (ja) アルミニウム系パターンの形成方法
JP3018602B2 (ja) ドライエッチング方法
JPH05182937A (ja) ドライエッチング方法
JPH04273437A (ja) ドライエッチング方法
JPH09260350A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
KR100467817B1 (ko) 반도체 소자의 금속배선 부식 방지방법
JPH04213822A (ja) 配線形成方法
JPH06125010A (ja) 半導体装置の製造方法
JP2001015494A (ja) 半導体装置の製造方法およびエッチング方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010424

LAPS Cancellation because of no payment of annual fees