JP2000100815A - アルミニウム配線を有する半導体装置及びその製造方法 - Google Patents

アルミニウム配線を有する半導体装置及びその製造方法

Info

Publication number
JP2000100815A
JP2000100815A JP10264489A JP26448998A JP2000100815A JP 2000100815 A JP2000100815 A JP 2000100815A JP 10264489 A JP10264489 A JP 10264489A JP 26448998 A JP26448998 A JP 26448998A JP 2000100815 A JP2000100815 A JP 2000100815A
Authority
JP
Japan
Prior art keywords
aluminum
film
wiring layer
aluminum wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10264489A
Other languages
English (en)
Inventor
Yasuo Ishihara
康生 石原
Takeshi Miyajima
健 宮嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP10264489A priority Critical patent/JP2000100815A/ja
Publication of JP2000100815A publication Critical patent/JP2000100815A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 不純物含有量の少ない純度の高いＡｌ材料を
用いた場合にもパターニングによってくびれの生じにく
い配線構造を提供すること。 【解決手段】 基板１１上に厚い膜厚の第１のアルミニ
ウム膜１２を成膜し、第１のアルミニウム膜１２の表面
に酸素や窒素等の吸着分子１５を吸着させ、薄いＡｌの
酸化物や窒化物の膜をＡｌの粒界エッチングを緩和する
エッチング緩和層１３として形成する。その後、第２の
アルミニウム膜１４を形成する。第１のアルミニウム膜
１２は、緩和層１３の存在により下地となる第１のＡｌ
膜１２の結晶の影響を受けることが無く、図８に示した
よう粒径の小さな結晶成長をする。この後のパターニン
グでは第２のアルミニウム膜１４の結晶粒界が小さく結
晶粒が密になっていることにより、くびれが抑制され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アルミニウム（Ａｌ）
を主成分とする材料を、電極および配線として用いた半
導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】従来、アルミニウムはＬＳＩ, ＩＣ等の
半導体素子の電極や配線材料として、最も一般的で広く
用いられている。近年、半導体素子は、より高密度で高
集積な半導体素子の開発をすすめているが、その一方
で、より高電圧、高電流に対応したパワー素子と呼ばれ
る素子の開発が進められている。
【０００３】通常、ＬＳＩ等の半導体素子は微細化を進
めるため、電極、配線に用いるＡｌの膜厚は、それほど
厚くない１μｍ前後が用いられている。このとき、半導
体素子がパワー素子であって、Ａｌ配線と同時にＡｌ電
極領域を作り素子上に直接ワイヤボンディングする場合
を考えると、パワー素子は、高耐圧、高電流の使用が求
められるため、実装に用いるボンディングワイヤは太い
ものが使用される。
【０００４】しかしながら、この太いワイヤを素子に実
装する際、上述のようにＡｌ電極膜厚が１μｍ程度のも
のにワイヤを超音波振動を用いた方法で接合することを
試みると、その振動が下地基板に直接伝わり、素子を破
壊してしまうのである。これを避けるにはＡｌ電極膜厚
を厚くする必要があった。また、Ａｌ材料にも問題があ
った。半導体素子に用いられるＡｌ材料には、素子コン
タクト部分で発生するアロイスパイク（ＡｌとＳｉが相
互拡散することで生じる接合の破壊）を避けるためにＳ
ｉが含有されたり、エレクトロマイグレーション寿命を
延ばすためにＣｕなどが含有されている。この含有され
ている物質がボンディングにおいて問題となる。特に、
図２に示すように、層間絶縁膜２を介して半導体基板１
上に形成されているアルミ電極３にＳｉが過剰に含有さ
れている場合、そのＳｉが層間絶縁膜２の上に小さな析
出物５（Ｓｉノジュール）となって析出する。そして、
この析出物５がボンディングワイヤ４の下部にあると、
ボンディング時の超音波振動を受け、この部分を起点と
してクラック６を発生し、半導体基板に形成した素子を
破壊することがあり、生産歩留まりを低下させてしま
う。
【０００５】この問題に対し、最近では、半導体基板と
Ａｌ電極とのコンタクト領域にＴｉ等の材料でバリアメ
タルを形成した上で、Ａｌ電極配線を形成する方法が一
般的となってきた。これにより、アロイスパイクの発生
は無くなり、Ａｌ中にＳｉを含有させる必要が無くなっ
てきた。従って、Ｓｉ含有量の少ない純度の高いＡｌ材
料を用いることで、ワイヤボンディング時に析出物によ
る不良をなくして歩留まりを向上させることが考えられ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、純度の
高いＡｌ材料を用いた場合、配線加工を行うためのＡｌ
ウェットエッチングの工程で、配線の一部を大きく浸食
し、図３に示すように、配線に大きなくびれを生じさせ
る現象が発生した。つまり、Ａｌ電極領域では面積が広
いためさほど問題にはならないが、同時に配線構造を作
り込む場合には、そのようなくびれのある配線では電流
が流れる際に生じるエレクトロマイグレーション現象に
よって配線が断線してしまう恐れがある。
【０００７】そこで、本発明は不純物含有量の少ない純
度の高いＡｌ材料を用いた場合にもパターニングによっ
てくびれの生じにくい配線構造を提供することを目的と
する。
【０００８】
【課題を解決するための手段】まず、本願発明者らは、
Ａｌ中に含まれるＳｉ含有率が１ｗｔ％のものと、０．
５ｗｔ％のもの、及びＳｉを含有していない純粋なＡｌ
膜の３種類を成膜し、その表面を観察した。成膜装置は
図４に示す構造の真空スパッタ装置を用いた。この真空
スパッタ装置は、真空チャンバ３６内においてヒータ３
２を有するステージ３１上にＳｉウエハ３３を載せ、ま
た、Ａｌターゲット３４をＳｉウエハ３３に対向させ、
マグネット３５及び電源３７を用いてＡｒ粒子３９をＡ
ｌターゲット３４に衝突させ、Ａｌ粒子３８をＳｉウエ
ハ３３上に堆積させるというものである。尚、３種類の
Ａｌ膜の形成は、基板温度・Ａｒ流量・パワー等の成膜
条件が同一になるようにしてスパッタ法で行った。膜厚
は全て５．５μｍとした。
【０００９】観察の結果、Ｓｉ含有量が１ｗｔ％のもの
は、図５に示すように、粒界があいまいで小さな塊が密
集しているように見られる。しかし、Ｓｉ含有率が０．
５ｗｔ％のものとＳｉを含有していないものは図６に示
すように粒界が明確であり、大きな結晶粒が確認され、
Ｓｉの含有量の違いにより結晶粒径に差が生じることが
確認された。
【００１０】更に、それぞれのＡｌ膜上にフォトレジス
トを塗布、パターンを形成し、Ａｌエッチングを行い、
エッチング状態を確認してみると、Ｓｉ含有量１ｗｔ％
のＡｌ膜のものは、ほぼパターン通りのＡｌ配線が得ら
れるのに対して、含有率０．５ｗｔ％およびＳｉを含有
していないものは、配線パターンの一部を大きく浸食さ
れ、図３に示したくびれが生じていた。
【００１１】そこで、このくびれの生じた部分を詳細に
観察すると、図７に示すように、くびれは粒界部分で生
じていることが確認される。また、くびれの発生しない
１ｗｔ％のＳｉを含むＡｌ膜をリン酸により表層をわず
かにエッチングし、粒界部分を詳細に観察してみると粒
界部分にＳｉが析出していることが確認された。
【００１２】以上のことから、粒界の状態が原因で、く
びれの発生が生じてることが判明した。つまり、１ｗｔ
％のＳｉを含むＡｌ膜は結晶粒界が小さいことに加え、
不純物（Ｓｉ）を粒界へ析出させて粒界を密にすること
によって粒界でのエッチングを抑制し、くびれの発生を
抑制できたが、一方、Ｓｉをほとんど含まないＡｌ膜で
は粒界が大きく、また粒界へ析出する不純物が少ないた
めに粒界にエッチング液が回り込み、粒界エッチングが
進行することによって図３に示すような大きなくびれが
生じたものと考えられる。
【００１３】そこで、本発明では、Ａｌ膜の結晶粒界の
大きさに着目し、Ａｌ膜の結晶粒界の大きさを制御する
ことで上記課題を解決するものである。より具体的に
は、請求項１に記載のように、Ａｌ膜を２段階で成膜す
ることで２層構造とし、上層のＡｌ膜の粒界が下層のＡ
ｌ膜の粒界よりも小さいものであることを特徴とするも
のである。
【００１４】さらには、請求項２に記載のように、上層
のＡｌ膜の厚さが下層のＡｌ膜の厚さよりも薄いことを
特徴とするものである。このようにすることで、上層の
Ａｌ膜の粒界が下層のＡｌ膜の粒界よりも小さくなり、
粒界に進行するエッチングを抑制することができ、パタ
ーニング後のくびれを小さくすることができる。尚、請
求項３に記載のように、上層のＡｌ膜の成長時に下層の
Ａｌ膜の結晶粒の影響を受けないように、下層のＡｌ膜
と上層のＡｌ膜との間に結晶成長の維持を抑制する保護
膜を形成することが好ましい。尚、この保護膜はＡｌ膜
のエッチング時にＡｌ膜よりもエッチングされにくい膜
であることが好ましい。
【００１５】また、上述の発明は、請求項８に記載のよ
うに、２層構造のＡｌ膜の上層と下層との合計膜厚が３
μｍ以上である場合に特に効果を発揮するものであると
言える。
【００１６】
【発明の実施の形態】以下、実施形態により本発明をよ
り詳細に説明する。 （第１実施形態） 〔検討例１〕Ａｌ配線くびれは、膜厚が薄い状態では発
生しない。これは、図８に示すようにＡｌ膜の成長の初
期過程では結晶粒が細かく、粒界も密であるためであ
る。しかし、膜厚が厚くなると図９に示すように結晶粒
は成長し、粒界は明確となり、エッチングのくびれが大
きくなる。
【００１７】そこで、Ａｌ膜を２段階にわけて成膜する
ことを試みた。まず、Ｓｉを全く含まないＡｌをトータ
ル膜厚５．５μｍとして成膜するために２．７５μｍづ
つ２回に分けて成膜した。これは、図１０のスパッタチ
ャンバー２５にて一旦２．７５μｍ成膜、その後、ウェ
ハ搬送装置２３によりロードロックチャンバー２１まで
ウェハを搬送し、大気へ一旦開放した、そして、そのウ
ェハを再びスパッタチャンバー２５へ移しＳｉを全く含
まないＡｌを２．７５μｍ成膜したものである。尚、Ａ
ｌ膜の成膜条件は、基板温度が２００℃〜３００℃、不
活性ガスであるＡｒ流量が１００〜１５０ＳＣＣＭ(Sta
ndard Cubic Centimeter per Minute)、パワーが７ｋｗ
〜１０ｋｗ程度である。
【００１８】その後、パターン形成を行い、Ａｌ膜のウ
ェットエッチングを行った。エッチングの条件は、Ｈ3
ＰＯ4 （リン酸）にわずかにＨＮＯ3 （硝酸）を添加し
た混合水溶液を用いて６０℃程度の状態で行った。尚、
以下に示す例における成膜条件及びエッチング条件は全
てこの条件にて行った。しかし、この検討例ではＡｌ配
線のくびれを解消することは十分できなかった。
【００１９】〔実施例１〕次に、１回目と２回目のＡｌ
膜厚を変えてＳｉを全く含まないＡｌを成膜することを
試みた。まず、Ｓｉを全く含まない純粋なＡｌ（Ｐｕｒ
ｅ- Ａｌ）を１１のスパッタチャンバー２５にて一旦５
μｍ成膜、その後、ウェハ搬送装置２３によりロードロ
ックチャンバー２１までウェハを搬送し、大気へ一旦開
放した。そして、そのウェハを再びスパッタチャンバー
２５へ移しＳｉを全く含まないＡｌを０．５μｍ成膜し
た。
【００２０】その後、パターン形成を行い、Ａｌ膜のウ
ェットエッチングを行った。その結果、図１１に示すよ
うなＡｌ配線にくびれが少なく、かつくびれも小さい良
好な状態を得ることができた。また、わずかに生じたく
びれを観察すると、図１２に示すように、くびれは表層
部分に発生しており、実使用上問題は無い。また、表面
は図７と異なり、図１２に示すように小さな粒界が生じ
ていることが観測された。また、大きな粒界も生じてお
り、これは、下層のＡｌ膜の結晶粒界における段差の影
響でできたものと考えられる。ただし、この大きな粒界
も膜厚が薄いことで下層のＡｌ膜の粒界に比べ粒界によ
ってできるＡｌ膜表面の溝（図１参照）が浅くなり、こ
れによってパターニングの際のレジスト膜との密着性が
向上し、エッチング液の浸入を抑制して異常浸食を抑制
すると考えられる。
【００２１】このことから、まず、Ａｌ膜厚がおよそ３
μｍ（少なくとも２．７５μｍ）程度の厚さになると粒
界が大きく成長し、ウェットエッチングの際に粒界エッ
チングが顕著化してくびれが生じるようになると言え
る。そして、このように厚い膜厚のＡｌ膜を形成する際
に、分割成膜し、上層のＡｌ膜の膜厚が下層のＡｌ膜の
膜厚よりも薄くすることで上層のＡｌ膜の結晶粒界を細
かく制御でき、結晶粒を密な状態とすることができる。
そして、粒界を小さくすることによってエッチング液が
粒界に回り込むことを抑制でき、粒界によるエッチング
が進行することを抑制することができると言える。
【００２２】〔実施例２〕次に、５μｍ、０．５μｍの
成膜を１つのプロセスとし、図１０に示すスパッタチャ
ンバー２５にて、５μｍ成膜後、スパッタチャンバー２
５内にウェハをそのまま、残したまま３０秒間放置、そ
の後、スパッタチャンバー２５にて残りの０．５μｍの
成膜を行った。
【００２３】その後、パターン形成を行い、Ａｌ膜のウ
ェットエッチングを行った結果、Ａｌ配線のくびれは小
さくなり、製品仕様上問題の無いレベルになったが、先
の実施例１に比べると外観は劣っていた。 〔実施例３〕次に、図１２のスパッタチャンバー２５に
て、Ａｌ膜を５μｍ成膜後、ウェハ搬送装置２３にて、
加熱していないスパッタチャンバー２６へ移し窒素ガス
を流入した後、１分ほど放置し、その後再びウェハ搬送
装置２３にてスパッタチャンバー２５へ戻し、残りの
０．５μｍ成膜した。
【００２４】その後、パターン形成を行い、Ａｌのウェ
ットエッチングを行った結果は、実施例１と同様にＡｌ
配線のくびれは少なく良好であった。 〔検討例２〕また、Ａｌ膜の２段階成膜の１回目と２回
目の膜厚を逆にし、上述の実施例に示したような方法で
先に０．５μｍ成膜後、５μｍ成膜した。
【００２５】その後、パターン形成を行い、Ａｌ膜のウ
ェットエッチングを行った結果は、１段階で５．５μｍ
成膜したものと変わらず、図３に示すようなくびれが発
生した。以上説明した例及び１回で５．５μｍ成膜した
ものも含めた結果を、くびれの発生頻度でまとめると図
１３に示すグラフのようになる。これは、１ｍｍの配線
長の間で１μｍ以上のくびれが発生した頻度を調べたも
のである。尚、サンプル（ａ）、（ｂ）、（ｃ）は１回
で５．５μｍ成膜したものでそれぞれ成長温度を代えた
ものを示す。また、サンプル（ｄ），（ｅ），（ｆ）は
上述の検討例１，実施例１，検討例２をそれぞれ示し、
成膜温度は同じである。
【００２６】この結果から、２段階でＡｌ膜を成膜した
ものにおいて、上層のＡｌ膜の膜厚が下層のＡｌ膜の膜
厚に比べて薄いとくびれ頻度が少なくなり良好となるこ
とがわかる。つまり、エッチングは２段階成長した上層
のＡｌ膜から進行するため、上層のＡｌ膜の方が下層の
Ａｌ膜よりも薄い場合には、Ａｌ膜の表面付近の粒界が
細かく、Ａｌの結晶粒が密になっており、粒界における
エッチングの進行が抑制される。逆に２段階成長であっ
ても上層のＡｌ膜の方が下層のＡｌ膜よりも厚い場合に
は１段階でＡｌ膜を成長させたものほどには至らないに
しても結晶粒が大きく成長し、粒界が粗となり粒界にて
エッチングが進行してしまうものであると言える。
【００２７】上記検討結果から、エッチングにより生じ
るくびれの少ない最適なアルミニウム配線構造は図１の
様になる。基板１１上に厚い膜厚の第１のアルミニウム
膜１２を成膜した時点では、粒界１７は図９に示したよ
うに明確となるが、実施例１，３に示すような方法を行
うと、第１のアルミニウム膜１２の表面に酸素や窒素等
の吸着分子１５が吸着する。薄いアルミニウムの酸化物
や窒化物の膜がアルミニウムの粒界エッチングを緩和す
るエッチング緩和層１３としてできる。
【００２８】この緩和層１３はＡｌ膜のエッチング時の
エッチャント（エッチング液）に対してアルミニウム膜
よりもエッチング耐性のある膜と言える。その後の第２
のアルミニウム膜１４は、緩和層１３の存在により下地
となる第１のアルミニウム膜１２の結晶の影響をあまり
受けず、図８に示したよう粒径の小さな結晶成長をす
る。また、吸着分子１５は粒界エッチングを緩和するエ
ッチング緩和層１３を形成するだけでなく、粒界１７中
に拡散するため、粒界１７は密となり、このことによっ
てもアルミニウム膜の粒界エッチングの進行を抑制する
ことができる。
【００２９】そして、第２のアルミニウム膜１４の結晶
粒界が小さいことにより、最表面の溝１８は小さく、平
坦性も増す。その結果パターン形成に必要なホトレジス
トとの密着性も良くなり、エッチング液の浸入を抑制し
て粒界での異常浸食を防ぐことができる。また、第２の
アルミニウム膜１４上には、大気に開放した際、吸着分
子１５により、アルミニウムの酸化膜あるいは窒化膜１
６が形成されている。
【００３０】（第２実施形態）上記実施例１の方法で、
パワー素子製品にアルミニウム膜からなる電極を形成し
た例を図１４に示す。Ｓｉ基板４１には、パワーＭＯＳ
トランジスタ素子として機能するに必要な加工が施され
ている。尚、その加工については周知のため詳細な説明
は割愛する。Ｓｉ基板１４上には、ゲート酸化膜４２、
ゲートポリシリコン４３、層間絶縁膜４４によりパワー
ＭＯＳ構造トランジスタのトランジスタセル（図中のセ
ルは絶縁ゲート型バイポーラトランジスタ：ＩＧＢＴで
ある）が形成されている。
【００３１】そして、トランジスタセル上には、例えば
Ｔｉからなるバリアメタル４５が形成されている。バリ
アメタル４５上に、上記実施例１の方法で、第１のアル
ミニウｌ膜４６、粒界でのエッチングを緩和する層４
７、第２のアルミニウム膜４８を形成した。第２のアル
ミニウム膜４８上には、アルミニウムの酸化膜４９が形
成されている。そして、パターン形成された後、トラン
ジスタセル上のＡｌ膜はソースもしくはエミッタ電極と
して機能し、その上部にボンディングワイヤ５０が接合
される。尚、ワイヤボンディングを行うと超音波振動に
より実際にはアルミニウム酸化膜４９及び粒界のエッチ
ングを緩和する層４７は破壊され、ボンディングワイヤ
５０は第１のアルミニウム膜４６と導通するものと考え
られる。
【００３２】本実施形態に示すＳｉの含まれていない純
粋な第１，第２のアルミニウム膜を用いることでボンデ
ィングワイヤ５０の接合の際のＳｉノジュールによる素
子破壊と言った不具合を防止できる。尚、本実施形態に
おける第１のアルミニウム膜及び第２のアルミニウム膜
４８は、第１実施形態に示す２層構造のＡｌ膜からなる
配線と同時に形成されるものである。
【００３３】よって、本実施形態では、電極領域におい
てはＳｉノジュールの問題がなく、同時に形成される配
線領域においてはパターニング後のくびれを抑制できる
素子上ボンディングを有する半導体装置を得ることがで
きるという効果を奏する。図１４中の粒界のエッチング
を緩和する膜は、上記実施例３の方法でも形成可能であ
る。また、実施例３の方法で形成した第１のアルミニウ
ム膜と第２のアルミニウム膜の間の層を形成するための
スパッタチャンバーは、実施例２の方法で示したよう
に、アルミニウムを形成するチャンバーと同一であって
も、粒界のエッチングを緩和する層を十分形成できる条
件が整えば同様の効果を得ることができる。
【００３４】また、図１の粒界のエッチングを緩和する
層は、空気や窒素ガス等の気体だけでなく、純水などの
液体によっても形成可能であり、同様の効果を得ること
ができる。また、上述した実施形態から理解されるよう
に、アルミニウム配線を構成するアルミニウム材として
は、Ｓｉが０．５ｗｔ％以下の含有率のアルミニウム材
を用いた場合に有効であり、特に純粋なアルミニウム材
に用いる場合に有効と言える。
【００３５】（比較例）尚、比較例として１ｗｔ％のＳ
ｉを含むＡｌ膜の例から、不純物を粒界中に拡散ことに
よって粒界を密にすることができるものという考えに基
づき、図４に示す真空チャンバーのベース真空度を通常
の１０-8Torrから１０-7Torrへと１桁落とし、わずかに
酸素や水などの残留ガスを残して０．５ｗｔ％のＳｉを
含むＡｌのスパッタを行った。
【００３６】その結果、図５に示すような、１ｗｔ％の
Ｓｉを含むＡｌ膜と同等の膜表面が得られ、エッチング
による配線のくびれも発生しなかった。しかし、この方
法は、他のＬＳＩ製品を同一装置で成膜する場合、残留
ガスが問題となることがあるため、多品種生産を行うた
めにはあまり良好な方法ではない。
【００３７】以上説明した本実施形態の効果としては、
ワイヤボンディング等の実装のために、厚いアルミニウ
ム膜（３μｍ以上、少なくとも２．７５μｍ）を必要と
する半導体素子に対して、エッチング加工性を向上し、
品質における信頼性を向上させることができる。また、
Ｓｉの含有量を減らすことができ、ボンディングによる
不良を低減できる。さらに、エッチングによるくびれを
小さくすることができると共に減少させることができる
ために微細化を可能にできる。
【図面の簡単な説明】
【図１】発明したアルミニウム膜構造図。
【図２】従来の問題点を示す図。
【図３】くびれの発生したアルミニウム配線図。
【図４】アルミスパッタチャンバー図。
【図５】Ａｌ- １ｗｔ％Ｓｉ配線表面の外観図。
【図６】Pure-Al 配線表面の外観図。
【図７】Pure-Al 一回積みくびれ部分の拡大図。
【図８】Ａｌ膜厚が薄い場合の膜構造図。
【図９】Ａｌ膜厚が厚い場合の膜構造図。
【図１０】スパッタチャンバー構成図。
【図１１】発明実施後のアルミニウム配線の図。
【図１２】発明実施後のくびれ部分の拡大図。
【図１３】くびれ頻度のグラフ。
【図１４】パワー素子への適用図。
【符号の説明】
１１…基板、１２…第１のアルミニウム膜、１３…エッ
チング緩和層、１４…第２のアルミニウム膜、１５…吸
着分子、１６…アルミニウムの酸化物あるいは窒化物層
フロントページの続き Ｆターム(参考） 4M104 AA01 BB14 BB37 BB38 CC01 DD37 DD64 FF13 FF16 HH06 5F033 AA04 AA12 BA12 BA34 BA36 CA01 DA07 DA35 DA36 DA38

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された第１のアルミニウム
    配線層と、該第１のアルミニウム配線層上に形成された
    第２のアルミニウム配線層とから構成され、前記第１の
    アルミニウム配線層の結晶粒界に比べ前記第２のアルミ
    ニウム配線層の結晶粒界の方が小さいことを特徴とする
    アルミニウム配線を有する半導体装置。
  2. 【請求項２】 前記第１のアルミニウム配線層の膜厚を
    ｄ１とし、前記第１のアルミニウム配線層の膜厚をｄ２
    とした場合、ｄ１＞ｄ２である請求項１記載のアルミニ
    ウム配線を有する半導体装置。
  3. 【請求項３】 前記第１のアルミニウム配線層と前記第
    ２のアルミニウム配線層との間に前記第２のアルミニウ
    ム配線層よりも薄い保護層がある請求項２記載のアルミ
    ニウム配線を有する半導体装置。
  4. 【請求項４】 前記第１のアルミニウム配線層と前記第
    ２のアルミニウム配線層との材料はシリコン含有率が
    ０．５ｗｔ％以下のアルミニウム材である請求項１乃至
    ３のいずれかに記載のアルミニウム配線を有する半導体
    装置。
  5. 【請求項５】 前記第１のアルミニウム配線層と前記第
    ２のアルミニウム配線層との材料は純粋なアルミニウム
    材（Ａｌ）である請求項１乃至３のいずれかに記載のア
    ルミニウム配線を有する半導体装置。
  6. 【請求項６】 基板上に形成された第１のアルミニウム
    配線層と、該第１のアルミニウム配線層上に形成された
    アルミニウム酸化物もしくはアルミニウム窒化物から成
    る層と、 該アルミニウム酸化物もしくはアルミニウム窒化物から
    成るの層の上に形成され、前記第１のアルミニウム配線
    層と同一組成であって該第１のアルミニウム配線層より
    も膜厚の薄い第２のアルミニウム配線層と、 から構成され、前記第１のアルミニウム配線層の結晶粒
    界に比べ前記第２のアルミニウム配線層の結晶粒界の方
    が小さいことを特徴とするアルミニウム配線を有する半
    導体装置。
  7. 【請求項７】 前記基板はシリコン材からなり、前記基
    板と前記第１のアルミニウム配線層との間に、アルミニ
    ウムとシリコンとの反応を抑制するためのバリアメタル
    層を備えるものである請求項５に記載のアルミニウム配
    線を有する半導体装置。
  8. 【請求項８】 前記第１のアルミニウム膜と前記第２の
    アルミニウム膜との合計膜厚が３μｍ以上である請求項
    ２乃至６記載のアルミニウム配線を有する半導体装置。
  9. 【請求項９】 基板上にアルミニウムを主成分とする金
    属膜を堆積させ、エッチングにより所定パターンの配線
    を形成するアルミニウム配線を有する半導体装置の製造
    方法であって、基板上に第１のアルミニウム膜を堆積す
    る工程と、 前記第１のアルミニウム膜上に、後のエッチング工程に
    おけるエッチャントに対してアルミニウム材よりもエッ
    チング耐性を有するエッチング緩和層を形成する工程
    と、 前記エッチング緩和層上に、前記第１のアルミニウム膜
    よりも膜厚が薄い第２のアルミニウム膜を形成する工程
    と、 前記第２のアルミニウム膜上に所定のパターンを形成
    し、前記第１のアルミニウム膜、前記エッチング緩和
    層、及び前記第２のアルミニウム膜をエッチングにより
    所定パターンに形成する工程とを有することを特徴とす
    るアルミニウム配線を有する半導体装置の製造方法。
  10. 【請求項１０】 前記エッチング緩和層は前記第１のア
    ルミニウム膜表面に酸素分子、あるいは、窒素分子、あ
    るいは水分子を吸着させ、アルミニウム酸化物もしくは
    アルミニウム窒化物から成る層を形成させたものである
    請求項９記載のアルミニウム配線を有する半導体装置の
    製造方法。
  11. 【請求項１１】 前記基板はシリコン（Ｓｉ）材からな
    り、前記基板と前記第１のアルミニウム膜との間に、シ
    リコンとアルミニウムとの反応を防止するバリアメタル
    層を形成するものであり、前記第１及び第２のアルミニ
    ウム膜が純粋なアルミニウム（Ａｌ）からなるものであ
    る請求項１０記載のアルミニウム配線を有する半導体装
    置の製造方法。
JP10264489A 1998-09-18 1998-09-18 アルミニウム配線を有する半導体装置及びその製造方法 Pending JP2000100815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10264489A JP2000100815A (ja) 1998-09-18 1998-09-18 アルミニウム配線を有する半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10264489A JP2000100815A (ja) 1998-09-18 1998-09-18 アルミニウム配線を有する半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000100815A true JP2000100815A (ja) 2000-04-07

Family

ID=17403959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10264489A Pending JP2000100815A (ja) 1998-09-18 1998-09-18 アルミニウム配線を有する半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000100815A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112930A (ja) * 2006-10-31 2008-05-15 Fuji Xerox Co Ltd 半導体素子及びその製造方法
JP2022525744A (ja) * 2019-03-14 2022-05-19 ウルフスピード インコーポレイテッド 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112930A (ja) * 2006-10-31 2008-05-15 Fuji Xerox Co Ltd 半導体素子及びその製造方法
JP2022525744A (ja) * 2019-03-14 2022-05-19 ウルフスピード インコーポレイテッド 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス
JP7288969B2 (ja) 2019-03-14 2023-06-08 ウルフスピード インコーポレイテッド 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス

Similar Documents

Publication Publication Date Title
JP3382031B2 (ja) 半導体装置の製造方法
JPH10223608A (ja) 半導体装置の製造方法
JPH08274046A (ja) シリコンウエハー上に白金薄膜を形成する方法、その方法により製造されたシリコン基板及びその基板を利用した半導体素子の製造方法
JP2003100994A (ja) 強誘電体メモリおよびその製造方法
JPH09270427A (ja) 半導体装置及びその製造方法
JPH03129728A (ja) 金属被覆化プロセス処理方法
JP3466174B2 (ja) 半導体装置およびその製造方法
JP2000100815A (ja) アルミニウム配線を有する半導体装置及びその製造方法
JP3130207B2 (ja) 半導体装置の製造方法
JPH0193149A (ja) 半導体装置
JPH09289247A (ja) コンタクト形成方法
JPH025521A (ja) 半導体装置の製造方法
JP3249196B2 (ja) 半導体装置の製造方法
JPH07201779A (ja) 電極配線およびその形成方法
JP2000164705A (ja) 配線形成方法及び半導体集積回路装置
JPH11214702A (ja) 半導体装置およびその製造方法
JP3149169B2 (ja) 半導体装置の製造方法
JP3263611B2 (ja) 銅薄膜製造方法、銅配線製造方法
JPH03104220A (ja) 半導体装置の製造方法
JPH09115906A (ja) 半導体装置の製造方法
JPS6197823A (ja) 半導体装置の製法
JPH0774177A (ja) 半導体装置の製造方法及び製造装置
JPH06120358A (ja) 高集積半導体装置及びその製造方法
JPH0837185A (ja) 半導体装置の製造方法
JPH0794508A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061003