JPH03104220A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03104220A
JPH03104220A JP24266989A JP24266989A JPH03104220A JP H03104220 A JPH03104220 A JP H03104220A JP 24266989 A JP24266989 A JP 24266989A JP 24266989 A JP24266989 A JP 24266989A JP H03104220 A JPH03104220 A JP H03104220A
Authority
JP
Japan
Prior art keywords
barrier metal
metal layer
layer
substrate
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24266989A
Other languages
English (en)
Inventor
Tsutomu Hosoda
勉 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24266989A priority Critical patent/JPH03104220A/ja
Publication of JPH03104220A publication Critical patent/JPH03104220A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、Si基板と特
にAl合金からなる配線層間にSiとAlが反応するの
を防止するバリアメタル層を有する半導体装置の製造方
法に適用することができ、特に、良好なバリアメタル層
を容易に形成することができる半導体装置の製造方法に
関する。
近年、ICの高集積化に伴い、特にA1配線の高信頼性
が要求されている。
例えばAl配線がコンタクトホールを介してSi基板に
コンタクトされた構造の半導体装置が知られているが、
この構造の半導体装置では後の工程で熱処理が加わると
AA配線からSi基板中にAlが侵入しAISi合金が
形成されてしまい、Si基仮に形成されたpn接合を破
壊したりするいわゆるアロイスバイクの問題がある.こ
のため、A1配線からSi基板中に/lの侵入を防ぐこ
とができる半導体装置の製造方法が要求されている. 〔従来の技術〕 現在、半導体集積回路に用いられている配線層の配線材
料としては、A1合金(A It −IXSi,A I
 −IXSi−0. 1!Cu等〉が主に使用されてい
る。ここで、Al合金に予め1%のSiが添加されてい
るのは、500℃程度の熱処理によってSi基板とAf
合金からなる配線層とのコンタクト部でAfとSiの相
互拡散による拡散層破壊を防止するためである。
しかしながら、素子の微細化が進むにつれて、予め添加
されたAl合金中のSiがコンタクト部のSt基坂上に
析出し、コンタクト抵抗が上昇するという問題が顕在化
してきている。具体的には、プロセス中に加わる各種の
高温下ではAβ合金中のSiはSi基坂上に析出しない
が、温度(例えば常温)が下がると析出してSt基板上
にあたかもp型Si層が形威されることになる。このた
め、このコンタクト部にn゛型基板拡散層が形威されて
いると、pn接合が形成されてしまい、これに伴いコン
タクト抵抗が上昇してしまう。これは、コンタクトホー
ルが微細化される程顕著になる傾向がある。そこで、微
細化の進んだ半導体集積回路では上記の問題を解決する
ためにSi基板とAl配線の間にAlとSiの反応を防
止するためのバリアメタル層を設ける傾向にある。この
場合のバリアメタル層としては、チタンの窒化物、チタ
ン・タングステン混合物等が通常用いられている。
一般に、上記のバリアメタル層及びA1配線層は枚葉式
スバッタ装置を用いて形成する方法が採用されている。
しかしながら、バリアメタル層とその上のAl配線層を
真空を破る事無く連続して形成した場合には、バリア性
(拡散阻止機能〉が十分でない(例えばチタンの窒化物
(TiN))ことが、例えばS. Iwabuchi 
et.al..VLsI symposium−p.5
5 1986に記載され知られている。そこでバリア性
を改善する方法として、例えばチタン窒化物(TiN)
からなるバリアメタル層形成後に一旦大気に取り出して
450〜600℃の熱処理を加えればよいことが例えば
V.Hoffa+an. Solid−State T
echno−1ogy,8月号.P.58. 1983
,日本語版で提案されている。この方法はチタン・タン
グステン混合物を用いた場合も有効であることが報告さ
れている。
〔発明が解決しようとする課題〕
しかしながら、上記したバリアメタル層及びAl配線層
を枚葉式スパソタ装置を用いて形成する従来の半導体装
置の製造方法では、前述のようにバリア性改善のために
450℃〜6oo℃の高温熱処理を加える必要があった
.そして、熱処理機構を通常のスパソタ装置の一部とし
て組んでこの熱処理を連続的に行うことは非常に困難で
あるため、バリアメタル層形成後に一旦大気に取り出し
て別の熱処理装置で熱処理を行う必要があった。このた
め、このようにバリアメタル層形成後に一旦大気に一旦
取り出して別の熱処理装置へ移し変える場合には工程の
増加、基板ハンドリングの煩わしさ、基板上へのゴ果の
付着等のいくつかの問題があり、良好なバリアメタル層
を形成するのが困難であるという問題があった。
また、上記問題を解決し、かつバリア性が良好な方法と
しては、シリコン基板を高温に保持しながら酸素を含む
雰囲気でスパッタリングによりチタン窒化物等からなる
バリアメタル層を形成する方法が特願昭63−8564
号公報に提案されている。
しかしながら、Si基板を高温に保持しながら酸素を含
む雰囲気でバリアメタル層を形成する方法では、バリア
メタル層とその上のAf配線層を真空を破ることなく連
続して形成することができ、上記した工程の増加等の問
題がなく、しかもバリア性が良好であるという利点があ
るが、バリアメタル層を形戒する時の酸素が、その上の
Al配線層を形成する時の雰囲気に多量に混入し易いと
いう傾向が明らかになっている。そして、i配線層の膜
質が劣化する恐れがあった.具体的には、酸素はAI!
.と非常に反応し易く、Anオキサイドが形成され易く
、Al配線層中に酸素が多量に取りこまれると/l配線
層の膜質が劣化する.更には、例えばスバッタ雰囲気中
に02ガスを含めた場合には、バリアメタルのなす柱状
結晶の粒界に含まれる酸素はきちんとバリアメタル自体
と結合した状態にあるものばかりではなく、一部はバリ
アメタルの粒界からすぐにも離脱しそうな状態にある。
これがAf配線層形成時に外に出てきて(離脱して)雰
囲気に混入する。一方で、プラズマによってバリアメタ
ル結晶の粒界に詰められる酸素は上記したスパッタ雰囲
気中に酸素を含める場合に比べて極めて結合状態が良好
になるといわれている。
そこで本発明は、Af配線層の膜質を劣化させることな
く良好なバリアメタル層を容易に形威することができる
半導体装置の製造方法を提供することを目的としている
〔課題を解決するための手段〕
本発明による半導体装置の製造方法は上記目的達或のた
め、シリコンからなる基板とアルごニウムからなる配線
層間にバリアメタル層を有する半導体装置の製造方法に
おいて、不活性ガスと反応性ガスとの混合ガス雰囲気中
でスパッタリングさせることにより該基板上に該バリア
メタル層を形戒する工程と、該バリアメタル層を酸素を
含むプラズマによりプラズマ処理する工程と、該バリア
メタル層上に該配線層を形成する工程と、を含むもので
ある。
本発明に係るアルミニウムからなる配線層としては、/
l合金(Af−1%St,Aj!−1%Si−0.1%
Cu等)で構或する場合に好ましく適用することができ
、Stを含まないAffi合金等で構或する場合であっ
てもよい。
本発明に係るバリアメタル層としてはTiN等の窒化物
で構或する場合に好ましく適用することができ、チタン
、ジルコニウム、ハフニウムの少なくとも1つの元素を
含む場合であってもよく、チタン、タングステン混合物
で構或する場合であてもよい。
本発明に係る不活性ガスは、Arガス、Neガス、Kr
ガス、Xeガス等の不活性ガスであればよく、また、本
発明に係る反応性ガスはN2ガス等の反応性ガスであれ
ばよい。
〔作用〕
本発明は、第3図に示すように、不活性ガス(A−rガ
ス)と反応性ガス(NZガス)との混合ガス雰囲気中で
スパッタリングさせることによりS i 基&21上に
TiNからなるバリアメタル層25が形威され、バリア
メタル層25が酸素を含むプラズマによりプラズマ処理
された後、バリアメタル層25上にA2配線層26が形
威される。
したがって、TiNからなるバリアメタル層25とAn
配線層26を真空を破ることなく連続して容易に形戒す
ることができるようになり、従来の一旦大気に取り出し
て別の熱処理装置で熱処理を行う方法の際生じる工程の
増加、基板21ハンドリングの煩わしさ、基板2l上へ
のゴ亀の付着等の問題はなく、良好なバリアメタル層を
容易に形威することができるようになる。
〔実施例〕
第2図は本発明を実施するための複数の処理室を備えた
枚葉式スパッタ装置の構威を示す概略図である。第1図
において1、2は各々チタン、アル果ニウム合金ターゲ
ットが装着されたDCマグネトロンスパッタ室、3はR
Fスパッタエッチング室、4はマイクロ波プラズマ酸化
室であり、各々チャンバー1a、2a,3a,4aが各
々の仕切り弁1b、2b、3b、4bで分離されている
.5はマイクロ波発生装置、6はアームである。処理さ
れるウェハは、入口側ロードクロック7を経て、DCマ
グネトロンスバッタ室1→マイクロ波プラズマ酸化室4
→RFスパッタエッチング室3→DCマグネトロンスバ
ッタ室2の順にアーム6により順次流された後、出口側
ロードロック8を経て取り出される。
次に、第3図は第2図に示すマイクロ波プラズマ酸化室
の構或を示す概略図である.第3図において、第2図と
同一符号は同一または相当部分を示し、11はマイクロ
波発生用マグネトロン、12は導波管、13はヒーター
モジュール、14はガス導入口、15は処理されるウェ
ハである。なお、ヒーターモジュール13にはDCバイ
アス電圧が印加出来るようになっている。
次に、第1図は本発明を適用したー実施例の製造方法を
説明する図である。第1図において、2lは例えばp型
のSt基板、22はシリコン酸化膜、23は例えばn+
型の基板拡散層、24は基板拡散層23とオーξツクコ
ンタクトを取るためのTi(チタン)層、25はTiN
からなるバリアメタル層、26はAll配線層、27は
コンタクトホールである。
なお、ここでTii24を形成しているのはコンタクト
抵抗低減化のためと、Si基板21とバリアメタル層2
5の密着性を向上するためである。
次に、その製造方法について説明する。
まず、第1図(a)に示すように、St基板21にn゛
型の基板拡散N23を形成した後、拡散層23上にコン
タクトホール幅が例えば8000人のコンタクトホール
27を有する膜厚が例えば8000人のシリコン酸化膜
22を形成する。
次に、コンタクトホール27内の自然酸化膜を通常のH
F系のウエット処理により除去した後、第2図に示した
枚葉式スパッタ装置を用い、入口側ロードロック7を介
してアーム6によりDCマグネトロンスバッタ室1にウ
エット処理されたウエ八を導入し、第1図(b)に示す
ように、コンタクトホール27内の基板拡散N23とコ
ンタクトを取るようにTiJii24を例えば200人
或長する。或長条件はArガス圧力が例えば3mt o
 r rSDCバワーが例えば300Wである。次いで
、ガスを切り換えるために同スパッタ室(第2図に示す
DCマグネトロンスパッタ室1)にArガスを例えば2
5s e cm,N.ガスを例えば25secmを導入
し、DCパワーを例えば5kWとし、第1図(C)に示
すように、TiN膜からなるバリアメタル層25をTi
層24上に例えば1000人威長ずる。次に、第2図に
示す枚葉式スパッタ装置でウェハをアーム8によりDC
マグネトロンスパッタ室1から取り出してマイクロ波プ
ラズマ酸化室4に導入し、02ガス流量を例えばISL
M、圧力を例えば1t o r r,マイクロ波パワー
を例えば2kW,基板温度を例えば200 ’C, D
 Cバイアスを例えば−50Vとし、第1図(C)に示
すバリアメタル層25を酸素を含むプラズマによりプラ
ズマ処理して酸化する。その後、第2図に示す枚葉式ス
バッタ装置でウェハをアーム8によりマイクロ波プラズ
マ酸化室4から取り出してRFスパッタエッチング室3
に導入し、第1図(C)に示すプラズマ処理されたバリ
アメタル層25の表面を50人エッチングする。ここで
は、バリアメタル層25の酸化された部分の一部分を除
去している。次いで、ウエハを第2図に示す枚葉式スパ
ッタ装置でアーム8によりRFスパッタエッチング室3
から取り出してDCマグネトロンスパッタ室2に導入し
、第1図(d)に示すようにバリアメタル層25上にA
2合金を約0.5μ一堆積してAf配線層26を形戒す
る。
次いで、第2図に示す枚葉式スパッタ装置でウェハをア
ーム6によりDCマグネトロンスパッタ室2から取り出
して出口側ロードロック6を介して装置から取り出す。
最後に通常のフォトエッチング工程により、Al配線層
26、バリアメタル層25及びTi層24をパターニン
グすることにより、第1図(d)に示すようなコンタク
ト部を得ることができる。
すなわち、上記実施例では、酸素ガスを導入しないでA
rガスとN2ガスとの混合ガス雰囲気中でスパッタリン
グさせることによりTiNからなるバリアメタル層25
を形威した後、バリアメタル層25を酸素を含むプラズ
マによりプラズマ処理しているため、バリアメタル層2
5とその上のAffi配線層26を真空を破ることなく
連続で容易に形成することができる。このため、従来の
バリアメタル層形戒後に一旦大気に取り出して別の熱処
理装置で熱処理を行う方法の際生じる工程の増加、基板
ハンドリングの煩わしさ、基板上へのゴミの付着等の問
題はなく、しかも良好なバリアメタル層を容易に形成す
ることができる。ここで得られたコンタクトはn゛型の
基板拡散J!I23とのコンタクト抵抗がIXIO−7
Ω・C1と低い値を示し、550 ’Cの熱処理後もコ
ンタクト抵抗の上昇は見られなかった。バリア性につい
ては、従来のバリアメタル層を形成後一旦大気に取り出
して熱処理を加える場合と、基板を高温に保持しながら
酸素を含む雰囲気でバリアメタル層を形成する場合と同
等のバリア性を有するバリアメタル層を形成することが
できた. ここで、バリアメタル層25が酸素を含むプラズマによ
るプラズマ処理することにより良好なバリア性を得るこ
とができたのは、酸素プラズマ中の酸素イオン或いはラ
ジカル等の活性種によりバリアメタル層25の結晶粒内
及び粒界に酸化物を形威し、この結晶粒内及び粒界に形
威された酸化物がバリアとなってANの拡散を防止する
ためバリア性を良好にしているものと推定される。プラ
ズマ中の活性種は反応性が高く、低温かつ短時間で同等
の酸化物形戒効果を得ることが可能である.なお、従来
のバリアメタル層形戒後に一旦大気に取り出して熱処理
を行う場合や、従来の基板を高温に保持しながら酸素を
含む雰囲気でバリアメタル層を形戒する場合にバリア性
が良好に改善される理由については、例えばー.Shi
nke et.al.,Appl.P−hys.Let
t..47(5).471.1985で報告されており
、バリアメタル層(チタンの窒化物)の結晶粒内および
粒界に酸素が入り込み、チタンの酸化物或いは酸化窒化
物が形威されることによって/lの拡散が押えられるた
めと考えられている。また、チタンナイトライド粒界に
詰めるべき酸素原子はあまり多量に含ませるのは好まし
くなく、あまり多量に含ませると酸素原子の存在によっ
てバリアメタル層の電気抵抗値が高くなってしまい好ま
しくないのである。
また、バリアメタル層25の酸化された部分の表面を5
0人程度エッチングしているため、AN配線層26を形
成する際、バリアメタル層25から外部に放出する酸素
量を減らすことができる。このため、酸素によるAN配
線層26の膜質劣化を抑制することができるという利点
がある。
なお、上記実施例では、バリアメタル層25をTiNで
構戒する場合について説明したが、本発明はこれに限定
されるものではなく、TiNにかえてジルコニウム、あ
るいはハフニウムの窒{11、硼化物、炭化物で構戒す
る場合であってもよい。
また、硼化物で構或する場合は窒素に代えてジボラン(
Bz H& )、炭化物で構或する場合は窒素に代えて
メタン(CH.)を用いれば良い.更に、別な例として
TiNにかえてチタン・タングステン混合物(Ti 1
0wtχ−一)で構或する場合であってもよい. 〔発明の効果〕 本発明によれば、/l配線層の膜質を劣化させることな
く良好なバリアメタル層を容易に形成することができる
という効果がある。
【図面の簡単な説明】
第1図〜第3図は本発明に係る半導体装置の製造方法の
一実施例を説明する図であり、第1図は一実施例の製造
方法を説明する図、第2図は一実施例の枚葉式スバッタ
装置の構或を示す概略図、 第3図は一実施例のマイクロ波プラズマ酸化室の構或を
示す概略図である。 21・・・・・・Si  基{反、 22・・・・・・シリコン酸化膜、 23・・・・・・拡散層、 24・・・・・・Ti層、 25・・・・・・バリアメタル層、 26・・・・・・A2配線層、 27・・・・・・コンタクトホール。 一実施例の製造方法を説明する図 第1図 一実施例の製造方法を説明する図 第1図

Claims (1)

  1. 【特許請求の範囲】 シリコンからなる基板とアルミニウムからなる配線層間
    にバリアメタル層を有する半導体装置の製造方法におい
    て、 不活性ガスと反応性ガスとの混合ガス雰囲気中でスパッ
    タリングさせることにより該基板上に該バリアメタル層
    を形成する工程と、 該バリアメタル層を酸素を含むプラズマによりプラズマ
    処理する工程と、 該バリアメタル層上に該配線層を形成する工程とを含む
    ことを特徴とする半導体装置の製造方法。
JP24266989A 1989-09-19 1989-09-19 半導体装置の製造方法 Pending JPH03104220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24266989A JPH03104220A (ja) 1989-09-19 1989-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24266989A JPH03104220A (ja) 1989-09-19 1989-09-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03104220A true JPH03104220A (ja) 1991-05-01

Family

ID=17092480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24266989A Pending JPH03104220A (ja) 1989-09-19 1989-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03104220A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216067A (ja) * 1992-10-15 1994-08-05 Philips Electron Nv 半導体装置の製造方法
EP0738002A2 (en) * 1995-03-20 1996-10-16 Texas Instruments Incorporated Stabilization of sheet resistance of electrical conductors
KR100318433B1 (ko) * 1999-12-28 2001-12-24 박종섭 강유전체 메모리 소자의 국부배선 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216067A (ja) * 1992-10-15 1994-08-05 Philips Electron Nv 半導体装置の製造方法
EP0738002A2 (en) * 1995-03-20 1996-10-16 Texas Instruments Incorporated Stabilization of sheet resistance of electrical conductors
EP0738002A3 (en) * 1995-03-20 1998-04-15 Texas Instruments Incorporated Stabilization of sheet resistance of electrical conductors
KR100318433B1 (ko) * 1999-12-28 2001-12-24 박종섭 강유전체 메모리 소자의 국부배선 형성 방법

Similar Documents

Publication Publication Date Title
EP0452921A2 (en) Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
JPH10223900A (ja) 半導体装置及び半導体装置の製造方法
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
JPH04259242A (ja) 半導体装置の製造方法
JPH07161659A (ja) 半導体装置およびその製造方法
JPS5846631A (ja) 半導体装置及びその製造方法
US6136691A (en) In situ plasma clean for tungsten etching back
KR100238564B1 (ko) 반도체 소자 제조 방법
JPH03104220A (ja) 半導体装置の製造方法
JP3466174B2 (ja) 半導体装置およびその製造方法
JP3038953B2 (ja) 配線形成方法
JPS63303062A (ja) 半導体集積回路の製造装置
JPH04100221A (ja) 半導体装置の製造方法
US6774029B2 (en) Method for forming a conductive film and a conductive pattern of a semiconductor device
WO1993011558A1 (en) Method of modifying contact resistance in semiconductor devices and articles produced thereby
JPH0945688A (ja) 配線構造及びその形成方法
JPH0547720A (ja) 自然酸化膜の除去方法
JPH025521A (ja) 半導体装置の製造方法
JPH1022379A (ja) 半導体装置の製造方法
JP3686163B2 (ja) 半導体集積回路装置の製造方法およびその製造装置
JP3311343B2 (ja) 浅い接合を有する集積回路の製造プロセス
JPH0243726A (ja) 接続配線形成法
JP3592209B2 (ja) 半導体装置の製造方法
JP2661355B2 (ja) 半導体装置の製造方法
JPH01107558A (ja) 金属薄膜配線の製造方法