JPH06216067A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06216067A JPH06216067A JP5258415A JP25841593A JPH06216067A JP H06216067 A JPH06216067 A JP H06216067A JP 5258415 A JP5258415 A JP 5258415A JP 25841593 A JP25841593 A JP 25841593A JP H06216067 A JPH06216067 A JP H06216067A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- target
- semiconductor device
- manufacturing
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 少なくともＴｉ層とその上のＴｉＮ層とを有
する金属化層を良好に半導体材料片上に堆積するととも
に、ＴｉＮ層上に含まれる自由なＴｉをできるだけ少な
くする。 【構成】 半導体材料片２０上に最初にＴｉ層８を、次
にＴｉＮ層９を堆積するに当り、半導体材料片を堆積室
２２内で、環状陽極３１により囲まれたＴｉのターゲッ
ト３２に対向している支持体３０上に順次に配置し、Ｔ
ｉ層の堆積中はＡｒガス中で、ＴｉＮ層の堆積中はＡｒ
及びＮ2 の混合ガス中でターゲットの付近に発生させた
プラズマ３５によりこのターゲットから材料をスパッタ
リングし、ＴｉＮ層の堆積後で次の半導体材料片を堆積
室内に配置する前にその都度行なう追加の処理工程で、
Ａｒガス中で発生させたプラズマによりターゲットから
材料をスパッタリングしてターゲットを清浄にし、この
追加の処理工程は、ターゲットが清浄なＴｉ表面を再び
得る瞬時に終了させる。
する金属化層を良好に半導体材料片上に堆積するととも
に、ＴｉＮ層上に含まれる自由なＴｉをできるだけ少な
くする。 【構成】 半導体材料片２０上に最初にＴｉ層８を、次
にＴｉＮ層９を堆積するに当り、半導体材料片を堆積室
２２内で、環状陽極３１により囲まれたＴｉのターゲッ
ト３２に対向している支持体３０上に順次に配置し、Ｔ
ｉ層の堆積中はＡｒガス中で、ＴｉＮ層の堆積中はＡｒ
及びＮ2 の混合ガス中でターゲットの付近に発生させた
プラズマ３５によりこのターゲットから材料をスパッタ
リングし、ＴｉＮ層の堆積後で次の半導体材料片を堆積
室内に配置する前にその都度行なう追加の処理工程で、
Ａｒガス中で発生させたプラズマによりターゲットから
材料をスパッタリングしてターゲットを清浄にし、この
追加の処理工程は、ターゲットが清浄なＴｉ表面を再び
得る瞬時に終了させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体材料片上に最初
にＴｉ層を堆積し、次にＴｉＮ層を堆積することにより
半導体装置を製造する方法であって、堆積室内で環状陽
極により囲まれたＴｉのターゲットに対向して配置され
た支持体上に半導体材料片を順次に配置し、次に、Ｔｉ
層の堆積中はＡｒガス中で、ＴｉＮ層の堆積中はＡｒ及
びＮ2の混合ガス中でターゲットの付近に発生されたプ
ラズマによりターゲットから材料をスパッタリングさ
せ、その後、次の半導体材料片を堆積室内に配置する前
にその都度追加の処理工程で、Ａｒガス中で発生させた
プラズマによりターゲットから材料をスパッタリングさ
せることによりターゲットを清浄にすることにより半導
体装置を製造する方法に関するものである。
にＴｉ層を堆積し、次にＴｉＮ層を堆積することにより
半導体装置を製造する方法であって、堆積室内で環状陽
極により囲まれたＴｉのターゲットに対向して配置され
た支持体上に半導体材料片を順次に配置し、次に、Ｔｉ
層の堆積中はＡｒガス中で、ＴｉＮ層の堆積中はＡｒ及
びＮ2の混合ガス中でターゲットの付近に発生されたプ
ラズマによりターゲットから材料をスパッタリングさ
せ、その後、次の半導体材料片を堆積室内に配置する前
にその都度追加の処理工程で、Ａｒガス中で発生させた
プラズマによりターゲットから材料をスパッタリングさ
せることによりターゲットを清浄にすることにより半導
体装置を製造する方法に関するものである。
【０００２】最近のＩＣ（集積回路）技術では、半導体
本体の表面上に、Ｔｉ（チタン）層と、ＴｉＮ（窒化チ
タン）層と、導電性の他の層（頂部層）とを有する金属
化層がしばしば設けられている。Ｔｉ層は、金属化層と
半導体本体との間の接着を良好にするとともにこれらの
間の接触抵抗を低くする作用を有する。Ａｌ（アルミニ
ウム）或いはＡｌと数パーセントのＳｉ（珪素）又はＣ
ｕ（銅）との合金より成る層を導電性の頂部層として用
いる場合、ＴｉＮ層は障壁層として作用し、ＡｌとＴｉ
及び障壁層の下側の半導体材料との間の化学反応を阻止
する。ＷＦ6 （六弗化タングステン）を用いる通常のＣ
ＶＤ（化学蒸着）処理により導電性の頂部層としてＷ
（タングステン）を堆積する場合、ＴｉＮ層は、Ｔｉと
このＣＶＤ処理中に形成されるＦとの間の化学反応を阻
止する障壁として作用する。
本体の表面上に、Ｔｉ（チタン）層と、ＴｉＮ（窒化チ
タン）層と、導電性の他の層（頂部層）とを有する金属
化層がしばしば設けられている。Ｔｉ層は、金属化層と
半導体本体との間の接着を良好にするとともにこれらの
間の接触抵抗を低くする作用を有する。Ａｌ（アルミニ
ウム）或いはＡｌと数パーセントのＳｉ（珪素）又はＣ
ｕ（銅）との合金より成る層を導電性の頂部層として用
いる場合、ＴｉＮ層は障壁層として作用し、ＡｌとＴｉ
及び障壁層の下側の半導体材料との間の化学反応を阻止
する。ＷＦ6 （六弗化タングステン）を用いる通常のＣ
ＶＤ（化学蒸着）処理により導電性の頂部層としてＷ
（タングステン）を堆積する場合、ＴｉＮ層は、Ｔｉと
このＣＶＤ処理中に形成されるＦとの間の化学反応を阻
止する障壁として作用する。
【０００３】堆積は実際には、後の工程で多数の別々の
半導体本体に分割される半導体材料片上に行われる。半
導体材料片は投入部を通してスパッタ堆積装置の第１堆
積室内に入れられ、この第１堆積室でＴｉ層及びＴｉＮ
層が上述した方法で堆積され、その後半導体材料片が第
２堆積室に移され、この第２堆積室で例えばＡｌ又はＷ
層が堆積され、最後に半導体材料片が取出部を経てスパ
ッタ堆積装置から取出される。実際には、半導体材料片
を堆積室から移動させる際、新たな半導体材料片を直ち
にこの堆積室内に導入する。
半導体本体に分割される半導体材料片上に行われる。半
導体材料片は投入部を通してスパッタ堆積装置の第１堆
積室内に入れられ、この第１堆積室でＴｉ層及びＴｉＮ
層が上述した方法で堆積され、その後半導体材料片が第
２堆積室に移され、この第２堆積室で例えばＡｌ又はＷ
層が堆積され、最後に半導体材料片が取出部を経てスパ
ッタ堆積装置から取出される。実際には、半導体材料片
を堆積室から移動させる際、新たな半導体材料片を直ち
にこの堆積室内に導入する。
【０００４】ＴｉＮ層の堆積中、Ａｒ及びＮ2 を有する
混合ガス中でターゲットの付近にプラズマを発生させ
る。これにより、この堆積処理中、窒素を有する層がタ
ーゲット上に生じる。追加の処理工程でこのターゲット
から材料をスパッタリングし、この材料を半導体材料片
上に堆積させる。これにより、窒素を有するＴｉ層が半
導体材料片上に堆積され、この層は最初はＴｉＮ層から
成り、窒素の濃度はこの層の厚さ方向で見て減少する。
従って、この層はＴｉＮ層と良好に併合する。このよう
な層が金属化層の第１層としてＴｉ層の代りに次の半導
体材料片上に堆積されると、この金属化層の接着が悪く
なり、その接触抵抗が高くなる。
混合ガス中でターゲットの付近にプラズマを発生させ
る。これにより、この堆積処理中、窒素を有する層がタ
ーゲット上に生じる。追加の処理工程でこのターゲット
から材料をスパッタリングし、この材料を半導体材料片
上に堆積させる。これにより、窒素を有するＴｉ層が半
導体材料片上に堆積され、この層は最初はＴｉＮ層から
成り、窒素の濃度はこの層の厚さ方向で見て減少する。
従って、この層はＴｉＮ層と良好に併合する。このよう
な層が金属化層の第１層としてＴｉ層の代りに次の半導
体材料片上に堆積されると、この金属化層の接着が悪く
なり、その接触抵抗が高くなる。
【０００５】
【従来の技術】“Eclipse Newsletter”（１０，June／
July１９９２）には前述した種類の方法が開示されてお
り、この場合、追加の処理工程がターゲットの清浄処理
後のある時間の間継続され、従って半導体材料片上に
は、窒素を有するＴｉ層に加えて純粋なＴｉの他の層が
堆積される。この純粋なＴｉ層は設けるべき他のＡｌ層
との接着を良好にする作用をする。
July１９９２）には前述した種類の方法が開示されてお
り、この場合、追加の処理工程がターゲットの清浄処理
後のある時間の間継続され、従って半導体材料片上に
は、窒素を有するＴｉ層に加えて純粋なＴｉの他の層が
堆積される。この純粋なＴｉ層は設けるべき他のＡｌ層
との接着を良好にする作用をする。
【０００６】この既知の方法によれば、半導体材料片上
に第１層として堆積される層はこの半導体材料片に良好
に接着するとともに、その接触抵抗は低くなる。その理
由は、この層はターゲットの清浄処理の為に純粋なＴｉ
より成っている為である。しかしこの既知の方法には、
自由なＴｉを有する他の層がＴｉＮ層の頂部に堆積され
るという欠点がある。Ａｌ或いはＡｌと数パーセントの
Ｓｉ又はＣｕとの合金より成る導電性の頂部層を自由な
Ｔｉを有するこの他の層上に設けると、ＡｌとＴｉとが
互いに反応し、電気抵抗が比較的高い化合物を形成す
る。この場合接着は実際に良好になるも、比較的抵抗値
の低い導体細条をこのように形成した層構造体で形成し
うるようにするためには、導電性のＡｌ層を比較的肉厚
に設ける必要がある。ＷＦ6 を用いる通常のＣＶＤ処理
により、自由なＴｉを有する前記の層上にＷ層を堆積す
ると、自由なＴｉがＣＶＤ処理中に形成されるＦと反応
する。これによりＴｉＦ3 を形成し、このＴｉＦ3 に対
するＷの接着は悪くなる。
に第１層として堆積される層はこの半導体材料片に良好
に接着するとともに、その接触抵抗は低くなる。その理
由は、この層はターゲットの清浄処理の為に純粋なＴｉ
より成っている為である。しかしこの既知の方法には、
自由なＴｉを有する他の層がＴｉＮ層の頂部に堆積され
るという欠点がある。Ａｌ或いはＡｌと数パーセントの
Ｓｉ又はＣｕとの合金より成る導電性の頂部層を自由な
Ｔｉを有するこの他の層上に設けると、ＡｌとＴｉとが
互いに反応し、電気抵抗が比較的高い化合物を形成す
る。この場合接着は実際に良好になるも、比較的抵抗値
の低い導体細条をこのように形成した層構造体で形成し
うるようにするためには、導電性のＡｌ層を比較的肉厚
に設ける必要がある。ＷＦ6 を用いる通常のＣＶＤ処理
により、自由なＴｉを有する前記の層上にＷ層を堆積す
ると、自由なＴｉがＣＶＤ処理中に形成されるＦと反応
する。これによりＴｉＦ3 を形成し、このＴｉＦ3 に対
するＷの接着は悪くなる。
【０００７】
【発明が解決しようとする課題】本発明の目的は、特
に、上述した欠点をできるだけ良好になくすようにした
半導体装置の製造方法を提供せんとするにある。
に、上述した欠点をできるだけ良好になくすようにした
半導体装置の製造方法を提供せんとするにある。
【０００８】
【課題を解決するための手段】本発明は、半導体材料片
上に最初にＴｉ層を堆積し、次にＴｉＮ層を堆積するこ
とにより半導体装置を製造する方法であって、堆積室内
で環状陽極により囲まれたＴｉのターゲットに対向して
配置された支持体上に半導体材料片を順次に配置し、次
に、Ｔｉ層の堆積中はＡｒガス中で、ＴｉＮ層の堆積中
はＡｒ及びＮ2の混合ガス中でターゲットの付近に発生
されたプラズマによりターゲットから材料をスパッタリ
ングさせ、その後、次の半導体材料片を堆積室内に配置
する前にその都度追加の処理工程で、Ａｒガス中で発生
させたプラズマによりターゲットから材料をスパッタリ
ングさせることによりターゲットを清浄にすることによ
り半導体装置を製造する方法において、 ターゲットの
Ｔｉ表面が再び清浄となると直ちに前記の追加の処理工
程を終了させることを特徴とする。
上に最初にＴｉ層を堆積し、次にＴｉＮ層を堆積するこ
とにより半導体装置を製造する方法であって、堆積室内
で環状陽極により囲まれたＴｉのターゲットに対向して
配置された支持体上に半導体材料片を順次に配置し、次
に、Ｔｉ層の堆積中はＡｒガス中で、ＴｉＮ層の堆積中
はＡｒ及びＮ2の混合ガス中でターゲットの付近に発生
されたプラズマによりターゲットから材料をスパッタリ
ングさせ、その後、次の半導体材料片を堆積室内に配置
する前にその都度追加の処理工程で、Ａｒガス中で発生
させたプラズマによりターゲットから材料をスパッタリ
ングさせることによりターゲットを清浄にすることによ
り半導体装置を製造する方法において、 ターゲットの
Ｔｉ表面が再び清浄となると直ちに前記の追加の処理工
程を終了させることを特徴とする。
【０００９】本発明によれば、半導体材料片上に第１層
として堆積されるＴｉ層は純粋なＴｉより成り、従って
この半導体材料片に良好に接着し、接触抵抗が低くな
る。本発明によれば、ターゲットが清浄なＴｉ表面を有
すると直ちにターゲットの清浄処理を終了させることに
より、必要な前記の追加の処理工程に要する時間をでき
るだけ短くしている。この追加の処理工程中、窒素を有
するＴｉの追加の層が実際にＴｉＮ層上に堆積される
も、この追加の層ができるだけ薄肉となり、従ってこの
追加の層が有するおそれのある自由なＴｉができるだけ
少くなる。従って、前述した欠点ができるだけ多く解消
される。
として堆積されるＴｉ層は純粋なＴｉより成り、従って
この半導体材料片に良好に接着し、接触抵抗が低くな
る。本発明によれば、ターゲットが清浄なＴｉ表面を有
すると直ちにターゲットの清浄処理を終了させることに
より、必要な前記の追加の処理工程に要する時間をでき
るだけ短くしている。この追加の処理工程中、窒素を有
するＴｉの追加の層が実際にＴｉＮ層上に堆積される
も、この追加の層ができるだけ薄肉となり、従ってこの
追加の層が有するおそれのある自由なＴｉができるだけ
少くなる。従って、前述した欠点ができるだけ多く解消
される。
【００１０】本発明においては、前記の追加の処理工程
中、プラズマに一定の電力を供給し、これにより、この
追加の処理工程中もはや変化しない最終値に到達する変
化電圧をターゲットと陽極との間に生ぜしめ、この最終
値を、追加の処理工程を終了させるために用いるのが好
ましい。
中、プラズマに一定の電力を供給し、これにより、この
追加の処理工程中もはや変化しない最終値に到達する変
化電圧をターゲットと陽極との間に生ぜしめ、この最終
値を、追加の処理工程を終了させるために用いるのが好
ましい。
【００１１】追加の処理工程中ターゲットと陽極との間
に生じる電圧は電圧計により簡単に測定しうる。この電
圧は、ターゲットが窒素を有するＴｉの表面を依然とし
て有している限り変化するも、ターゲットの表面が清浄
なＴｉ表面を再び呈すると直ちに最終値に達する。追加
の処理工程をいかにして実行するかが、すなわちいかな
る電力をプラズマに供給するか及びいかなる圧力でＡｒ
ガスを堆積室内に導入するかが決定された後、ターゲッ
トからのスパッタリングを一旦、必要とする以上に長い
期間に亘って継続することにより上述した最終値を容易
に確かめることができる。この場合、この最終値は、タ
ーゲットが清浄となった際のターゲット及び陽極間の電
圧を測定することにより簡単に確かめることができる。
に生じる電圧は電圧計により簡単に測定しうる。この電
圧は、ターゲットが窒素を有するＴｉの表面を依然とし
て有している限り変化するも、ターゲットの表面が清浄
なＴｉ表面を再び呈すると直ちに最終値に達する。追加
の処理工程をいかにして実行するかが、すなわちいかな
る電力をプラズマに供給するか及びいかなる圧力でＡｒ
ガスを堆積室内に導入するかが決定された後、ターゲッ
トからのスパッタリングを一旦、必要とする以上に長い
期間に亘って継続することにより上述した最終値を容易
に確かめることができる。この場合、この最終値は、タ
ーゲットが清浄となった際のターゲット及び陽極間の電
圧を測定することにより簡単に確かめることができる。
【００１２】このように確かめた期間が経過した後その
都度追加の処理工程を終了させると、この追加の処理工
程後にターゲットの表面は常に所望の清浄なＴｉ表面を
呈するようになる。しかし、この方法はそれほど実際的
なものではない。従って、本発明によれば、ターゲット
と陽極との間の電圧を前記の追加の処理工程中測定し、
この電圧が前記の最終値に達すると直ちにこの追加の処
理工程を終了させるのが好ましい。
都度追加の処理工程を終了させると、この追加の処理工
程後にターゲットの表面は常に所望の清浄なＴｉ表面を
呈するようになる。しかし、この方法はそれほど実際的
なものではない。従って、本発明によれば、ターゲット
と陽極との間の電圧を前記の追加の処理工程中測定し、
この電圧が前記の最終値に達すると直ちにこの追加の処
理工程を終了させるのが好ましい。
【００１３】ＴｉＮ層を例えば１分よりも短い実質的な
期間で堆積しうるようにするために、実際に比較的大き
な電力、例えば６ＫＷよりも大きな電力をＴｉＮ層の堆
積中にプラズマに供給する。本発明によれば、ＴｉＮ層
の堆積中プラズマに供給する電力よりも小さな電力を前
記の追加の処理工程中プラズマに供給するのが好まし
い。このようにすると、ターゲットと陽極との間の電圧
は、電力を減少せしめなかった場合よりも著しく長い期
間であって追加の処理工程を終了させる必要のある時を
確かめるのにより一層簡単な手段を用いうる程度に長い
期間で最終値に達する。本発明による手段を講じない
と、この追加の処理工程を実際に例えば約１秒後に終了
させる必要があり、本発明による手段を講じると追加の
処理工程は例えば約１０秒後に終了される。
期間で堆積しうるようにするために、実際に比較的大き
な電力、例えば６ＫＷよりも大きな電力をＴｉＮ層の堆
積中にプラズマに供給する。本発明によれば、ＴｉＮ層
の堆積中プラズマに供給する電力よりも小さな電力を前
記の追加の処理工程中プラズマに供給するのが好まし
い。このようにすると、ターゲットと陽極との間の電圧
は、電力を減少せしめなかった場合よりも著しく長い期
間であって追加の処理工程を終了させる必要のある時を
確かめるのにより一層簡単な手段を用いうる程度に長い
期間で最終値に達する。本発明による手段を講じない
と、この追加の処理工程を実際に例えば約１秒後に終了
させる必要があり、本発明による手段を講じると追加の
処理工程は例えば約１０秒後に終了される。
【００１４】ほぼ化学量論的な組成を有するＴｉＮ層を
得るためには、この層の堆積中比較的流量の少ないＡｒ
及びＮ2 を堆積室内に導入する。本発明によれば、Ｔｉ
Ｎ層の堆積中Ａｒ及びＮ2 の混合ガスの成分として堆積
室内に導入するＡｒの流量よりも多い流量のＡｒを前記
の追加の処理工程中堆積室内に導入するのが好ましい。
このようにすると、ターゲットと陽極との間の電圧が到
達する最終値が一層低くなり、更に、追加の処理工程中
のこの電圧の変化が一層大きくなる。従って、追加の処
理工程を終了せしめる必要がある時をより一層正確に決
定しうる。
得るためには、この層の堆積中比較的流量の少ないＡｒ
及びＮ2 を堆積室内に導入する。本発明によれば、Ｔｉ
Ｎ層の堆積中Ａｒ及びＮ2 の混合ガスの成分として堆積
室内に導入するＡｒの流量よりも多い流量のＡｒを前記
の追加の処理工程中堆積室内に導入するのが好ましい。
このようにすると、ターゲットと陽極との間の電圧が到
達する最終値が一層低くなり、更に、追加の処理工程中
のこの電圧の変化が一層大きくなる。従って、追加の処
理工程を終了せしめる必要がある時をより一層正確に決
定しうる。
【００１５】
【実施例】図１〜３は本発明による半導体装置の製造方
法の数工程を線図的に示す断面図であり、半導体装置は
例えばｎ型のドーピングが行われた単結晶珪素より成る
半導体本体１を具え、この半導体本体１内には、表面４
に隣接するフィールド酸化物領域２及びｐ型のドーピン
グが行われた半導体領域３が通常のようにして設けられ
る。表面４上には多結晶珪素の導体細条５が設けられ
る。次に、例えば、酸化珪素、窒化珪素又は窒化酸化珪
素（シリコンオキシナイトライド）の絶縁層６を表面４
に設ける。この絶縁層６の下側に位置する珪素領域に接
点を形成するための接点窓７をこの絶縁層６に設ける。
これらの珪素領域は単結晶珪素の領域とすることがで
き、これら領域に金属珪化物の頂部層を設けてもよい
し、設けなくてもよい。
法の数工程を線図的に示す断面図であり、半導体装置は
例えばｎ型のドーピングが行われた単結晶珪素より成る
半導体本体１を具え、この半導体本体１内には、表面４
に隣接するフィールド酸化物領域２及びｐ型のドーピン
グが行われた半導体領域３が通常のようにして設けられ
る。表面４上には多結晶珪素の導体細条５が設けられ
る。次に、例えば、酸化珪素、窒化珪素又は窒化酸化珪
素（シリコンオキシナイトライド）の絶縁層６を表面４
に設ける。この絶縁層６の下側に位置する珪素領域に接
点を形成するための接点窓７をこの絶縁層６に設ける。
これらの珪素領域は単結晶珪素の領域とすることがで
き、これら領域に金属珪化物の頂部層を設けてもよい
し、設けなくてもよい。
【００１６】絶縁層６上及び接点窓７内に、Ｔｉ層８、
ＴｉＮ層９及び他の導電性頂部層１０を含む積層体（金
属化層）８，９，１０を設ける。Ｔｉ層８は、積層体
８，９，１０と半導体領域３及び絶縁層６との間の接着
を良好にし且つ積層体８，９，１０と半導体領域３との
間の接触抵抗を低くする作用をする。導電性頂部層１０
としてＡｌ層或いはＡｌと数パーセントのＳｉ又はＣｕ
との合金の層を用いる場合、ＴｉＮ層９は障壁層として
作用し、この障壁層により、導電性頂部層１０のアルミ
ニウム（Ａｌ）とＴｉ層８のチタン（Ｔｉ）及びこの障
壁層の下側に位置する半導体材料との化学反応を阻止す
る。導電性頂部層１０として、ＷＦ6 を用いる通常のＣ
ＶＤ（化学蒸着）処理により堆積したタングステン
（Ｗ）層を用いる場合、ＴｉＮ層９はＴｉ層８のＴｉと
ＣＶＤ処理中に形成されるＦとの間の化学反応を阻止す
る障壁として作用する。
ＴｉＮ層９及び他の導電性頂部層１０を含む積層体（金
属化層）８，９，１０を設ける。Ｔｉ層８は、積層体
８，９，１０と半導体領域３及び絶縁層６との間の接着
を良好にし且つ積層体８，９，１０と半導体領域３との
間の接触抵抗を低くする作用をする。導電性頂部層１０
としてＡｌ層或いはＡｌと数パーセントのＳｉ又はＣｕ
との合金の層を用いる場合、ＴｉＮ層９は障壁層として
作用し、この障壁層により、導電性頂部層１０のアルミ
ニウム（Ａｌ）とＴｉ層８のチタン（Ｔｉ）及びこの障
壁層の下側に位置する半導体材料との化学反応を阻止す
る。導電性頂部層１０として、ＷＦ6 を用いる通常のＣ
ＶＤ（化学蒸着）処理により堆積したタングステン
（Ｗ）層を用いる場合、ＴｉＮ層９はＴｉ層８のＴｉと
ＣＶＤ処理中に形成されるＦとの間の化学反応を阻止す
る障壁として作用する。
【００１７】積層体８，９，１０を通常のように、接点
窓７を経て半導体領域３に接続された導体パターン１１
に腐食形成した後、絶縁層１２，１３，１４の積層体を
この順序で設ける。絶縁層１２としては酸化珪素層をプ
ラズマ堆積（ＰＥＣＶＤ）処理で堆積し、絶縁層１３と
してはスピン・オンガラス（ＳＯＧ）の層をスピン・オ
ン法により堆積し、次に絶縁層１４としては酸化珪素層
を再びプラズマ堆積（ＰＥＣＶＤ）処理により設ける。
積層体１２，１３，１４には接点窓１５を形成し、積層
体上に設けた導体パターン１６をアルミニウムの導電性
頂部層１０に接触させる。積層体１２，１３，１４中に
スピン・オンガラスの層１３を用いることにより平滑化
効果が得られる為、上側の酸化珪素層１４が比較的平坦
となる。
窓７を経て半導体領域３に接続された導体パターン１１
に腐食形成した後、絶縁層１２，１３，１４の積層体を
この順序で設ける。絶縁層１２としては酸化珪素層をプ
ラズマ堆積（ＰＥＣＶＤ）処理で堆積し、絶縁層１３と
してはスピン・オンガラス（ＳＯＧ）の層をスピン・オ
ン法により堆積し、次に絶縁層１４としては酸化珪素層
を再びプラズマ堆積（ＰＥＣＶＤ）処理により設ける。
積層体１２，１３，１４には接点窓１５を形成し、積層
体上に設けた導体パターン１６をアルミニウムの導電性
頂部層１０に接触させる。積層体１２，１３，１４中に
スピン・オンガラスの層１３を用いることにより平滑化
効果が得られる為、上側の酸化珪素層１４が比較的平坦
となる。
【００１８】半導体装置の製造中、後の工程で多数の別
々の半導体本体１に分割される半導体材料片中にフィー
ルド酸化物領域２及び半導体領域３が設けられ、これに
接点窓７を有する絶縁層６が設けられる。次に、まず最
初Ｔｉ層が、続いてＴｉＮ層がこれら半導体材料片上に
堆積される。図４に線図的に示すように、半導体材料片
２０をスパッタ堆積装置２３の第１堆積室２２内に、こ
の場合投入部２１を介して導入し、この第１堆積室２２
内でＴｉ及びＴｉＮ層を堆積し、その後半導体材料片を
第２堆積室２４に移し、この第２堆積室内で例えばＡｌ
又はＷの層を堆積し、最後に半導体材料片を取出部２５
を介してスパッタ堆積装置から取出す。半導体材料片を
堆積室から移動させる際、実際には新たな半導体材料片
を直ちにこの堆積室内に導入する。
々の半導体本体１に分割される半導体材料片中にフィー
ルド酸化物領域２及び半導体領域３が設けられ、これに
接点窓７を有する絶縁層６が設けられる。次に、まず最
初Ｔｉ層が、続いてＴｉＮ層がこれら半導体材料片上に
堆積される。図４に線図的に示すように、半導体材料片
２０をスパッタ堆積装置２３の第１堆積室２２内に、こ
の場合投入部２１を介して導入し、この第１堆積室２２
内でＴｉ及びＴｉＮ層を堆積し、その後半導体材料片を
第２堆積室２４に移し、この第２堆積室内で例えばＡｌ
又はＷの層を堆積し、最後に半導体材料片を取出部２５
を介してスパッタ堆積装置から取出す。半導体材料片を
堆積室から移動させる際、実際には新たな半導体材料片
を直ちにこの堆積室内に導入する。
【００１９】図５は、Ｔｉ及びＴｉＮ層を半導体材料片
２０上に堆積する第１堆積室２２の断面を線図的に示
す。この目的のために、約１５ｃｍの直径を有する半導
体材料片２０を堆積室２２内で支持体３０上に配置す
る。この支持体３０は、環状陽極３１により囲まれた、
直径が約２６ｃｍのＴｉターゲット３２に対向してこの
ターゲットから約５ｃｍの距離に配置されている。この
支持体３０を囲んで接地スクリーン３３が設けられてい
る。この状態で一種のガス又は混合ガスを供給管３４を
経て堆積室２２内に導入する。ターゲット３２と環状陽
極３１との間には電源４５が接続され、この電源により
前記のガス又は混合ガス中にプラズマ３５を発生させ、
このプラズマがターゲット３２の後方に配置した磁石３
６によりターゲット３２の近辺でターゲット３２と半導
体材料片２０との間に位置するようにする。
２０上に堆積する第１堆積室２２の断面を線図的に示
す。この目的のために、約１５ｃｍの直径を有する半導
体材料片２０を堆積室２２内で支持体３０上に配置す
る。この支持体３０は、環状陽極３１により囲まれた、
直径が約２６ｃｍのＴｉターゲット３２に対向してこの
ターゲットから約５ｃｍの距離に配置されている。この
支持体３０を囲んで接地スクリーン３３が設けられてい
る。この状態で一種のガス又は混合ガスを供給管３４を
経て堆積室２２内に導入する。ターゲット３２と環状陽
極３１との間には電源４５が接続され、この電源により
前記のガス又は混合ガス中にプラズマ３５を発生させ、
このプラズマがターゲット３２の後方に配置した磁石３
６によりターゲット３２の近辺でターゲット３２と半導
体材料片２０との間に位置するようにする。
【００２０】磁石３６は軸線３７を中心に一緒に回転し
うる。実際には、これら磁石は堆積処理中軸線３７を中
心に毎秒数回回転し、従ってプラズマ３５が同じ軸線３
７を中心に回転する。これにより、原子がターゲット３
２から均一にスパッタリングされ、半導体材料片２０の
全体上に均一な堆積が得られるようになる。
うる。実際には、これら磁石は堆積処理中軸線３７を中
心に毎秒数回回転し、従ってプラズマ３５が同じ軸線３
７を中心に回転する。これにより、原子がターゲット３
２から均一にスパッタリングされ、半導体材料片２０の
全体上に均一な堆積が得られるようになる。
【００２１】支持体３０と半導体材料片２０との間に１
００〜2000Ｐａの圧力のガスクッション３８を得ること
により堆積中半導体材料片２０が冷却される。支持体３
０と半導体材料片２０との間にはガス供給管３９を経て
Ａｒガスを供給する。支持体３０にはリム４０が設けら
れており、このリム４０に半導体材料片２０が緊締部材
（図示せず）により押圧される。これによりガスクッシ
ョン３８から堆積室２２内へのＡｒガスの漏洩が制限さ
れる。支持体３０はＴｉ及びＴｉＮ層の堆積中通常の手
段（図示せず）により２００〜４００℃の温度に保たれ
る。
００〜2000Ｐａの圧力のガスクッション３８を得ること
により堆積中半導体材料片２０が冷却される。支持体３
０と半導体材料片２０との間にはガス供給管３９を経て
Ａｒガスを供給する。支持体３０にはリム４０が設けら
れており、このリム４０に半導体材料片２０が緊締部材
（図示せず）により押圧される。これによりガスクッシ
ョン３８から堆積室２２内へのＡｒガスの漏洩が制限さ
れる。支持体３０はＴｉ及びＴｉＮ層の堆積中通常の手
段（図示せず）により２００〜４００℃の温度に保たれ
る。
【００２２】堆積室２２には更にガス排出管４３が設け
られ、この排出管がポンプ（図示せず）に連結され、こ
のポンプによりガスを排出せしめうるとともに反応（堆
積）室２２を所望の圧力に維持しうる。
られ、この排出管がポンプ（図示せず）に連結され、こ
のポンプによりガスを排出せしめうるとともに反応（堆
積）室２２を所望の圧力に維持しうる。
【００２３】支持体３０上に半導体材料片２０を配置し
た後、Ｔｉ層の堆積中はＡｒガス中で、又、ＴｉＮ層の
堆積中はＡｒ及びＮ2 の混合ガス中でターゲット３２の
近くで発生されるプラズマ３５により材料をターゲット
３２からスパッタリングさせる。その後、次の半導体材
料片２０を堆積室２２内に配置する前にその都度通過の
処理工程で、Ａｒガス中で発生させるプラズマによりタ
ーゲット３２から材料をスパッタリングすることにより
ターゲット３２を清浄とする。
た後、Ｔｉ層の堆積中はＡｒガス中で、又、ＴｉＮ層の
堆積中はＡｒ及びＮ2 の混合ガス中でターゲット３２の
近くで発生されるプラズマ３５により材料をターゲット
３２からスパッタリングさせる。その後、次の半導体材
料片２０を堆積室２２内に配置する前にその都度通過の
処理工程で、Ａｒガス中で発生させるプラズマによりタ
ーゲット３２から材料をスパッタリングすることにより
ターゲット３２を清浄とする。
【００２４】ＴｉＮ層９の堆積中、Ａｒ及びＮ2 を有す
る混合ガス中でターゲット３２付近にプラズマ３５が発
生される。この堆積工程中ターゲット３２上に窒素を有
する頂部層（図示せず）が形成される。追加の処理工程
でこのターゲットから材料を半導体材料片２０上に堆積
させる。これにより窒素を有するＴｉ層（図示せず）が
半導体材料片上に堆積され、この層は最初はＴｉＮより
成っているがこの層の厚さ方向で見てその窒素濃度は減
少している。従って、この層はＴｉＮ層と良好に併合す
る。このような層をＴｉ層の代りの金属化層の第１層と
して次の半導体材料片上に堆積した場合には、この金属
化層の、半導体材料片に対する接着力は弱くなり、接触
抵抗も高くなる。
る混合ガス中でターゲット３２付近にプラズマ３５が発
生される。この堆積工程中ターゲット３２上に窒素を有
する頂部層（図示せず）が形成される。追加の処理工程
でこのターゲットから材料を半導体材料片２０上に堆積
させる。これにより窒素を有するＴｉ層（図示せず）が
半導体材料片上に堆積され、この層は最初はＴｉＮより
成っているがこの層の厚さ方向で見てその窒素濃度は減
少している。従って、この層はＴｉＮ層と良好に併合す
る。このような層をＴｉ層の代りの金属化層の第１層と
して次の半導体材料片上に堆積した場合には、この金属
化層の、半導体材料片に対する接着力は弱くなり、接触
抵抗も高くなる。
【００２５】本発明によれば、ターゲット３２のＴｉ表
面が再び清浄となる瞬時にこの追加の処理工程を終了さ
せる。これにより、半導体材料片２０上に第１層として
堆積されたＴｉ層８は純粋なＴｉから成り、従ってその
半導体材料片２０への接着力は良好となる。この必要な
処理工程は、ターゲット３２のＴｉ表面が清浄となる瞬
時にターゲット３２の清浄化が終了されるという事実の
為に可能な限り短かくなる。この追加の処理工程により
ＴｉＮ層上に窒素を有するＴｉの層が堆積されるも、こ
の層はできるだけ薄肉にするためにこの層が含む自由な
Ｔｉはできるだけ少なくなる。この層上に、Ａｌより成
る或いはＡｌと数パーセントのＳｉ又はＣｕとの合金よ
り成る導電性頂部層を設けると、ＡｌとＴｉとが互いに
反応し、電気抵抗が比較的高い化合物が形成される。こ
の場合、良好な接着が得られるも、このようにして形成
された積層体で電気抵抗が比較的低い導体細条を形成し
うるようにする必要があるために、導電性Ａｌ層を比較
的厚肉に設ける必要がある。ＷＦ6 を用いた通常のＣＶ
Ｄ（化学蒸着）処理により、自由なＴｉを有する前記の
層上にＷの層を堆積すると、このＣＶＤ処理中に形成さ
れたＦと、自由なＴｉとが反応する。これによりＴｉＦ
3 が形成され、このＴｉＦ3 に対するＷの接着が悪くな
る。これらの欠点は、ＴｉＮ層上に堆積された窒素含有
層中の自由なＴｉの量をできるだけ少なくなるように制
限することによりできるだけ多く解消する。
面が再び清浄となる瞬時にこの追加の処理工程を終了さ
せる。これにより、半導体材料片２０上に第１層として
堆積されたＴｉ層８は純粋なＴｉから成り、従ってその
半導体材料片２０への接着力は良好となる。この必要な
処理工程は、ターゲット３２のＴｉ表面が清浄となる瞬
時にターゲット３２の清浄化が終了されるという事実の
為に可能な限り短かくなる。この追加の処理工程により
ＴｉＮ層上に窒素を有するＴｉの層が堆積されるも、こ
の層はできるだけ薄肉にするためにこの層が含む自由な
Ｔｉはできるだけ少なくなる。この層上に、Ａｌより成
る或いはＡｌと数パーセントのＳｉ又はＣｕとの合金よ
り成る導電性頂部層を設けると、ＡｌとＴｉとが互いに
反応し、電気抵抗が比較的高い化合物が形成される。こ
の場合、良好な接着が得られるも、このようにして形成
された積層体で電気抵抗が比較的低い導体細条を形成し
うるようにする必要があるために、導電性Ａｌ層を比較
的厚肉に設ける必要がある。ＷＦ6 を用いた通常のＣＶ
Ｄ（化学蒸着）処理により、自由なＴｉを有する前記の
層上にＷの層を堆積すると、このＣＶＤ処理中に形成さ
れたＦと、自由なＴｉとが反応する。これによりＴｉＦ
3 が形成され、このＴｉＦ3 に対するＷの接着が悪くな
る。これらの欠点は、ＴｉＮ層上に堆積された窒素含有
層中の自由なＴｉの量をできるだけ少なくなるように制
限することによりできるだけ多く解消する。
【００２６】追加の処理工程中はプラズマに一定の電力
を与える。これにより、もはや変化しない最終値Ｖe に
到達するターゲットと陽極との間の変化電圧Ｖt を生ぜ
しめる。図６はＴｉＮ層の堆積が終了された瞬時ｔ0 後
のこの電圧Ｖt の勾配を示す。ＴｉＮ層の堆積中プラズ
マに６ＫＷの電力を与え、５ｓｃｃｍ（１分当りの標準
立方センチメートル）のＡｒと１５ｓｃｃｍのＮ2 との
混合ガスを反応（堆積）室内に導入した。瞬時ｔ0 でＮ
2 の供給を停止し、Ａｒの供給を５０ｓｃｃｍに高め、
これにより反応室内の気圧を１．６０Ｐａにした。反応
室に供給する電力は０．３ＫＷ、０．５ＫＷ、１ＫＷ及
び２ＫＷのいずれかに減少させた。図６の曲線５０，５
１，５２及び５３はこれら４つの場合に対し電圧Ｖt が
時間の関数としていかに変化するかを示している。この
図６から明らかなように、これらの電力値に対し、それ
ぞれ２５秒、１８秒、１２秒及び９秒後に最終値Ｖe に
達する。これらの場合の最終値Ｖe はそれぞれ２６０
Ｖ，２８０Ｖ，３００Ｖ及び３２０Ｖであった。追加の
処理工程中は、プラズマに２ＫＷ又はそれ以下の一定の
電力を供給するのが好ましい。さもないと、実際的でな
い短い時間で最終値に到達してしまう。図７は、０．３
ＫＷ，０．５ＫＷ，１ＫＷ及び２ＫＷの電力をプラズマ
に供給した場合にＡｒガスを堆積室内に導入した圧力ｐ
の関数として得られる最終値Ｖe を曲線５５，５６，５
７および５８で示すグラフである。電圧Ｖt はもはや変
化しない最終値Ｖe に到達し、この最終値はＡｒガスを
反応室内に導入する圧力ｐとプラズマに供給する電力に
依存するということを確かめた。最終値Ｖe は追加の処
理工程を終了させるのに用いる。上述した場合、追加の
処理工程中に窒素を有するＴｉの層が８〜１０ｎｍの厚
さで堆積されたことが分った。
を与える。これにより、もはや変化しない最終値Ｖe に
到達するターゲットと陽極との間の変化電圧Ｖt を生ぜ
しめる。図６はＴｉＮ層の堆積が終了された瞬時ｔ0 後
のこの電圧Ｖt の勾配を示す。ＴｉＮ層の堆積中プラズ
マに６ＫＷの電力を与え、５ｓｃｃｍ（１分当りの標準
立方センチメートル）のＡｒと１５ｓｃｃｍのＮ2 との
混合ガスを反応（堆積）室内に導入した。瞬時ｔ0 でＮ
2 の供給を停止し、Ａｒの供給を５０ｓｃｃｍに高め、
これにより反応室内の気圧を１．６０Ｐａにした。反応
室に供給する電力は０．３ＫＷ、０．５ＫＷ、１ＫＷ及
び２ＫＷのいずれかに減少させた。図６の曲線５０，５
１，５２及び５３はこれら４つの場合に対し電圧Ｖt が
時間の関数としていかに変化するかを示している。この
図６から明らかなように、これらの電力値に対し、それ
ぞれ２５秒、１８秒、１２秒及び９秒後に最終値Ｖe に
達する。これらの場合の最終値Ｖe はそれぞれ２６０
Ｖ，２８０Ｖ，３００Ｖ及び３２０Ｖであった。追加の
処理工程中は、プラズマに２ＫＷ又はそれ以下の一定の
電力を供給するのが好ましい。さもないと、実際的でな
い短い時間で最終値に到達してしまう。図７は、０．３
ＫＷ，０．５ＫＷ，１ＫＷ及び２ＫＷの電力をプラズマ
に供給した場合にＡｒガスを堆積室内に導入した圧力ｐ
の関数として得られる最終値Ｖe を曲線５５，５６，５
７および５８で示すグラフである。電圧Ｖt はもはや変
化しない最終値Ｖe に到達し、この最終値はＡｒガスを
反応室内に導入する圧力ｐとプラズマに供給する電力に
依存するということを確かめた。最終値Ｖe は追加の処
理工程を終了させるのに用いる。上述した場合、追加の
処理工程中に窒素を有するＴｉの層が８〜１０ｎｍの厚
さで堆積されたことが分った。
【００２７】電圧Ｖt は図５の電圧計４４で簡単に測定
しうる。この電圧は、ターゲット３２が依然として窒素
を含むＴｉの表面を有している限り変化し、ターゲット
３２が清浄なＴｉ表面を再び呈する瞬時に最終値Ｖe に
達する。追加の処理工程を所望の時間で達成しうるよう
にするために、いかなる電力をプラズマに供給し、いか
なる圧力でＡｒガスを堆積室内に導入するかに関して選
択を行う。これらの選択した処理条件の下で必要とする
よりも長い期間に亘ってターゲット３２からのスパッタ
リングを続行することにより最終値Ｖe を容易に決定し
うる。どのくらいの時間後にターゲットが清浄になった
かは電圧Ｖt を測定することにより簡単に確かめること
ができる。
しうる。この電圧は、ターゲット３２が依然として窒素
を含むＴｉの表面を有している限り変化し、ターゲット
３２が清浄なＴｉ表面を再び呈する瞬時に最終値Ｖe に
達する。追加の処理工程を所望の時間で達成しうるよう
にするために、いかなる電力をプラズマに供給し、いか
なる圧力でＡｒガスを堆積室内に導入するかに関して選
択を行う。これらの選択した処理条件の下で必要とする
よりも長い期間に亘ってターゲット３２からのスパッタ
リングを続行することにより最終値Ｖe を容易に決定し
うる。どのくらいの時間後にターゲットが清浄になった
かは電圧Ｖt を測定することにより簡単に確かめること
ができる。
【００２８】このようにして確かめた時間の経過後に追
加の処理工程を終了させると、この追加の処理工程後に
ターゲットのＴｉ表面は常に所望通りに清浄となる。し
かし、この方法はそれぼど実際的なものではない。従っ
て、本発明によれば、ターゲットと陽極との間の電圧を
追加の処理工程中測定し、この電圧が前記の終了値に達
した瞬時にこの追加の処理工程を終了させるのが好まし
い。
加の処理工程を終了させると、この追加の処理工程後に
ターゲットのＴｉ表面は常に所望通りに清浄となる。し
かし、この方法はそれぼど実際的なものではない。従っ
て、本発明によれば、ターゲットと陽極との間の電圧を
追加の処理工程中測定し、この電圧が前記の終了値に達
した瞬時にこの追加の処理工程を終了させるのが好まし
い。
【００２９】例えば６０秒よりも短い実際的な時間でＴ
ｉＮ層を堆積するためには、実際にＴｉＮ層の堆積中例
えば６ＫＷよりも大きな比較的高い電力をプラズマに供
給する。本発明によれば、ＴｉＮ層の堆積中プラズマに
供給される電力よるも小さな一定の電力を追加の処理工
程中プラズマに供給する。この場合、電力を減少させな
かった場合よりも長く、追加の処理工程を終了させる必
要がある時を簡単な手段で確かめうる程度に長い時間
で、ターゲットと陽極との間の電圧が前記の最終値に達
する。本発明による手段を講じない場合には追加の処理
工程を例えば約0.5 秒後に実際に終了させる必要があ
り、本発明による手段を講じると追加の処理工程は上述
した、より一層実際的な時間後に終了する。
ｉＮ層を堆積するためには、実際にＴｉＮ層の堆積中例
えば６ＫＷよりも大きな比較的高い電力をプラズマに供
給する。本発明によれば、ＴｉＮ層の堆積中プラズマに
供給される電力よるも小さな一定の電力を追加の処理工
程中プラズマに供給する。この場合、電力を減少させな
かった場合よりも長く、追加の処理工程を終了させる必
要がある時を簡単な手段で確かめうる程度に長い時間
で、ターゲットと陽極との間の電圧が前記の最終値に達
する。本発明による手段を講じない場合には追加の処理
工程を例えば約0.5 秒後に実際に終了させる必要があ
り、本発明による手段を講じると追加の処理工程は上述
した、より一層実際的な時間後に終了する。
【００３０】ほぼ化学量論的な組成を有するＴｉＮ層を
得るために、ＴｉＮ層の堆積中、５ｓｃｃｍのＡｒと１
５ｓｃｃｍのＮ2 との比較的少ない流量の混合ガスを堆
積室内に導入する。本発明によれば、ＴｉＮ層の堆積中
Ａｒ及びＮ2 の混合ガスの成分として堆積室内に導入す
るＡｒの流量よりも多い流量のＡｒを追加の処理工程中
に堆積室内に導入する。図８は、追加の処理工程中に
０．５ＫＷの電力をプラズマに供給した場合に対する電
圧Ｖt の勾配を図６と同様にして示す。図８の曲線51も
Ａｒを１．６０Ｐａの圧力で堆積室内に導入した際に電
圧Ｖt がいかに変化するかを示している。曲線５９及び
６０はそれぞれＡｒを０．２５Ｐａ及び０．１３Ｐａの
圧力で堆積室内に導入した場合の電圧Ｖt の勾配を示
す。この後者の圧力は、本例では、Ｎ2 の供給を止めた
後にもＡｒの流量を変化させないことにより得る。Ａｒ
の流量を増大させると、ターゲット３２と陽極３１との
間の電圧Ｖt が達する最終値が低くなり、更に追加の処
理工程中のこの電圧の変化が大きくなるということを確
かめた。このことは、追加の処理工程を終了させる時を
一層正確に決定しうるということを意味する。
得るために、ＴｉＮ層の堆積中、５ｓｃｃｍのＡｒと１
５ｓｃｃｍのＮ2 との比較的少ない流量の混合ガスを堆
積室内に導入する。本発明によれば、ＴｉＮ層の堆積中
Ａｒ及びＮ2 の混合ガスの成分として堆積室内に導入す
るＡｒの流量よりも多い流量のＡｒを追加の処理工程中
に堆積室内に導入する。図８は、追加の処理工程中に
０．５ＫＷの電力をプラズマに供給した場合に対する電
圧Ｖt の勾配を図６と同様にして示す。図８の曲線51も
Ａｒを１．６０Ｐａの圧力で堆積室内に導入した際に電
圧Ｖt がいかに変化するかを示している。曲線５９及び
６０はそれぞれＡｒを０．２５Ｐａ及び０．１３Ｐａの
圧力で堆積室内に導入した場合の電圧Ｖt の勾配を示
す。この後者の圧力は、本例では、Ｎ2 の供給を止めた
後にもＡｒの流量を変化させないことにより得る。Ａｒ
の流量を増大させると、ターゲット３２と陽極３１との
間の電圧Ｖt が達する最終値が低くなり、更に追加の処
理工程中のこの電圧の変化が大きくなるということを確
かめた。このことは、追加の処理工程を終了させる時を
一層正確に決定しうるということを意味する。
【００３１】追加の処理工程中堆積室内にＡｒを流入さ
せることにより、堆積室内の圧力を１Ｐａよりも大きく
するのが好ましい。この場合、電圧Ｖt は瞬時ｔ0 から
直ちに減少し、低圧力に対し図８に曲線５９及び６０で
示したような勾配を呈しなくなる。曲線５９及び６０で
示す場合には、最終値Ｖe に達した時を確かめるのが容
易でなくなる。
せることにより、堆積室内の圧力を１Ｐａよりも大きく
するのが好ましい。この場合、電圧Ｖt は瞬時ｔ0 から
直ちに減少し、低圧力に対し図８に曲線５９及び６０で
示したような勾配を呈しなくなる。曲線５９及び６０で
示す場合には、最終値Ｖe に達した時を確かめるのが容
易でなくなる。
【図１】本発明方法により製造する半導体装置の一製造
工程を示す線図的断面図である。
工程を示す線図的断面図である。
【図２】図１よりも後の一製造工程を示す線図的断面図
である。
である。
【図３】最終製造工程を示す線図的断面図である。
【図４】本発明方法を実施するスパッタ堆積装置を示す
線図である。
線図である。
【図５】図４の装置の堆積室の１つを示す線図的断面図
である。
である。
【図６】０．３ＫＷ，０．５ＫＷ，１ＫＷ及び２ＫＷの
電力をプラズマに供給した場合で、ＴｉＮ層の堆積を終
了させた瞬時ｔ0 からのターゲット及び陽極間の電圧Ｖ
t の勾配を示す線図である。
電力をプラズマに供給した場合で、ＴｉＮ層の堆積を終
了させた瞬時ｔ0 からのターゲット及び陽極間の電圧Ｖ
t の勾配を示す線図である。
【図７】０．３ＫＷ，０．５ＫＷ，１ＫＷ及び２ＫＷの
電力をプラズマに供給した場合で、Ａｒを堆積室内に導
入した圧力の関数として電圧Ｖt の最終値Ｖe の勾配を
示す線図である。
電力をプラズマに供給した場合で、Ａｒを堆積室内に導
入した圧力の関数として電圧Ｖt の最終値Ｖe の勾配を
示す線図である。
【図８】０．５ＫＷの電力をプラズマに供給し、Ａｒを
１．６０Ｐａ，０．２５Ｐａ及び０．１３Ｐａの圧力で
堆積室内に導入した場合の電圧Ｖt の勾配を示す線図で
ある。
１．６０Ｐａ，０．２５Ｐａ及び０．１３Ｐａの圧力で
堆積室内に導入した場合の電圧Ｖt の勾配を示す線図で
ある。
１ 半導体本体 ２ フィールド酸化物領域 ３ ｐ型半導体領域 ４ 表面 ５ 導体細条 ６ 絶縁層 ７，15 接点窓 ８ Ｔｉ層 ９ ＴｉＮ層 10 導電性頂部層 11 導体パターン 12,13,14 絶縁層 20 半導体材料片 21 投入部 22 第１堆積室 23 スパッタ堆積装置 24 第２堆積室 25 取出部 30 支持体 31 環状陽極 32 Ｔｉターゲット 33 接地スクリーン 34,39 供給管 35 プラズマ 36 磁石 37 軸線 38 ガスクッション 40 リム 43 排出管 44 電圧計 45 電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エドウィン テイベ スワルト オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １
Claims (7)
- 【請求項１】 半導体材料片上に最初にＴｉ層を堆積
し、次にＴｉＮ層を堆積することにより半導体装置を製
造する方法であって、堆積室内で環状陽極により囲まれ
たＴｉのターゲットに対向して配置された支持体上に半
導体材料片を順次に配置し、次に、Ｔｉ層の堆積中はＡ
ｒガス中で、ＴｉＮ層の堆積中はＡｒ及びＮ2 の混合ガ
ス中でターゲットの付近に発生されたプラズマによりタ
ーゲットから材料をスパッタリングさせ、その後、次の
半導体材料片を堆積室内に配置する前にその都度追加の
処理工程で、Ａｒガス中で発生させたプラズマによりタ
ーゲットから材料をスパッタリングさせることによりタ
ーゲットを清浄にすることにより半導体装置を製造する
方法において、 ターゲットのＴｉ表面が再び清浄となると直ちに前記の
追加の処理工程を終了させることを特徴とする半導体装
置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、前記の追加の処理工程中、プラズマに一定の
電力を供給し、これにより、この追加の処理工程中もは
や変化しない最終値に到達する変化電圧をターゲットと
陽極との間に生ぜしめ、この最終値を、追加の処理工程
を終了させるために用いることを特徴とする半導体装置
の製造方法。 - 【請求項３】 請求項２に記載の半導体装置の製造方法
において、ターゲットと陽極との間の電圧を前記の追加
の処理工程中測定し、この電圧が前記の最終値に達する
と直ちにこの追加の処理工程を終了させることを特徴と
する半導体装置の製造方法。 - 【請求項４】 請求項２又は３に記載の半導体装置の製
造方法において、ＴｉＮ層の堆積中プラズマに供給する
電力よりも小さな電力を前記の追加の処理工程中プラズ
マに供給することを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項４に記載の半導体装置の製造方法
において、２ＫＷ又はそれより小さな電力を前記の追加
の処理工程中プラズマに供給することを特徴とする半導
体装置の製造方法。 - 【請求項６】 請求項２〜５のいずれか一項に記載の半
導体装置の製造方法において、ＴｉＮ層の堆積中Ａｒ及
びＮ2 の混合ガスの成分として堆積室内に導入するＡｒ
の流量よりも多い流量のＡｒを前記の追加の処理工程中
堆積室内に導入することを特徴とする半導体装置の製造
方法。 - 【請求項７】 請求項６に記載の半導体装置の製造方法
において、Ａｒを堆積室内に流入させ、これにより、前
記の追加の処理工程中の堆積室内の圧力を１Ｐａよりも
大きくすることを特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92203156 | 1992-10-15 | ||
| NL92203156:2 | 1992-10-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216067A true JPH06216067A (ja) | 1994-08-05 |
| JP2542789B2 JP2542789B2 (ja) | 1996-10-09 |
Family
ID=8210969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5258415A Expired - Fee Related JP2542789B2 (ja) | 1992-10-15 | 1993-10-15 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5858183A (ja) |
| JP (1) | JP2542789B2 (ja) |
| DE (1) | DE69329412T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555455B1 (en) * | 1998-09-03 | 2003-04-29 | Micron Technology, Inc. | Methods of passivating an oxide surface subjected to a conductive material anneal |
| US6342133B2 (en) | 2000-03-14 | 2002-01-29 | Novellus Systems, Inc. | PVD deposition of titanium and titanium nitride layers in the same chamber without use of a collimator or a shutter |
| US8361283B2 (en) * | 2005-07-28 | 2013-01-29 | Seagate Technology Llc | Method and apparatus for cleaning a target of a sputtering apparatus |
| US7341950B2 (en) * | 2005-12-07 | 2008-03-11 | Infineon Technologies Ag | Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers |
| KR100758297B1 (ko) * | 2006-02-01 | 2007-09-12 | 삼성전자주식회사 | 금속유기화학증착법을 이용한 금속막 형성 방법 |
| US20090321248A1 (en) * | 2008-06-30 | 2009-12-31 | Tousimis Anastasios J | Low damage sputtering system and method |
| US10643843B2 (en) * | 2016-06-12 | 2020-05-05 | Beijing Naura Microelectronics Equipment Co., Ltd. | Film forming method and aluminum nitride film forming method for semiconductor apparatus |
| JP2021516291A (ja) * | 2018-03-09 | 2021-07-01 | ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー | 高温スパッタによる化学量論的窒化チタン薄膜 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104220A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03265133A (ja) * | 1990-03-15 | 1991-11-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4842703A (en) * | 1988-02-23 | 1989-06-27 | Eaton Corporation | Magnetron cathode and method for sputter coating |
| US5108569A (en) * | 1989-11-30 | 1992-04-28 | Applied Materials, Inc. | Process and apparatus for forming stoichiometric layer of a metal compound by closed loop voltage controlled reactive sputtering |
| US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
| US5427666A (en) * | 1993-09-09 | 1995-06-27 | Applied Materials, Inc. | Method for in-situ cleaning a Ti target in a Ti + TiN coating process |
-
1993
- 1993-10-06 DE DE69329412T patent/DE69329412T2/de not_active Expired - Fee Related
- 1993-10-15 JP JP5258415A patent/JP2542789B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-14 US US08/422,687 patent/US5858183A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104220A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03265133A (ja) * | 1990-03-15 | 1991-11-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5858183A (en) | 1999-01-12 |
| JP2542789B2 (ja) | 1996-10-09 |
| DE69329412D1 (de) | 2000-10-19 |
| DE69329412T2 (de) | 2001-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0157052B1 (en) | Low resistivity tungsten silicon composite film | |
| US6872429B1 (en) | Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber | |
| US6294458B1 (en) | Semiconductor device adhesive layer structure and process for forming structure | |
| US5948467A (en) | Enhanced CVD copper adhesion by two-step deposition process | |
| EP0598422B1 (en) | Method of forming a Ti and a TiN layer on a semiconductor body by a sputtering process, comprising an additional step of cleaning the target | |
| JP2542789B2 (ja) | 半導体装置の製造方法 | |
| US20020142622A1 (en) | Method of manufacturing semiconductor device having buried metal wiring | |
| US6518183B1 (en) | Hillock inhibiting method for forming a passivated copper containing conductor layer | |
| JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
| US6734101B1 (en) | Solution to the problem of copper hillocks | |
| US7022601B2 (en) | Method of manufacturing a semiconductor device | |
| US6596629B2 (en) | Method for forming wire in semiconductor device | |
| JPH07263359A (ja) | 薄膜の形成方法 | |
| US20020016061A1 (en) | Method of forming a metal line in a semiconductor device | |
| JP2002026273A (ja) | 半導体素子のキャパシタ製造方法 | |
| CN100590810C (zh) | 介质层的形成方法及双镶嵌结构的制造方法 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| JPH0620993A (ja) | 半導体装置およびその製造方法 | |
| JPH07201779A (ja) | 電極配線およびその形成方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| US20030077917A1 (en) | Method of fabricating a void-free barrier layer | |
| JPH0529316A (ja) | 半導体装置の製造方法 | |
| JP2795277B2 (ja) | 半導体装置 | |
| JP2002217133A (ja) | バリアメタル膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |