KR100758297B1 - 금속유기화학증착법을 이용한 금속막 형성 방법 - Google Patents

금속유기화학증착법을 이용한 금속막 형성 방법 Download PDF

Info

Publication number
KR100758297B1
KR100758297B1 KR1020060009787A KR20060009787A KR100758297B1 KR 100758297 B1 KR100758297 B1 KR 100758297B1 KR 1020060009787 A KR1020060009787 A KR 1020060009787A KR 20060009787 A KR20060009787 A KR 20060009787A KR 100758297 B1 KR100758297 B1 KR 100758297B1
Authority
KR
South Korea
Prior art keywords
thickness
film
plasma
plasma treatment
metal film
Prior art date
Application number
KR1020060009787A
Other languages
English (en)
Other versions
KR20070079230A (ko
Inventor
송민우
원석준
권대진
김원홍
김주연
박정민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060009787A priority Critical patent/KR100758297B1/ko
Priority to US11/623,815 priority patent/US20070178249A1/en
Publication of KR20070079230A publication Critical patent/KR20070079230A/ko
Application granted granted Critical
Publication of KR100758297B1 publication Critical patent/KR100758297B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

금속유기화학증착법을 이용한 금속막 형성 방법이 방법은 유전막을 형성하고, 상기 유전막 상에 MOCVD법을 이용하여 제 1 두께의 금속막을 형성하는 것을 포함한다. 상기 제 1 두께의 금속막을 제 1 플라즈마 처리한다. 상기 제 1 플라즈마 처리는 상기 유전막이 손상되지 않는 낮은 에너지로 실시한다. 본 발명에서 플라즈마의 에너지는 플라즈마 파워 및 플라즈마 처리 시간으로 결정될 수 있다. 본 발명에따르면 유전막의 손상을 최소화하여 누설전류의 증가를 억제하고, 금속막의 치밀성을 높여 비저항을 높일 수 있으며, 플라즈마 처리를 통하여 불순물 제거를 위한 열적 부담이 감소되으로써 커패시터의 신뢰성을 향상시킬 수 있다.
MOCVD, 플라즈마처리, 유전막

Description

금속유기화학증착법을 이용한 금속막 형성 방법{METHOD OF FORMING A METAL LAYER USING A METAL-ORGANIC CHEMICAL VAPOR DEPOSITION}
도 1은 종래기술에 따른 커패시터의 단면도.
도 2 내지 도 4는 본 발명의 바람직한 실시예에 따른 금속막 형성 방법을 설명하기 위한 단면도들.
도 5 내지 도 8은 각각 본 발명의 실시예들에 따른 금속막 형성 방법을 설명하기 위한 흐름도들.
본 발명은 반도체 장치에 사용되는 금속막 형성 방법에 관한 것으로, 더 구체적으로 MOCVD법을 이용하여 유전막 상에 금속막을 형성하는 방법에 관한 것이다.
저온 공정의 장점을 가지는 MOCVD법(Metal-Organic Chemical Vapor Deposition)은 MIM(Metal-Insulator-Metal) 커패시터의 상부전극 형성 공정에 사용되고 있다. 현재 MIM커패시터의 상부전극으로 TiN막이 주로 사용되고 있으며, MOCVCD법은 TDMAT와 같은 유기 전구체를 이용하여 TiN막을 증착한 후 플라즈마 처리를 통해 탄소 및 수소 화합물과 같은 유기물 및 불순물을 제거한다.
무기물 전구체인 TiCl4를 사용하는 CVD법(Chemical Vapor Deposition)은 500℃ 이상의 고온에서 Cl함량이 낮은 박막을 형성할 수 있다. 이에 비해 MOCVD법을 이용한 TiN막 증착방법은 열분해에 의해 박막이 증착되는데, 열분해에 의해 증착된 박막은 산소 함량이 높은 다공성 박막이므로 증착 후 N2 및/또는 H2 플라즈마 처리를 통해 박막의 탄소 및 수소 등 유기물 및 불순물을 제거하여 박막의 치밀성을 높여주어야 한다.
그러나, 플라즈마 처리를 통해 박막의 치밀성을 높이는 동안 하부의 유전막이 플라즈마 충격의 영향으로 열화되어 MIM커패시터의 누설전류가 증가되는 문제점이 나타나고 있으며, 하부의 유전막이 플라즈마 손상되는 것을 막기 위해서 플라즈마의 파워를 낮추는 경우 상부전극인 TiN막 내의 유기물 및 불순물 함량이 높아져 비저항이 증가되는 문제가 발생되었다. 또한, 박막 내의 불순물 함량이 높은 경우 열적부담(Thermal budget)에 의해 신뢰성도 낮아진다.
본 발명이 이루고자 하는 기술적 과제는 유전막 상에 MOCVD법을 이용하여 금속막을 형성함에 있어서, 금속막 내의 탄소성분 및 불순물을 충분히 제거할 수 있고 하부의 유전막은 플라즈마 손상을 입지 않는 금속막 형성 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 유전막에 접촉하는 부분의 금속막과 그 상부의 금속막의 형성 과정이 다른 금속막 형성 방법을 제공하는데 있다. 이 방법은 유전막을 형성하고, 상기 유전막 상에 MOCVD법을 이용하여 제 1 두께의 금속막을 형성하는 것을 포함한다. 상기 제 1 두께의 금속막을 제 1 플라즈마 처리한다. 상기 제 1 플라즈마 처리는 상기 유전막이 손상되지 않는 낮은 에너지로 실시한다. 본 발명에서 플라즈마의 에너지는 플라즈마 파워 및 플라즈마 처리 시간으로 결정될 수 있다.
상기 제 1 플라즈마 처리된 금속막 상에 MOCVD법을 이용하여 제 2 두께의 금속막을 형성한다. 상기 제 2 두께의 금속막을 제 2 플라즈마 처리한다. 상기 제 2 플라즈마 처리는 상기 제 1 플라즈마 처리보다 높은 에너지로 실시한다. 즉, 상기 제 2 플라즈마 처리는 상기 제 1 플라즈마 처리보다 강한 플라즈마 파워 및/또는 장시간 실시할 수 있다.
상기 제 1 두께의 금속막 상에 상기 제 2 두께의 금속막을 복수층 형성할 수 있다. 이 때, 상기 제 2 두께의 금속막 형성 및 상기 제 2 플라즈마 처리를 반복적으로 실시하여 복수층의 제 2 두께의 금속막을 형성할 수 있다. 상기 제 1 두께의 금속막은 두께를 세분화하여 소정두께의 금속막 형성 및 제 1 플라즈마 처리를 반복적으로 실시하여 형성할 수 있다.
본 발명의 일 실시예에서 상기 제 1 두께와 상기 제 2 두께는 동일한 두께일 수 있다. 이에 비해, 본 발명의 다른 실시예에서는 상기 제 1 두께는 상기 제 2 두께보다 두꺼운 두께일 수 있다. 이 때, 상기 제 1 플라즈마 처리 및 상기 제 2 플라즈마 처리는 동일한 에너지로 실시할 수도 있으며, 제 1 플라즈마 처리와 상기 제 2 플라즈마 처리는 상기 제 1 두께의 금속막 및 상기 제 2 두께의 금속막의 불순물 및 탄소성분이 충분히 제거될 수 있는 에너지로 실시하는 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 2 내지 도 4는 본 발명의 바람직한 실시예에 따른 금속막 형성 방법을 설명하기 위한 공정단면도들이다.
도 2를 참조하면, MOCVD법을 이용하여 MIM커패시터의 상부전극을 형성할 수 있다. MIM커패시터는 금속 전극들 사이에 유전막이 개재된 구조를 가지며, 공핍층을 가지는 반도체 전극과 달리 주파수 특성을 나타내지 않기 때문에 고속 동작이 요구되는 반도체 로직에 주로 사용되고 있다. MIM커패시터를 형성하기 위해서 반도체 기판의 소정영역 상에 하부 전극(50)을 형성하고, 상기 하부 전극 상에 유전막(52)을 형성한다. 상기 하부 전극(50)은 금속막으로 형성할 수 있으며, 반도체막을 이용하여 MIS 커패시터를 형성할 수도 있다.
계속해서 도 2를 참조하면, 상기 유전막(52) 상에 MOCVD법을 이용하여 제 1 두께의 금속막(54)을 형성하고, 상기 유전막(52)이 손상되지 않는 에너지의 제 1 플라즈마 처리(56)을 실시하여 상기 금속막(54) 내의 유기물 및 불순물을 제거한다. 이 때, 상기 유전막(52)의 손상을 방지하기 위하여 상기 제 1 플라즈마 처리(56)를 낮은 에너지로 실시할 수도 있으며, 상기 제 1 두께를 조절하여 제 1 플라즈마 처리(56)에 의해 상기 유전막(52)의 손상을 막을 수도 있다. 상기 유전막(52)의 손상을 막기 위해서 낮은 에너지로 플라즈마 처리하는 경우, 상기 금속막(54) 내 유기물 및 불순물이 충분히 제거되도록 상기 금속막(54)의 두께를 세분화하여 증착하며, 각각의 세분화된 박막이 증착된 후 제 1 플라즈마 처리를 할 수도 있다.
도 3을 참조하면, 상기 제 1 두께의 금속막(54) 상에 MOCVD법을 이용하여 제 2 두께의 금속막(58)을 형성하고, 제 2 플라즈마 처리(60)하여 상기 제 2 두께의 금속막(58) 내 유기물 및 불순물을 제거한다. 상기 유전막(52) 상에는 제 1 두께의 금속막(54)이 형성되어 있기 때문에 상기 제 2 플라즈마 처리(60)은 상기 제 1 플라즈마 처리(56)에 비해 높은 에너지로 실시할 수 있다. 상기 제 1 두께 및 상기 제 2 두께는 동일한 두께일 수도 있고, 상기 제 2 플라즈마 처리(60)의 에너지가 상기 제 1 플라즈마 처리(56)보다 높기 때문에 상기 제 2 두께는 상기 제 1 두께보다 두꺼워도 된다.
도 4를 참조하면, 계속해서 금속막들(62)을 증착하고 플라즈마 처리하는 것을 수차례 실시하여 원하는 두께의 상부전극(70)을 형성할 수 있다. 본 발명에 따르면, 상부 전극을 MOCVD법을 이용하여 형성할 때 금속막 증착 및 플라즈마 처리를 반복적으로 실시하여 원하는 두께의 금속막을 형성할 수 있으며 유전막에 접하는 부분의 금속막은 플라즈마의 에너지를 낮추거나 금속막의 두께를 증가시킴으로써 유전막의 손상을 막을 수 있다. 또한, 유전막에 접하는 부분의 금속막 상부에 증착되는 금속막은 금속막 내부의 불순물 및 유기물이 충분히 제거될 수 있는 에너지로 플라즈마 처리함으로써 비저항 및 신뢰성을 증가시킬 수 있다. 본 발명에서 플라즈마 처리의 에너지는 플라즈마 파워 또는 플라즈마 처리 시간으로 조절할 수 있다.
도 5는 본 발명의 제 1 실시예에 따른 MOCVD법을 이용한 TiN막 형성 방법을 설명하기 위한 흐름도이다.
도 5를 참조하면, 하부 전극 및 유전막을 형성하고, 상기 유전막 상에 MOCVD법으로 제 1 두께의 제 1 TiN막을 형성한다(S1 단계). 상기 제 1 TiN막은 낮은 에너지의 플라즈마에서 내부의 불순물 및 유기물이 제거되도록 100Å보다 낮은 두께로 증착하는 것이 바람직하다. 상기 제 1 TiN막을 제 1 플라즈마 파워로 플라즈마 처리한다(S2 단계). 상기 제 1 플라즈마 파워는 상기 제 1 TiN막 하부의 유전막이 손상되지 않는 정도의 파워이며, 100Å 두께의 TiN막인 경우 750 와트(W;Watt) 이하 500W 이상의 플라즈마 파워에서 하부의 유전막이 손상되지 않을 수 있다. 상기 플라즈마 파워는 증착된 금속막의 두께에 따라 적절히 조절할 수 있으며, 두께가 낮은 경우 낮은 파워로 하부 유전막이 손상되는 것을 방지하고, 두께가 높은 경우 강한 파워로 금속막 내부의 유기물 및 불순물을 제거할 수 있다.
상기 플라즈마 처리된 제 1 TiN막 상에 MOCVD법으로 제 2 두께의 제 2 TiN막을 형성한다(S3 단계). 상기 제 2 TiN막은 상기 제 1 TiN막보다 두껍게 증착할 수 있으며, 상기 제 1 TiN막과 동일한 두께로 증착할 수도 있다.
상기 제 2 TiN막을 제 1 플라즈마 파워보다 강한 제 2 플라즈마 파워로 플라즈마 처리한다(S4 단계). 상기 제 1 TiN막이 상기 유전막 상에 형성되어 있기 때문에 상기 제 1 TiN막 상에 증착된 상기 제 2 TiN막은 제 1 플라즈마 파워보다 강한 파워로 플라즈마 처리하여도 하부의 유전막 손상이 일어나지 않는다. 예컨대, 상기 제 2 TiN막을 100Å 두께로 형성한 경우 상기 제 2 TiN막은 1250W 이상 1750W 이하의 플라즈마 파워으로 실시할 수 있다.
상기 플라즈마 처리된 제 2 TiN막 상에 제 3 TiN막을 증착한다(S5 단계). 상기 제 3 TiN막은 상기 제 2 TiN막과 동일한 조건으로 증착할 수 있다. 상기 제 3 TiN막을 제 2 플라즈마 파워로 플라즈마 처리한다(S6 단계). 계속해서, 상기 제 2 TiN막과 동일한 조건으로 TiN막의 증착 및 플라즈마 처리를 실시하여 원하는 두께의 상부전극을 형성할 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 MOCVD법을 이용한 금속막 형성 방법을 설명하기 위한 흐름도이다.
도 6을 참조하면, 하부 전극 및 유전막을 형성하고, 상기 유전막 상에 MOCVD법으로 제 1 두께의 제 1 TiN막을 형성한다(S11 단계). 제 1 실시예와 마찬가지로, 상기 제 1 TiN막은 낮은 에너지의 플라즈마에서 내부의 불순물 및 유기물이 제거되도록 100Å보다 낮은 두께로 증착하는 것이 바람직하다. 상기 제 1 TiN막을 제 1 시간 동안 플라즈마 처리한다(S12 단계). 상기 플라즈마 처리 시간은 상기 제 1 TiN막 하부의 유전막이 손상되지 않는 정도의 시간이며, 100Å 두께의 TiN막인 경 우 1750W 조건으로 15초 내지 35초 정도 실시할 때 하부의 유전막이 손상되지 않을 수 있다. 상기 처리 시간은 증착된 금속막의 두께와 플라즈마 파워에 따라 적절히 조절할 수 있으며, 두께가 낮은 경우 단시간 실시하여 하부 유전막이 손상되는 것을 방지하고, 두께가 높은 경우 장시간 실시하여 금속막 내부의 유기물 및 불순물을 제거할 수 있다.
상기 플라즈마 처리된 제 1 TiN막 상에 MOCVD법으로 제 2 두께의 제 2 TiN막을 형성한다(S13 단계). 상기 제 2 TiN막은 상기 제 1 TiN막보다 두껍게 증착할 수 있으며, 상기 제 1 TiN막과 동일한 두께로 증착할 수도 있다.
상기 제 2 TiN막을 상기 제 1 시간보다 긴 제 2 시간동안 플라즈마 처리한다(S14 단계). 상기 제 1 TiN막이 상기 유전막 상에 형성되어 있기 때문에 상기 제 1 TiN막 상에 증착된 상기 제 2 TiN막은 장시간 플라즈마 처리하여도 하부의 유전막 손상이 일어나지 않는다. 예컨대, 상기 제 2 TiN막을 100Å 두께로 형성한 경우 상기 제 2 TiN막은 1750W 조건에서 35초 내지 55초 동안 실시할 수 있다.
상기 플라즈마 처리된 제 2 TiN막 상에 제 3 TiN막을 증착한다(S15 단계). 상기 제 3 TiN막은 상기 제 2 TiN막과 동일한 조건으로 증착할 수 있다. 상기 제 3 TiN막을 제 2 시간동안 플라즈마 처리한다(S16 단계). 계속해서, 상기 제 2 TiN막과 동일한 조건으로 TiN막의 증착 및 플라즈마 처리를 실시하여 원하는 두께의 상부전극을 형성할 수 있다.
도 7은 본 발명의 제 3 실시예에 따른 MOCVD법을 이용한 금속막 형성 방법을 설명하기 위한 흐름도이다.
도 7을 참조하면, 하부 전극 및 유전막을 형성하고, 상기 유전막 상에 MOCVD법으로 제 1 두께의 제 1 TiN막을 형성한다(S21 단계). 상기 제 1 TiN막은 높은 에너지의 플라즈마에서 하부의 유전막이 손상되지 않도록 100Å보다 두꺼운 두께로 증착하는 것이 바람직하다. 상기 제 1 TiN막을 제 1 플라즈마 파워로 플라즈마 처리한다(S22). 상기 제 1 플라즈마 파워는 상기 제 1 TiN막 하부의 유전막이 손상되지 않는 정도의 파워이며, 150Å의 TiN막을 형성한 경우 1250 와트(W;Watt) 내지 1750W의 플라즈마 파워에서 하부의 유전막이 손상되지 않을 수 있다. 상기 플라즈마 파워는 증착된 금속막의 두께에 따라 적절히 조절할 수 있으며, 두께가 낮은 경우 낮은 파워로 하부 유전막이 손상되는 것을 방지하고, 두께가 높은 경우 강한 파워로 금속막 내부의 유기물 및 불순물을 제거할 수 있다.
상기 플라즈마 처리된 제 1 TiN막 상에 MOCVD법으로 제 2 두께의 제 2 TiN막을 형성한다(S23 단계). 상기 제 2 TiN막은 상기 제 1 TiN막보다 얇게 증착할 수 있다.
상기 제 2 TiN막을 제 1 플라즈마 파워와 동일한 파워로 플라즈마 처리한다(S24 단계). 상기 제 1 TiN막이 상기 유전막 상에 형성되어 있기 때문에 상기 제 1 TiN막 상에 상기 제 2 TiN막을 얇게 형성하여도 강한 플라즈마 파워에서 유전막의 손상이 일어나지 않는다. 상기 제 2 TiN막의 플라즈마 처리는 상기 제 1 플라즈마 파워에 제한되지 않고, 더 높은 파워 또는 낮은 파워에서 실시할 수도 있다.
상기 플라즈마 처리된 제 2 TiN막 상에 제 3 TiN막을 증착한다(S25 단계). 상기 제 3 TiN막은 상기 제 2 TiN막과 동일한 조건으로 증착할 수 있다. 상기 제 3 TiN막을 제 1 플라즈마 파워로 플라즈마 처리한다(S26 단계). 계속해서, 상기 제 2 TiN막과 동일한 조건으로 TiN막의 증착 및 플라즈마 처리를 실시하여 원하는 두께의 상부전극을 형성할 수 있다.
도 8은 본 발명의 제 4 실시예에 따른 MOCVD법을 이용한 금속막 형성 방법을 설명하기 위한 흐름도이다.
도 8을 참조하면, 하부 전극 및 유전막을 형성하고, 상기 유전막 상에 MOCVD법으로 제 1 TiN막 형성 및 제 1 플라즈마 파워로 TiN막 플라즈마 처리를 수차례 반복하여 제 1 두께의 제 1 TiN막을 형성한다(S31 단계). 플라즈마 처리시 유전막 상부에 일정한 두께의 금속막이 형성된 경우 하부의 유전막에 손상이 가해지지 않는 최소 에너지가 존재한다. 따라서, 최소 에너지로 금속막을 처리할 때 금속막 내부의 유기물 및 불순물이 충분히 제거되도록 금속막의 두께도 얇게 형성하는 것이 요구된다. 본 발명의 제 4 실시예에서는 제 1 내지 제 3 실시예에서 증착된 제 1 두께를 보다 더 세분화하여 금속막 증착 및 플라즈마 처리를 반복적으로 실시하는 것이 특징이다. 제 4 실시예에 따르며, 제 1 두께의 금속막의 상부 및 하부를 균일하게 플라즈마 처리할 수 있는 장점이 있다.
상기 플라즈마 처리된 제 1 TiN막 상에 MOCVD법으로 제 2 두께의 제 2 TiN막을 형성한다(S32). 상기 제 2 TiN막은 상기 제 1 TiN막보다 두껍게 증착할 수 있으며, 상기 제 1 TiN막과 동일한 두께로 증착할 수도 있다.
상기 제 2 TiN막을 제 1 플라즈마 파워보다 강한 제 2 플라즈마 파워로 플라즈마 처리한다(S33 단계). 상기 제 1 TiN막이 상기 유전막 상에 형성되어 있기 때 문에 상기 제 1 TiN막 상에 증착된 상기 제 2 TiN막은 제 1 플라즈마 파워보다 강한 파워로 플라즈마 처리하여도 하부의 유전막 손상이 일어나지 않는다. 예컨대, 상기 제 2 TiN막을 100Å 두께로 형성한 경우 상기 제 2 TiN막은 1250W 이상 1750W 이하의 플라즈마 파워으로 실시할 수 있다.
상기 플라즈마 처리된 제 2 TiN막 상에 제 3 TiN막을 증착한다(S34 단계). 상기 제 3 TiN막은 상기 제 2 TiN막과 동일한 조건으로 증착할 수 있다. 상기 제 3 TiN막을 제 2 플라즈마 파워로 플라즈마 처리한다(S35 단계). 계속해서, 상기 제 2 TiN막과 동일한 조건으로 TiN막의 증착 및 플라즈마 처리를 실시하여 원하는 두께의 상부전극을 형성할 수 있다.
도 9 및 도 10은 각각 750W에서 플라즈마 처리된 TiN막과 1750W에서 플라즈마 처리된 TiN막의 AES(Auger Electron Spectroscopy)분석 결과를 나타낸 그래프들이다. 여기에 사용된 시료들은 100Å의 TiN막을 형성하고, 1.3 Torr에서 35초간 플라즈마 처리된 것이며, 그래프의 가로축은 AES측정시 스퍼터 시간이고, 세로축은 원자의 함량이다.
도 9 및 도 10을 참조하면, AES 분석 결과, 750W의 낮은 파워에서 N2/H2 플라즈마 처리된 TiN막의 경우 15% 정도의 탄소를 포함하고 있으며(②) 20% 정도의 산소를 함유하고 있어(①) 다공성막이 증착된 것을 알 수 있다. 이에 비해, 1750W의 높은 파워에서 N2/H2 플라즈마 처리된 TiN막의 경우 7%~8% 정도의 탄소를 함유하고 있어(②') 750W에서 플라즈마 처리된 것보다 치밀한 TiN막이 형성됨을 보여준다.
상술한 바와 같이 본 발명에 따르면, 유전막의 손상을 가져올 수 있는 유전막과 접촉된 부분의 금속막의 플라즈마 처리는 낮은 에너지에서 실시하고, 그 상부에 증착된 금속막은 상대적으로 높은 에너지의 플라즈마 처리를 실시하여 유전막의 손상을 막음과 동시에 금속막의 치밀성을 높일 수 있다. 플라즈마 처리의 에너지는 플라즈마 파워 및 처리 시간으로 결정된다. 따라서, 플라즈마 파워를 높이거나 플라즈마 처리 시간을 증가하여 플라즈마의 에너지를 높일 수 있다.
또한, 본 발명에 따르면, 유전막과 접하는 부분의 금속막은 소정 두께 이상으로 형성하여 플라즈마 처리하고, 그 상부의 금속막은 두께를 낮추어 수차례 증착 및 플라즈마 처리를 반복할 수 있다.
본 발명에 따르면, 유전막의 손상을 최소화하여 누설전류의 증가를 억제하고, 금속막의 치밀성을 높여 비저항을 높일 수 있으며, 플라즈마 처리를 통하여 불순물 제거를 위한 열적 부담이 감소되으로써 커패시터의 신뢰성을 향상시킬 수 있다.

Claims (17)

  1. 유전막을 형성하는 단계;
    상기 유전막 상에 MOCVD법을 이용하여 제 1 두께의 금속막을 형성하는 단계;
    상기 금속막을 제 1 플라즈마 처리하는 단계;
    상기 제 1 플라즈마 처리된 금속막 상에 MOCVD법을 이용하여 제 2 두께의 금속막을 형성하는 단계; 및
    상기 제 1 두께의 금속막을 상기 유전막의 플라즈마 손상 방지막으로 사용하여 상기 제 1 플라즈마 처리보다 높은 에너지로 상기 제 2 두께의 금속막을 제 2 플라즈마 처리하는 단계를 포함하는 금속막 형성 방법.
  2. 청구항 1에 있어서,
    상기 제 2 두께의 금속막을 형성하는 단계 및 상기 제 2 플라즈마 처리하는 단계를 수차례 실시하여 상기 제 1 두께의 금속막 상에 복수층의 제 2 두께의 금속막을 형성하는 것을 특징으로 하는 금속막 형성 방법.
  3. 청구항 1에 있어서,
    상기 제 2 플라즈마 처리는 상기 제 1 플라즈마 처리보다 강한 플라즈마 파워로 실시하는 것을 특징으로 하는 금속막 형성 방법.
  4. 청구항 3에 있어서,
    상기 제 1 플라즈마 처리 및 상기 제 2 플라즈마 처리는 동일한 시간동안 실시하는 것을 특징으로 하는 금속막 형성 방법.
  5. 청구항 1에 있어서,
    상기 제 2 플라즈 처리는 상기 제 1 플라즈마 처리보다 장시간 실시하는 것을 특징으로 하는 금속막 형성 방법.
  6. 청구항 5에 있어서,
    상기 제 2 플라즈마 처리는 상기 제 1 플라즈마 처리보다 강한 플라즈마 파워로 실시하는 것을 특징으로 하는 금속막 형성 방법.
  7. 청구항 5에 있어서,
    상기 제 1 플라즈마 처리 및 상기 제 2 플라즈마 처리는 동일한 플라즈마 파워로 실시하는 것을 특징으로 하는 금속막 형성 방법.
  8. 청구항 1에 있어서,
    상기 제 1 두께의 금속막 및 상기 제 1 플라즈마 처리 단계에서,
    소정 두께의 금속막을 형성하고 제 1 플라즈마 처리하는 단계를 수차례 반복하여 실시하여 제 1 두께의 금속막을 형성하는 것을 특징으로 하는 금속막 형성 방법.
  9. 청구항 1에 있어서,
    상기 제 1 두께 및 상기 제 2 두께는 동일한 두께인 것을 특징으로 하는 금속막 형성 방법.
  10. 유전막을 형성하는 단계;
    상기 유전막 상에 MOCVD법을 이용하여 제 1 두께의 금속막을 형성하는 단계;
    상기 금속막을 제 1 플라즈마 처리하는 단계;
    상기 제 1 플라즈마 처리된 금속막 상에 MOCVD법을 이용하여 상기 제 1 두께보다 두꺼운 제 2 두께의 금속막을 형성하는 단계; 및
    상기 제 1 두께의 금속막을 상기 유전막의 플라즈마 손상 방지막으로 사용하여 상기 제 2 두께의 금속막을 제 2 플라즈마 처리하는 단계를 포함하는 금속막 형성 방법.
  11. 청구항 10에 있어서,
    상기 제 2 두께의 금속막을 형성하는 단계 및 상기 제 2 플라즈마 처리하는 단계를 수차례 실시하여 상기 제 1 두께의 금속막 상에 복수층의 제 2 두께의 금속막을 형성하는 것을 특징으로 하는 금속막 형성 방법.
  12. 청구항 10에 있어서,
    상기 제 2 플라즈마 처리는 상기 제 1 플라즈마 처리보다 강한 플라즈마 파 워로 실시하는 것을 특징으로 하는 금속막 형성 방법.
  13. 청구항 12에 있어서,
    상기 제 1 플라즈마 처리 및 상기 제 2 플라즈마 처리는 동일한 시간동안 실시하는 것을 특징으로 하는 금속막 형성 방법.
  14. 청구항 10에 있어서,
    상기 제 2 플라즈 처리는 상기 제 1 플라즈마 처리보다 장시간 실시하는 것을 특징으로 하는 금속막 형성 방법.
  15. 청구항 14에 있어서,
    상기 제 2 플라즈마 처리는 상기 제 1 플라즈마 처리보다 강한 플라즈마 파워로 실시하는 것을 특징으로 하는 금속막 형성 방법.
  16. 청구항 14에 있어서,
    상기 제 1 플라즈마 처리 및 상기 제 2 플라즈마 처리는 동일한 플라즈마 파워로 실시하는 것을 특징으로 하는 금속막 형성 방법.
  17. 청구항 10에 있어서,
    상기 제 1 두께의 금속막 및 상기 제 1 플라즈마 처리 단계에서,
    소정 두께의 금속막을 형성하고 제 1 플라즈마 처리하는 단계를 수차례 반복하여 실시하여 제 1 두께의 금속막을 형성하는 것을 특징으로 하는 금속막 형성 방법.
KR1020060009787A 2006-02-01 2006-02-01 금속유기화학증착법을 이용한 금속막 형성 방법 KR100758297B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060009787A KR100758297B1 (ko) 2006-02-01 2006-02-01 금속유기화학증착법을 이용한 금속막 형성 방법
US11/623,815 US20070178249A1 (en) 2006-02-01 2007-01-17 Methods of forming metal layers using metal-organic chemical vapor deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009787A KR100758297B1 (ko) 2006-02-01 2006-02-01 금속유기화학증착법을 이용한 금속막 형성 방법

Publications (2)

Publication Number Publication Date
KR20070079230A KR20070079230A (ko) 2007-08-06
KR100758297B1 true KR100758297B1 (ko) 2007-09-12

Family

ID=38322396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009787A KR100758297B1 (ko) 2006-02-01 2006-02-01 금속유기화학증착법을 이용한 금속막 형성 방법

Country Status (2)

Country Link
US (1) US20070178249A1 (ko)
KR (1) KR100758297B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122548A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20200042054A (ko) 2018-10-12 2020-04-23 삼성디스플레이 주식회사 증착 장치 및 이를 이용한 표시 장치 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312297A (ja) * 1995-12-05 1997-12-02 Applied Materials Inc 薄膜のプラズマアニール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69329412T2 (de) * 1992-10-15 2001-03-22 Koninkl Philips Electronics Nv Verfahren zur Bildung einer Ti- und einer TiN-Schicht auf einem Halbleiterkörper durch eine Sputter-Methode, mit einer zusätzlichen Stufe zur Reinigung des Targets
US6699530B2 (en) * 1995-07-06 2004-03-02 Applied Materials, Inc. Method for constructing a film on a semiconductor wafer
US6365495B2 (en) * 1994-11-14 2002-04-02 Applied Materials, Inc. Method for performing metallo-organic chemical vapor deposition of titanium nitride at reduced temperature
US6155198A (en) * 1994-11-14 2000-12-05 Applied Materials, Inc. Apparatus for constructing an oxidized film on a semiconductor wafer
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US6465348B1 (en) * 2001-06-06 2002-10-15 United Microelectronics Corp. Method of fabricating an MOCVD titanium nitride layer utilizing a pulsed plasma treatment to remove impurities
US20030056727A1 (en) * 2001-09-24 2003-03-27 Lin Tsang Jung Method of depositing thin films and apparatus for depositing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312297A (ja) * 1995-12-05 1997-12-02 Applied Materials Inc 薄膜のプラズマアニール

Also Published As

Publication number Publication date
US20070178249A1 (en) 2007-08-02
KR20070079230A (ko) 2007-08-06

Similar Documents

Publication Publication Date Title
KR100363081B1 (ko) 박막 형성장치
KR101084590B1 (ko) 반도체장치 및 그 제조방법
Schilirò et al. Negative charge trapping effects in Al2O3 films grown by atomic layer deposition onto thermally oxidized 4H-SiC
US7648873B2 (en) Methods of forming capacitors
US9153640B2 (en) Process for forming a capacitor structure with rutile titanium oxide dielectric film
KR100758297B1 (ko) 금속유기화학증착법을 이용한 금속막 형성 방법
KR100351238B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20020046433A (ko) 원자층 증착법에 의한 캐패시터 제조 방법
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR100594207B1 (ko) 원자층 증착법을 이용한 박막 형성방법
KR100316021B1 (ko) 텅스텐 질화막 전극을 갖는 캐패시터 형성방법
KR100275330B1 (ko) 반도체소자의 캐패시터 제조방법
KR100388203B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100268792B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100753037B1 (ko) 캐패시터 및 캐패시터 제조 방법
Park et al. The properties of Ru films deposited by remote plasma atomic layer deposition on Ar plasma‐treated SiO2
KR100646921B1 (ko) 커패시터 제조 방법
Kang et al. Effect of deposition conditions of poly Si 1− x Ge x films and Ge atoms on the electrical properties of poly Si 1− x Ge x (x= 0, 0.6)/HfO 2 gate stack
KR20010065179A (ko) 반도체 소자의 캐패시터 제조방법
Kun et al. TDDB improvement by optimized processes on metal–insulator–silicon capacitors with atomic layer deposition of Al2O3 and multi layers of TiN film structure
KR100691941B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100440777B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee