KR100318433B1 - 강유전체 메모리 소자의 국부배선 형성 방법 - Google Patents

강유전체 메모리 소자의 국부배선 형성 방법 Download PDF

Info

Publication number
KR100318433B1
KR100318433B1 KR1019990063751A KR19990063751A KR100318433B1 KR 100318433 B1 KR100318433 B1 KR 100318433B1 KR 1019990063751 A KR1019990063751 A KR 1019990063751A KR 19990063751 A KR19990063751 A KR 19990063751A KR 100318433 B1 KR100318433 B1 KR 100318433B1
Authority
KR
South Korea
Prior art keywords
forming
titanium
film
local wiring
memory device
Prior art date
Application number
KR1019990063751A
Other languages
English (en)
Other versions
KR20010061260A (ko
Inventor
김영중
이성은
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063751A priority Critical patent/KR100318433B1/ko
Publication of KR20010061260A publication Critical patent/KR20010061260A/ko
Application granted granted Critical
Publication of KR100318433B1 publication Critical patent/KR100318433B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

캐패시터 콘택저항을 감소시키는데 적합한 강유전체 메모리 소자의 국부배선 형성 방법에 관한 것으로, 이를 위한 본 발명은 불순물확산층이 형성된 반도체 기판 상부에 강유전체 캐패시터의 하부전극, 강유전체막, 상부전극을 형성하는 제 1 단계, 상기 강유전체 캐패시터의 상부전극을 포함한 전면에 제1층간절연막을 형성하는 제 2 단계, 상기 제1층간절연막을 식각하여 상기 불순물확산층과 상부전극을 전기적으로 연결하기 위한 콘택홀을 형성하는 제 3 단계, 상기 콘택홀을 포함한 전면에 티타늄나이트라이드막과 티타늄막을 적층하여 이중층 구조의 국부배선을 형성하는 제 4 단계, 상기 티타늄막 상부에 산소플라즈마 처리하는 제 5 단계를 포함하여 이루어진다.

Description

강유전체 메모리 소자의 국부배선 형성 방법{METHOD FOR FORMING LOCAL INTERCONNECTION IN FERROELECTRIC MEMORY DEVICE}
본 발명은 강유전체 메모리 소자의 금속배선 형성 방법에 관한 것으로, TiN/Ti 이중막 구조의 국부배선(Local interconnection)에 산소플라즈마 처리하여 캐패시터 콘택저항을 감소시키도록 한 강유전체 메모리 소자의 국부배선 형성 방법에 관한 것이다.
일반적으로 고집적 강유전체 메모리 소자(Ferroelectric RAM; FERAM)에서 국부배선(Local interconnection)으로 사용하고 있는 티타늄나이트라이드(TiN)는 캐패시터 콘택저항이 수천에서 수만Ω 정도로 매우 높다.
이러한 높은 콘택저항은 식각 공정후 진행되는 산소플라즈마 감광막 스트립공정(Photoresist strip)에 의해 티타늄나이트라이드(TiN)의 표면이 TiNO 로 진행되면서 발생된다.
따라서 내산화성 물질을 이용한 국부배선 콘택저항의 개선이 제안되고 있는데, 상기 내산화성 물질은 주로 노블메탈(Noble metal) 종류인 Pt,Ir,Au 등이 있다.
그러나 노블메탈은 반응성이 다른 원소에 비하여 매우 작아 식각 공정이 매우 어렵고, 특히 산소와의 반응성이 거의 없어 식각공정 후 발생되는 감광막 잔류(Photoresist residue), 결함(Defect), 메탈성 펜스(metal fence) 등이 소자의 동작 및 수율(Yield)에 악영향을 미치고 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 티타늄나이트라이드(TiN)와 티타늄(Ti)을 2단계 증착하고 산소플라즈마 처리하여 캐패시터 콘택 저항을 감소시키는데 적합한 강유전체 메모리 소자의 국부배선 형성 방법에 관한 것이다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 강유전체 메모리 소자의 국부배선 형성 방법을 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명*
11 : 반도체기판 12 : 소자격리층
13 : 게이트절연막 14 : 워드라인
15 : 불순물확산층 16 : 제1층간절연막
17 : 하부전극 18 : 강유전체막
19 : 상부전극 20 : 제2층간절연막
21 : 콘택홀 22 : 티타늄나이트라이드
23 : 티타늄 24 : 국부배선
상기의 목적을 달성하기 위한 본 발명의 강유전체 메모리 소자의 국부배선 형성 방법은 불순물확산층이 형성된 반도체 기판 상부에 강유전체 캐패시터의 하부전극, 강유전체막, 상부전극을 형성하는 제 1 단계, 상기 강유전체 캐패시터의 상부전극을 포함한 전면에 제1층간절연막을 형성하는 제 2 단계, 상기 제1층간절연막을 식각하여 상기 불순물확산층과 상부전극을 전기적으로 연결하기 위한 콘택홀을 형성하는 제 3 단계, 상기 콘택홀을 포함한 전면에 티타늄나이트라이드막과 티타늄막을 적층하여 이중층 구조의 국부배선을 형성하는 제 4 단계, 상기 티타늄막 상부에 산소플라즈마 처리하는 제 5 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a 내지 1d는 본 발명의 실시예에 따른 강유전체 메모리 소자의 국부배선 형성 방법을 나타낸 도면으로서, 상기 국부배선은 소자의 셀영역에서 불순물확산층과 캐패시터를 전기적으로 연결한다.
도 1a에 도시된 바와 같이, 소자격리층(12)에 의해 활성영역이 정의된 반도체 기판(11) 상부에 게이트절연막(13)이 개재된 워드라인(14)을 형성하고, 상기 워드라인(14)을 마스크로 이용한 불순물 이온주입으로 소오스/드레인을 위한 불순물확산층(15)을 형성한다. 이어 상기 구조 전면에 제1층간절연막(16)을 형성하고 상기 제1층간절연막(16) 상에 하부전극(17), 강유전체막(18), 상부전극(19)으로 이루어진 강유전체 캐패시터를 형성한다.
도 1b에 도시된 바와 같이, 상기 강유전체 캐패시터의 상부전극(19)을 포함한 전면에 제2층간절연막(20)을 형성하고, 상기 제2층간절연막(20) 상부에 감광막을 도포하고 노광 및 현상공정으로 패터닝한다. 이어 상기 패터닝된 감광막을 마스크로 하여 상기 제2층간절연막(20)을 식각하므로써 상기 불순물확산층(15)과 상부전극(19)의 전기적 연결을 위한 콘택홀(21)을 형성한다.
도 1c에 도시된 바와 같이, 상기 콘택홀(21)을 포함한 전면에 티타늄나이트라이드(TiN)(22)를 형성한 후, 상기 티타늄나이트라이드(TiN)(22) 상에 티타늄 (Ti)(23)을 형성한다.
이 때 상기 티타늄나이트라이드(22)는 물리적기상증착법(Physical Vapor Deposition; PVD) 또는 화학적기상증착법(Chemical Vapor Deposition; CVD)을 이용하여 증착하는데, 물리적기상증착법(PVD)을 이용할 경우, 상온 내지 500℃에서 100∼400Å두께로 형성되고 화학적기상증착법(CVD)을 이용할 경우, 300∼500℃에서 100∼400Å두께로 형성된다. 그리고 상기 티타늄(23)은 200∼4600Å두께로 형성되어 티타늄(23)을 포함한 티타늄나이트라이드(22)의 이중층(Double layer)은 300∼5000Å두께로 형성된다.
이어 티타늄나이트라이드(22)/티타늄(23)의 이중층 상부에 1mTorr∼50Torr의 압력과 50W∼1kW의 파워를 사용하여 산소플라즈마(O2Plasma) 처리를 실시한다.
여기서 상기 티타늄(23)은 자연산화막이 수 십Å으로 매우 작으며 치밀하게 형성되어 있기 때문에 티타늄나이트라이드(TiN)/티타늄(Ti) 형성 후, 인위적으로 산소플라즈마 처리를 하게 되면 자연산화막 이상의 두께로 산화막이 형성된다.
이와같이 형성된 산화막은 후속공정인 식각공정 후 진행되는 산소플라즈마 감광막스트립 공정에서 더 이상의 산화막 형성을 막아주게 된다. 즉 티타늄이 티타늄나이트라이드 상에 형성되므로써 산소플라즈마 감광막스트립 공정에 의한 티타늄나이트라이드(TiN)의 산화(Oxidation)를 방지할 수 있다. 따라서 국부배선을 통해 소자의 불순물확산층과 전기적으로 연결되는 캐패시터 콘택저항을 수 천 내지 수 만Ω 수준에서 300Ω 수준이하로 낮추어 소자의 전기적 특성을 향상시킬 수 있다.
도 1d에 도시된 바와 같이 이어 상기 티타늄(23) 상에 감광막을 도포하고 노광 및 현상공정으로 패터닝한 후, 패터닝된 감광막을 마스크로 하여 상기 티타늄나이트라이드막(22)/티타늄 (23)의 적층막을 패터닝하여 이중층(Double layer) 구조의 국부배선(24)을 형성한다. 이어 산소플라즈마를 이용하여 상기 감광막 스트립공정을 진행한다.
이와 같은 티타늄나이트라이드(TiN)/티타늄(Ti) 이중층 구조는 200∼3000Å두께의 티타늄(Ti)을 먼저 증착한 다음, 200∼3000Å두께의 티타늄나이트라이드(TiN)를 나중에 증착하여 이중층 구조를 형성할 수도 있다.
도면에 도시되지 않았지만, 본 발명의 다른 실시예로 국부배선을 티타늄 단일층으로 형성하여 산소플라즈마 처리하여 캐패시터 콘택저항을 감소시킬 수 있고, 또 다른 실시예로 국부배선을 위한 티타늄나이트라이드/티타늄 이중층을 형성한 후, 산소플라즈마 처리를 실시하지 않을 수도 있다. 이러한 산소플라즈마 처리 생략은 티타늄 단일층 구조의 국부배선에도 적용될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 강유전체 메모리 소자의 국부배선 형성 방법은 티타늄나이트라이드/티타늄(TiN/Ti) 이중층 구조의 국부배선을 형성한 후 산소플라즈마 처리를 실시하므로써 티타늄 또는 티타늄나이트라이드의 산화에 의한 캐패시터 콘택저항의 증가를 방지할 수 있는 효과가 있다.

Claims (8)

  1. 강유전체 메모리소자의 제조 방법에 있어서,
    불순물확산층이 형성된 반도체 기판 상부에 강유전체 캐패시터의 하부전극, 강유전체막, 상부전극을 형성하는 제 1 단계;
    상기 강유전체 캐패시터의 상부전극을 포함한 전면에 제1층간절연막을 형성하는 제 2 단계;
    상기 제1층간절연막을 선택적으로 식각하여 상기 불순물확산층과 상부전극을 전기적으로 연결하기 위한 콘택홀을 형성하는 제 3 단계;
    상기 콘택홀을 포함한 전면에 티타늄나이트라이드막과 티타늄막을 적층하여이중층 구조의 국부배선을 형성하는 제 4 단계; 및
    상기 티타늄막 상부에 산소플라즈마 처리하는 제 5 단계
    를 포함하여 이루어짐을 특징으로 하는 강유전체 메모리소자의 국부배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 4 단계에서,
    상기 티타늄나이트라이드막은 물리적기상증착 또는 화학적기상증착을 이용하여 형성되는 것을 특징으로 하는 강유전체 메모리소자의 국부배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 티타늄나이트라이드막은 상기 물리적기상증착으로 30℃∼500℃에서 100∼400Å 두께로 형성되는 것을 특징으로 하는 강유전체 메모리소자의 국부배선 형성 방법.
  4. 제 2 항에 있어서,
    상기 티타늄나이트라이드막은 상기 화학적기상증착으로 300∼500℃에서 100∼400Å두께로 형성되는 것을 특징으로 하는 강유전체 메모리소자의 국부배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 4 단계에서,
    상기 티타늄막은 200∼4600Å두께로 형성되는 것을 특징으로 하는 강유전체 메모리소자의 국부배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 4 단계에서,
    상기 이중층 구조의 국부배선은 300∼5000Å 두께로 형성되는 것을 특징으로 하는 강유전체 메모리소자의 국부배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 제 5 단계에서,
    상기 산소플라즈마 처리는 1mTorr∼50Torr의 압력과 50W∼1kW의 파워를 사용하여 이루어짐을 특징으로 하는 강유전체 메모리소자의 국부배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 4 단계에서,
    상기 이중층 구조의 국부배선은 티타늄을 이용한 단일층 구조로 형성되는 것을 특징으로 하는 강유전체 메모리소자의 국부배선 형성 방법.
KR1019990063751A 1999-12-28 1999-12-28 강유전체 메모리 소자의 국부배선 형성 방법 KR100318433B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063751A KR100318433B1 (ko) 1999-12-28 1999-12-28 강유전체 메모리 소자의 국부배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063751A KR100318433B1 (ko) 1999-12-28 1999-12-28 강유전체 메모리 소자의 국부배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010061260A KR20010061260A (ko) 2001-07-07
KR100318433B1 true KR100318433B1 (ko) 2001-12-24

Family

ID=19631073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063751A KR100318433B1 (ko) 1999-12-28 1999-12-28 강유전체 메모리 소자의 국부배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100318433B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350730A (ja) * 1989-07-18 1991-03-05 Seiko Epson Corp 半導体装置
JPH03104220A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd 半導体装置の製造方法
JPH10223852A (ja) * 1997-02-03 1998-08-21 Matsushita Electron Corp 強誘電体メモリ装置及びその製造方法
KR19980057021A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 장벽 금속막 형성방법
KR19990003495A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 베리어 금속층 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350730A (ja) * 1989-07-18 1991-03-05 Seiko Epson Corp 半導体装置
JPH03104220A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd 半導体装置の製造方法
KR19980057021A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 장벽 금속막 형성방법
JPH10223852A (ja) * 1997-02-03 1998-08-21 Matsushita Electron Corp 強誘電体メモリ装置及びその製造方法
KR19990003495A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 베리어 금속층 형성방법

Also Published As

Publication number Publication date
KR20010061260A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
JPH09139481A (ja) 選択的タングステン窒化薄膜を利用した半導体装置のキャパシタの形成方法
KR100313125B1 (ko) 박막 트랜지스터의 제조 방법
JP2000349252A (ja) 半導体メモリ装置及びその製造方法
US6162649A (en) Method of manufacturing ferroelectric memory device
KR100329773B1 (ko) 에프램 소자 제조 방법
KR100458084B1 (ko) 누설전류가 감소된 하부전극을 갖는 강유전체 커패시터 형성 방법
JP2001308287A (ja) 半導体装置、及びその製造方法
KR20040034864A (ko) 반도체 소자내 커패시터 제조방법
KR100318433B1 (ko) 강유전체 메모리 소자의 국부배선 형성 방법
KR100293720B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR19980026333A (ko) 커패시터의 구조 및 제조방법
US6753265B2 (en) Method for manufacturing bit line
JPH07263686A (ja) 半導体装置の製造方法
KR100349689B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100349692B1 (ko) 강유전체 메모리 소자의 보호막 식각 방법
KR0156216B1 (ko) 박막트랜지스터 제조방법
KR100275332B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20000045351A (ko) 반도체소자의 금속배선 콘택 형성방법
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR100559036B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20040087045A (ko) 반도체소자의 제조방법
KR20040008585A (ko) 반도체 소자의 금속배선 형성방법
KR100253574B1 (ko) 반도체 소자의 제조방법
KR20030050170A (ko) 반도체 소자의 캐패시터 제조 방법
JPH1187493A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee