KR19980057021A - 반도체 장치의 장벽 금속막 형성방법 - Google Patents

반도체 장치의 장벽 금속막 형성방법 Download PDF

Info

Publication number
KR19980057021A
KR19980057021A KR1019960076291A KR19960076291A KR19980057021A KR 19980057021 A KR19980057021 A KR 19980057021A KR 1019960076291 A KR1019960076291 A KR 1019960076291A KR 19960076291 A KR19960076291 A KR 19960076291A KR 19980057021 A KR19980057021 A KR 19980057021A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
tin film
forming
barrier metal
Prior art date
Application number
KR1019960076291A
Other languages
English (en)
Other versions
KR100274748B1 (ko
Inventor
문영화
홍택기
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960076291A priority Critical patent/KR100274748B1/ko
Publication of KR19980057021A publication Critical patent/KR19980057021A/ko
Application granted granted Critical
Publication of KR100274748B1 publication Critical patent/KR100274748B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 장벽 금속으로 사용되고 있는 Ti/TiN막은 TiN막의 주상정 구조로 인하여 접합 스파이킹이 발생함으로써 누실 전류가 증가하여 반도체 장치의 신뢰도가 저하되는 문제점이 있었음.
3. 발명의 해결방법의 요지
본 발명은 Ti/TiN막 형성시 소정의 O2플라즈마 처리를 사용함으로써 TiN막의 주상정 구조에 기인하는 접합 스파이킹을 억제하는 반도체 장치의 장벽 금속막 형성방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치의 금속 배선 공정에 이용됨.

Description

반도체 장치의 장벽 금속막 형성방법.
본 발명은 반도체 장치의 장벽 금속막 형성방법에 관한 것으로, 특히 반도체 장치의 금속 배선 형성시 실리콘 기판과 금속막 간의 스파이킹(spiking) 현상을 방지하기 위한 장벽 금속의 특성을 개선하는 방법에 관한 것이다.
일반적으로, 반도체 장치의 금속 배선 형성에는 주로 Ti/TiN막을 사용하여 금속막과 실리콘 기판 간의 스파이킹 현상을 방지하는 장벽 금속막 형성 공정을 포함하고 있다.
그러나, 종래의 장벽 금속으로 사용되고 있는 Ti/TiN막을 스퍼터링(sputtering) 방식으로 증착하게 되면 후속 고온 금속막 증착시 접합 스파이킹(junction spiking)이 발생하여 누설 전류가 증가하는 문제점이 있다. 이러한 현상은 TiN막의 주상정 구조에 기인하는데, TiN막을 전자 현미경을 통해 관찰하면 막내에 빈 공간이 수직하게 연속적으로 배열됨을 알 수 있다.
본 발명은 Ti/TiN막 형성시 소정의 O2플라즈마 처리를 사용함으로써 TiN막의 주상정 구조에 기인하는 접합 스파이킹을 억제하는 반도체 장치의 장벽 금속막 형성방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따라 형성한 반도체 장치의 금속막 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 실리콘 기판 11 : 소자 분리막
12 : 게이트 산화막 13 : 게이트 전극
14 : 층간 절연막 15 : Ti막
16 : TiOx막 17 : 제1 TiN막
18 : TiN2O막 19 : 제2 TiN막
20 : 주 금속막
상기 목적을 달성하기 위하여 본 발명은 소정의 하부층이 형성된 반도체 기판상에 금속 배선을 위한 콘택홀을 형성하는 제1 단계, 전체구조 상부에 Ti막을 형성하는 제2 단계, 전체구조 상부에 제1 TiN막을 형성하고, O2플라즈마 처리하는 제3 단계 및 전체구조 상부에 제2 TiN막을 형성하는 제4 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 1a 내지 도 1e를 참조하여 본 발명의 일실시예를 상술한다.
먼저, 도 1a에 도시된 바와 같이 소자 분리막(11), 게이트 산화막(12), 게이트 전극(13) 등의 소정의 하부층이 형성된 실리콘 기판(10) 상에 층간 절연막(14)을 형성하고, 이를 선택적 식각하여 금속 배선 콘택을 위한 콘택홀을 형성한다.
다음으로, 도 1b에 도시된 바와 같이 Ti막(15)을 전체구조 상부에 증착하고, O2플라즈마 처리를 실시한다. Ti막(15)은 실리콘 기판(10) 상의 활성 영역과 접촉하는 막으로서, 주로 접촉 저항을 낮추는 역할을 한다. 이때, O2플라즈마 처리는 챔버 내에 O2가스를 유입한 후 플라즈마를 발생시켜 산소 원자 및 이온이 Ti막(15) 표면 가까이에 침투하여 얇은 TiOx막(16)이 형성되도록 한다.
이어서, 도 1c에 도시된 바와 같이 전체구조 상부에 제1 TiN막(17)을 증착하고 다시 O2플라즈마 처리를 실시한다. 이때, O2플라즈마 처리는 제1 TiN막(17)의 장벽 금속으로서의 기능을 향상시키기 위하여 제1 TiN막(17) 표면 부위에 ㅇ은 TiN2O막(18)이 형성되도록 한다.
계속하여, 도 1d에 도시된 바와 같이 전체구조 상부에 제2 TiN막(19)을 증착한다. 제2 TiN막(19)은 제1 TiN막(17)에 비해 산소의 이동이 적으며 금속막과의 접촉이 이루어지게 된다. 이때, 제1 TiN막(17)과 제2 TiN막(19)의 두께비는 1.5 : 1이상으로 한다.
끝으로, 도 1e에 도시된 바와 같이 열처리를 실시하고, 제2 TiN막(19) 상부에 주 금속막(20)을 증착한다. 이때, 주 금속막은 텅스텐막 또는 알루미늄막을 사용한다.
상기와 같은 본 발명의 일실시예에서 살펴본 바와 같이 본 발명의 Ti/TiN막형성 공정은 인-시츄(in-situ) 방식으로 진행이 가능하며, 소정의 O2플라즈마 처리를 사용하여 장벽 금속으로서의 기능을 향상시킴으로써 종래 장벽 금속으로 사용되는 Ti/TiN막의 문제점인 접합 스파이킹 현상을 개선할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 본 발명은 Ti/TiN막 형성시 소정의 O2플라즈마 처리를 사용함으로써 Ti/TiN막의 장벽 금속 기능을 향상시키는 효과가 있으며, 이로 인하여 반도체 장치의 신뢰도를 향상시키는 효과가 있다.

Claims (5)

  1. 소정의 하부층이 형성된 반도체 기판상에 금속 배선을 위한 콘택홀을 형성하는 제1단계, 전체구조 상부에 Ti막을 형성하는 제2 단계, 전체구조 상부에 제1 TiN막을 형성하고, O2플라즈마 처리하는 제3 단계 및 전체구조 상부에 제2 TiN막을 형성하는 제4 단계를 포함하여 이루어진 반도체 장치의 장벽 금속막 형성방법.
  2. 제 1항에 있어서, 상기 제2 단계 이후에 O2플라즈마 처리하는 제5 단계를 더 포함하여 이루어진 것을 특징으로하는 반도체 장치의 장벽 금속막 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제4 단계 이후에 열처리하는 제6 단계를 더 포함하여 이루어진 것을 특징으로하는 반도체 장치의 장벽 금속막 형성방법.
  4. 제 2 항에 있어서, 상기 제2 단계 내지 제5 단계는 하나의 챔버 내에서 수행하는 것을 특징으로 하는 반도체 장치의 장벽 금속막 형성방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 제1 TiN막은 상기 제2 TiN막에 비하여 적어도 1.5배 두께인 것을 특징으로하는 반도체 장치의 장벽 금속막 형성방법.
KR1019960076291A 1996-12-30 1996-12-30 반도체소자의 장벽 금속막 형성방법 KR100274748B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960076291A KR100274748B1 (ko) 1996-12-30 1996-12-30 반도체소자의 장벽 금속막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076291A KR100274748B1 (ko) 1996-12-30 1996-12-30 반도체소자의 장벽 금속막 형성방법

Publications (2)

Publication Number Publication Date
KR19980057021A true KR19980057021A (ko) 1998-09-25
KR100274748B1 KR100274748B1 (ko) 2001-01-15

Family

ID=40749534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076291A KR100274748B1 (ko) 1996-12-30 1996-12-30 반도체소자의 장벽 금속막 형성방법

Country Status (1)

Country Link
KR (1) KR100274748B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318433B1 (ko) * 1999-12-28 2001-12-24 박종섭 강유전체 메모리 소자의 국부배선 형성 방법
KR100420406B1 (ko) * 2001-06-30 2004-03-04 주식회사 하이닉스반도체 티타늄질화막의 산소 충진 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3066031B2 (ja) * 1989-07-18 2000-07-17 セイコーエプソン株式会社 半導体装置
JPH0536627A (ja) * 1991-08-01 1993-02-12 Sony Corp 配線形成方法
JPH05121356A (ja) * 1991-09-12 1993-05-18 Sony Corp 配線形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318433B1 (ko) * 1999-12-28 2001-12-24 박종섭 강유전체 메모리 소자의 국부배선 형성 방법
KR100420406B1 (ko) * 2001-06-30 2004-03-04 주식회사 하이닉스반도체 티타늄질화막의 산소 충진 방법

Also Published As

Publication number Publication date
KR100274748B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100818058B1 (ko) 엠아이엠 캐패시터 형성방법
KR20000041424A (ko) 강유전체 기억 소자의 캐패시터 형성 방법
KR100225946B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100274748B1 (ko) 반도체소자의 장벽 금속막 형성방법
KR100293720B1 (ko) 반도체 소자의 캐패시터 형성 방법
JP4657571B2 (ja) 半導体素子の金属配線形成方法
KR100476376B1 (ko) 반도체 장치 제조방법
KR20090020827A (ko) 반도체 소자의 금속배선 형성 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR20010058645A (ko) 반도체장치의 층간절연막 형성방법
KR100399978B1 (ko) 반도체소자의베리어금속층형성방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR19980015266A (ko) 콜리메이터를 이용한 반도체장치의 콘택 형성방법
KR100628216B1 (ko) 반도체 소자의 금속배선 형성방법
KR0143705B1 (ko) 수소이온 침투에 의한 로드저항 감소가 억제된 반도체장치
KR100414306B1 (ko) 반도체장치의금속콘택방법
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100500935B1 (ko) 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법
KR19990060830A (ko) 반도체 소자의 금속 배선 형성 방법
KR100596792B1 (ko) 반도체소자의 제조방법
KR100779392B1 (ko) 반도체 소자 및 그 제조 방법
KR100342824B1 (ko) 반도체소자제조방법
KR0167238B1 (ko) 반도체 소자의 배선 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee