JP3311343B2 - 浅い接合を有する集積回路の製造プロセス - Google Patents
浅い接合を有する集積回路の製造プロセスInfo
- Publication number
- JP3311343B2 JP3311343B2 JP19703389A JP19703389A JP3311343B2 JP 3311343 B2 JP3311343 B2 JP 3311343B2 JP 19703389 A JP19703389 A JP 19703389A JP 19703389 A JP19703389 A JP 19703389A JP 3311343 B2 JP3311343 B2 JP 3311343B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- deposition
- junction
- self
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 本発明の背景 技術分野 本発明は集積回路の製作、より具体的には浅い接合を
有する集積回路の製作に係る。
有する集積回路の製作に係る。
技術背景 集積回路の製作において、電界効果トランジスタのソ
ース及びドレインのような接合に対する電気的接触が必
要である。これらのデバイスの場合、望ましい電気的特
性は10オーム以下の接合接触抵抗と、10-7A/cm2以下の
接合漏れ電流を含む。厳しい設計則に伴う複雑さのた
め、これらの条件を満たすことは、著しく難しくなって
いる。（デバイス設計則というのは、デバイス回路内の
すべての形状の最小の横方向寸法である。）たとえば、
ソース及びドレイン接合は、典型的な場合、サブミクロ
ンの設計則において0.25μｍより深くないから、製作プ
ロセスにより導入される接合内の望ましくない化学反応
が、短時間でそれを破壊する。加えて、上の誘電体中の
開口を通して、たとえばドレイン又はソース接合領域の
ような下の接合領域に電気的接触が作られる。典型的な
場合、厳しい設計則のため、この開口（孔）は高いアス
ペクト比、すなわち1.1以上の値をもつ。（アスペクト
比は接合における誘電体の厚さを接合における開口の実
効径すなわち接合における開口と同じ面積をもつ円の直
径で割った値と定義される。）高いアスペクト比を通し
て接合に接触を作るためには、開口は導電性材料の堆積
を必要とし、それは開口中の導電性の断面が許容しうる
ほど低い電流密度と接触抵抗を保つのに適するよう、開
口に適合するかあるいは満たす必要がある。このよう
に、要するに適切な接触を確実に作るために、開口に適
合するかあるいは満たす被膜を生成する一方、接合との
好ましくない化学反応を避ける必要がある。
ース及びドレインのような接合に対する電気的接触が必
要である。これらのデバイスの場合、望ましい電気的特
性は10オーム以下の接合接触抵抗と、10-7A/cm2以下の
接合漏れ電流を含む。厳しい設計則に伴う複雑さのた
め、これらの条件を満たすことは、著しく難しくなって
いる。（デバイス設計則というのは、デバイス回路内の
すべての形状の最小の横方向寸法である。）たとえば、
ソース及びドレイン接合は、典型的な場合、サブミクロ
ンの設計則において0.25μｍより深くないから、製作プ
ロセスにより導入される接合内の望ましくない化学反応
が、短時間でそれを破壊する。加えて、上の誘電体中の
開口を通して、たとえばドレイン又はソース接合領域の
ような下の接合領域に電気的接触が作られる。典型的な
場合、厳しい設計則のため、この開口（孔）は高いアス
ペクト比、すなわち1.1以上の値をもつ。（アスペクト
比は接合における誘電体の厚さを接合における開口の実
効径すなわち接合における開口と同じ面積をもつ円の直
径で割った値と定義される。）高いアスペクト比を通し
て接合に接触を作るためには、開口は導電性材料の堆積
を必要とし、それは開口中の導電性の断面が許容しうる
ほど低い電流密度と接触抵抗を保つのに適するよう、開
口に適合するかあるいは満たす必要がある。このよう
に、要するに適切な接触を確実に作るために、開口に適
合するかあるいは満たす被膜を生成する一方、接合との
好ましくない化学反応を避ける必要がある。
一般に、高誘電性をもち、エッチングが可能で、シリ
コン酸化物への固着性が優れ、価格も適当であることか
ら、導電性接触材料としてアルミニウムを用いるのが望
ましい。しかし、1.1以上のアスペクト比をもつ開口中
の適当な被膜を生成させるために、アルミニウムを直接
堆積させたという報告はない。従って、アルミニウムを
直接堆積させることの簡単さ及び望ましい特性は利用で
きない。
コン酸化物への固着性が優れ、価格も適当であることか
ら、導電性接触材料としてアルミニウムを用いるのが望
ましい。しかし、1.1以上のアスペクト比をもつ開口中
の適当な被膜を生成させるために、アルミニウムを直接
堆積させたという報告はない。従って、アルミニウムを
直接堆積させることの簡単さ及び望ましい特性は利用で
きない。
他の電極材料についても調べられてきた。たとえば、
低圧化学気相堆積（LPCVD）技術によるタングステン堆
積について報告されている。（たとえば、エヌ・イー・
ミラー（N.E.Miller）及びアイ・ビーイングラス（I.Be
ingglass），ソリッド・ステート テノロジー（Solid
State Technol.）,25（12）85（1982），イー・ケイ・
ブロードベント（E.K.Broadbent）及びシー・エル・ラ
ミラー（C.L.Ramiller），ジャーナル・エレクトロケミ
カル・ソサイアティ（J.Electrochem.Soc.）,131,1427
（1984）及びイー・ケイ・ブロードベント（E.K.Broadb
ent）及びダヴリュー・ティー・スタシー（W.T.Stac
y），ソリッド・ステート・テクノロジー（Solid State
Technol.）49（12）51（1984）を参照のこと。）この
技術は1.1以上のアスペクト比を有する開口中への堆積
を可能にする利点をもつ。しかし、（シリコン上のシリ
サイドを含む）接合とタングステンの堆積中導入される
化学種との間の本質的に好ましくない相互作用がある。
（たとえば、エム・エル・グリーン（M.L.Green）及び
アール・エイ・レビイ（R.A.Levy）ジャーナル・エレク
トロケミカル・ソサイアティ（J.Electrochem.Soc.）13
2,1243（1985）、ジー・イー・ジョージウ（G.E.Georgi
ou）ら、VLSI用タングステン及び他の耐熱性金属II.イ
ー・ケイ・ブロードベント（E.K.Broadbent）編、225
頁、MRS,ピッツバーク、PA,1987及びエヌ・リフシュツ
（N.Lifshiz）ら、VLSI用タングステン及び他の耐熱性
金属III;ヴィ・エイ・ウェルズ（V.A.Wells）編、225
頁、MRS、ピッツバーグPA,1988を参照のこと。）ある種
の条件下でこの相互作用は自己制約的となる。すなわ
ち、堆積中使われる接合シリコンの量は、反応条件に依
存して、最大値となる。この自己制約効果にもかかわら
ず、生成する損傷はなおソース及びドレイン接合のよう
に0.25μｍより浅い接合には大きすぎる量である。加え
て、堆積したタングステン材料とたとえば二酸化シリコ
ンのような誘電体材料間の固着性は完全に望ましいとは
いえない。従って、適当な条件下でタングステンは適合
性被膜を生成するが、この被膜はなお許容しえない特性
をもつデバイスを生成する。
低圧化学気相堆積（LPCVD）技術によるタングステン堆
積について報告されている。（たとえば、エヌ・イー・
ミラー（N.E.Miller）及びアイ・ビーイングラス（I.Be
ingglass），ソリッド・ステート テノロジー（Solid
State Technol.）,25（12）85（1982），イー・ケイ・
ブロードベント（E.K.Broadbent）及びシー・エル・ラ
ミラー（C.L.Ramiller），ジャーナル・エレクトロケミ
カル・ソサイアティ（J.Electrochem.Soc.）,131,1427
（1984）及びイー・ケイ・ブロードベント（E.K.Broadb
ent）及びダヴリュー・ティー・スタシー（W.T.Stac
y），ソリッド・ステート・テクノロジー（Solid State
Technol.）49（12）51（1984）を参照のこと。）この
技術は1.1以上のアスペクト比を有する開口中への堆積
を可能にする利点をもつ。しかし、（シリコン上のシリ
サイドを含む）接合とタングステンの堆積中導入される
化学種との間の本質的に好ましくない相互作用がある。
（たとえば、エム・エル・グリーン（M.L.Green）及び
アール・エイ・レビイ（R.A.Levy）ジャーナル・エレク
トロケミカル・ソサイアティ（J.Electrochem.Soc.）13
2,1243（1985）、ジー・イー・ジョージウ（G.E.Georgi
ou）ら、VLSI用タングステン及び他の耐熱性金属II.イ
ー・ケイ・ブロードベント（E.K.Broadbent）編、225
頁、MRS,ピッツバーク、PA,1987及びエヌ・リフシュツ
（N.Lifshiz）ら、VLSI用タングステン及び他の耐熱性
金属III;ヴィ・エイ・ウェルズ（V.A.Wells）編、225
頁、MRS、ピッツバーグPA,1988を参照のこと。）ある種
の条件下でこの相互作用は自己制約的となる。すなわ
ち、堆積中使われる接合シリコンの量は、反応条件に依
存して、最大値となる。この自己制約効果にもかかわら
ず、生成する損傷はなおソース及びドレイン接合のよう
に0.25μｍより浅い接合には大きすぎる量である。加え
て、堆積したタングステン材料とたとえば二酸化シリコ
ンのような誘電体材料間の固着性は完全に望ましいとは
いえない。従って、適当な条件下でタングステンは適合
性被膜を生成するが、この被膜はなお許容しえない特性
をもつデバイスを生成する。
本発明の要約 六フッ化タングステンからのタングステンの堆積を利
用する具体的な方法を用いることを通して、高アスペク
ト比の開口を通して許容しうる浅い接合が形成できる。
具体的には、タングステンの堆積前に、タングステンと
二酸化シリコンの間の固着性を増す層を堆積させる。適
当な層にはチタン窒化物及びチタンとタングステンの合
金が含まれる。これらの層はタングステンを含む物質が
拡散するのを防止する障壁と考えられる。それにもかか
わらず、六フッ化タングステンを用いたタングステンの
堆積を、その後適当な条件下で行なわなければ、適切な
電気的特性は得られない。
用する具体的な方法を用いることを通して、高アスペク
ト比の開口を通して許容しうる浅い接合が形成できる。
具体的には、タングステンの堆積前に、タングステンと
二酸化シリコンの間の固着性を増す層を堆積させる。適
当な層にはチタン窒化物及びチタンとタングステンの合
金が含まれる。これらの層はタングステンを含む物質が
拡散するのを防止する障壁と考えられる。それにもかか
わらず、六フッ化タングステンを用いたタングステンの
堆積を、その後適当な条件下で行なわなければ、適切な
電気的特性は得られない。
タングステン拡散に対する障壁と考えられる材料が存
在するにもかかわらず、六フッ化タングステンからの堆
積中、自己制約的な反応が必要である。もっと驚いたこ
とに、タングステン堆積の適当な条件は、そのような障
壁層なしに、シリコンを含む試験用の実験を用いて、認
識され、改善された歩留りは、予想されるより低い堆積
温度より、一般に高温で得られる。
在するにもかかわらず、六フッ化タングステンからの堆
積中、自己制約的な反応が必要である。もっと驚いたこ
とに、タングステン堆積の適当な条件は、そのような障
壁層なしに、シリコンを含む試験用の実験を用いて、認
識され、改善された歩留りは、予想されるより低い堆積
温度より、一般に高温で得られる。
タングステン堆積の適当な条件は、最終的に製作すべ
きデバイス中で用いられるのと同じ全ドーズで注入され
た試験用シリコン基板上に、直接堆積させた時得られる
結果を基準にして決められる。浅い接合に対する望まし
い接触を生成させるための推積は、堆積をシリコン基板
上に行なった時、適当な自己制約効果を生成する条件下
で行なわれる。タングステン堆積は更に、 １）250℃ないし600℃の温度範囲で行なうべきであり、
かつ ２）この範囲内で適切な温度は、堆積温度が増すととも
に、自己制約的な厚さを知ることにより決めるのが好ま
しい。
きデバイス中で用いられるのと同じ全ドーズで注入され
た試験用シリコン基板上に、直接堆積させた時得られる
結果を基準にして決められる。浅い接合に対する望まし
い接触を生成させるための推積は、堆積をシリコン基板
上に行なった時、適当な自己制約効果を生成する条件下
で行なわれる。タングステン堆積は更に、 １）250℃ないし600℃の温度範囲で行なうべきであり、
かつ ２）この範囲内で適切な温度は、堆積温度が増すととも
に、自己制約的な厚さを知ることにより決めるのが好ま
しい。
適切なタングステン堆積が行なわれた後、もし必要な
ら、アルミニウムのような上層金属を、堆積させた材料
上全体に直接、あるいは横方向の表面上のタングステン
を除去した後、残っている堆積材料上に堆積させること
により、金属部の厚さを増してもよい。固着層、適当な
条件下で堆積させたタングステン層及び必要ならアルミ
ニウムのような上層の金属層が組合わさることにより、
10オームより小さい接触抵抗と10-7A/cm2より小さい接
合漏れ電流が生成する。
ら、アルミニウムのような上層金属を、堆積させた材料
上全体に直接、あるいは横方向の表面上のタングステン
を除去した後、残っている堆積材料上に堆積させること
により、金属部の厚さを増してもよい。固着層、適当な
条件下で堆積させたタングステン層及び必要ならアルミ
ニウムのような上層の金属層が組合わさることにより、
10オームより小さい接触抵抗と10-7A/cm2より小さい接
合漏れ電流が生成する。
詳細な記述 集積回路のプロセスについては、文献で多く議論され
てきた。上の誘電体領域を有する浅い接合、すなわち0.
25μｍより浅い接合を有する構造を生成するための適当
な条件については、たとえば、エス・エム・シー（S.M.
Sze）編VLSI技術、２版、マグローヒル、1988、364頁で
議論されている。通常の方法は上の誘電体領域を通して
開口を作成するのに適している。一般に、反応性イオン
エッチング又はプラズマエッチングのような技術が用い
られる。本発明のプロセスは1.1より大きなアスペクト
比を有する開口を通して、典型的な場合シリコン領域上
のシリサイドを含むソース及びドレイン構造を含む浅い
接合へ、接触を作るのに適している。
てきた。上の誘電体領域を有する浅い接合、すなわち0.
25μｍより浅い接合を有する構造を生成するための適当
な条件については、たとえば、エス・エム・シー（S.M.
Sze）編VLSI技術、２版、マグローヒル、1988、364頁で
議論されている。通常の方法は上の誘電体領域を通して
開口を作成するのに適している。一般に、反応性イオン
エッチング又はプラズマエッチングのような技術が用い
られる。本発明のプロセスは1.1より大きなアスペクト
比を有する開口を通して、典型的な場合シリコン領域上
のシリサイドを含むソース及びドレイン構造を含む浅い
接合へ、接触を作るのに適している。
その後に堆積させる層と誘電体との間の固着性を適切
にするため、層を最初に堆積させる。二酸化シリコンの
ようなシリコン酸化物のごとき誘電体の場合、適当な固
着層にはタングステン物質の拡散に対する障壁と従来信
じられている組成が含まれる。これらの組成にはチタン
窒化物又はチタン／タングステン合金のような材料が含
まれる。これらの層を堆積させる通常の方法が使用でき
る。典型的な場合、チタン窒化物及びタングステン／チ
タン合金に対するマグネトロンスパッタリングのような
プロセスについて、マテリアルズ・リサーチ・ソサイア
ティ・シンポジア・プロシーディングズ（Materials Re
search Society Symposia Proceedings）18,89（1982）
及びピー・ビー・ガーテ（P.B.Ghate）らによりスィン
・ソリッド・フィルムズ（Thin Solid Films）53,117
（1977）に述べられており、それぞれ有用である。一般
に、固着層は100ないし1500Åの範囲の厚さ（大きな横
方向デバイス表面で測定して）をもつべきである。100
Åより薄い層は連続性が失われるため望ましくなく、一
方1500Åより厚い層はエッチングのようなそのあとのプ
ロセスが、許容し得ないほど複雑になるため、望ましく
ない。適当なチタン窒化物又はチタン／タングステン合
金の組成及び構造については、エム・マエンパ（M.Maen
paa）ら、プロシーディングズ・オブ・ザ・シンポジウ
ム・オン・スィン・フィルム・インターフェイスズ・ア
ンド・インタラクションズ（Proceedings of the Sympo
sium on Thin Film Interfaces and Interactions）,80
−2,316（1980）のような論文で多く述べられている。
にするため、層を最初に堆積させる。二酸化シリコンの
ようなシリコン酸化物のごとき誘電体の場合、適当な固
着層にはタングステン物質の拡散に対する障壁と従来信
じられている組成が含まれる。これらの組成にはチタン
窒化物又はチタン／タングステン合金のような材料が含
まれる。これらの層を堆積させる通常の方法が使用でき
る。典型的な場合、チタン窒化物及びタングステン／チ
タン合金に対するマグネトロンスパッタリングのような
プロセスについて、マテリアルズ・リサーチ・ソサイア
ティ・シンポジア・プロシーディングズ（Materials Re
search Society Symposia Proceedings）18,89（1982）
及びピー・ビー・ガーテ（P.B.Ghate）らによりスィン
・ソリッド・フィルムズ（Thin Solid Films）53,117
（1977）に述べられており、それぞれ有用である。一般
に、固着層は100ないし1500Åの範囲の厚さ（大きな横
方向デバイス表面で測定して）をもつべきである。100
Åより薄い層は連続性が失われるため望ましくなく、一
方1500Åより厚い層はエッチングのようなそのあとのプ
ロセスが、許容し得ないほど複雑になるため、望ましく
ない。適当なチタン窒化物又はチタン／タングステン合
金の組成及び構造については、エム・マエンパ（M.Maen
paa）ら、プロシーディングズ・オブ・ザ・シンポジウ
ム・オン・スィン・フィルム・インターフェイスズ・ア
ンド・インタラクションズ（Proceedings of the Sympo
sium on Thin Film Interfaces and Interactions）,80
−2,316（1980）のような論文で多く述べられている。
次にタングステンを六フッ化タングステンと水素のよ
うな還元剤を含むプリカーサ組成を用いて、LPCVDによ
り堆積させる。この堆積に用いる条件は重要である。一
般に、堆積基板は250℃ないし600℃の範囲の温度に加熱
すべきである。250℃より低い温度では堆積速度が不適
当で、一方600℃より高い温度は形成中の構造中又は加
工中のウエハ上に存在する他のデバイス構造中の好まし
くない相互拡散を起させる。
うな還元剤を含むプリカーサ組成を用いて、LPCVDによ
り堆積させる。この堆積に用いる条件は重要である。一
般に、堆積基板は250℃ないし600℃の範囲の温度に加熱
すべきである。250℃より低い温度では堆積速度が不適
当で、一方600℃より高い温度は形成中の構造中又は加
工中のウエハ上に存在する他のデバイス構造中の好まし
くない相互拡散を起させる。
タングステン堆積に適した正確な条件は、反応容器の
設計とともに変る。適切な条件は所望の堆積中で試験用
試料を用いて決められる。この際、１）フッ化タングス
テンのみを含むプリカーサ組成及びアルゴンを用い、
２）デバイス中で最終的に用いられる全注入ドーズと等
価な注入ドーズで注入した何もない試験用シリコンウエ
ハを用いる。条件は接合厚さより小さな自己制約厚さを
有する自己制約効果が250℃ないし600℃の温度範囲でシ
リコン試験用ウエハで達成されるよう選ぶべきである。
（自己制約効果は10分でのタングステン形成速度が、最
初の平衡速度の10％より小さいことを特徴とする。自己
制約厚は、10分で得られるこれらの条件下でのタングス
テン厚である。）たとえば、六フッ化タングステン及び
アルゴンとともに、管反応容器（エム・エル・ハモンド
（M.L.Hammond），イントロダクション・トゥ・ケミカ
ル・ペーパー・ディポジション（Introduction to Chem
ical Vapor Deposition）のようなホットウォール（ソ
リッド・ステート・テクノロジー（Solid State Techno
logy）,1979年12月,1961頁参照）を用いた時、自己制約
厚対温度は、第１図に示されるようになる。同様に、25
0℃ないし600℃の温度範囲でコールドウォール反応容器
（ハモンド他参照）を用いた時、自己制約効果は観測さ
れず、これらの条件下でこの反応容器は用いるべきでは
ない。（この現象について提案されている機構は、高温
の元素タングステンの存在が所望の自己制約を導入する
ということである。（400℃以上の）高温タングステン
が存在しないと、自己制約効果は起らない。たとえば、
タングステンが同時に発生しない時又は高温の元素タン
グステンが他の方法では導入されない時である。事実、
堆積前にウエハ上に本質的な量の元素タングステンが存
在すると、自己制約の厚さが減少する。） 所望の温度範囲内で、一般に自己制約厚の１つの極値
が観測される。極値を越える高温では、典型的な場合自
己制約は小さくなる。このことは温度が高くなるととも
に反応性と拡散が増すという一般的傾向から予想される
こととは反する。温度は自己制約厚が接合深さより小さ
く、堆積速度が適切であるように選択すべきである。典
型的な場合、この接合厚の限界を越えると、自己制約厚
は薄くなり、デバイスの歩留りは高くなる。温度は試験
用接合のデバイス歩留りが、0.75のアスペクト比を有
し、アルミニウムのみの接触を有する同じ接合で得られ
る歩留りに比べ、10％以上減少しないように選ぶのが好
ましい。（試験用接合は、デバイス中で接触を作る接合
と同一の構造で、周囲のデバイス構造がなく、電気的測
定を行なうための適当なリードや接触パッドを有す
る。）もし一定の温度範囲でプロトタイプウエハ上にほ
ぼ同じ自己制約厚が生じるなら、温度の低いプロセスほ
ど一般に好ましいため、デバイス製作にはこれら温度の
最も低いものを用いるのが好ましい。しかし、自己制約
厚極値以下の温度（及び250℃以上）は除外されない
が、堆積は遅くなり、好ましくない。
設計とともに変る。適切な条件は所望の堆積中で試験用
試料を用いて決められる。この際、１）フッ化タングス
テンのみを含むプリカーサ組成及びアルゴンを用い、
２）デバイス中で最終的に用いられる全注入ドーズと等
価な注入ドーズで注入した何もない試験用シリコンウエ
ハを用いる。条件は接合厚さより小さな自己制約厚さを
有する自己制約効果が250℃ないし600℃の温度範囲でシ
リコン試験用ウエハで達成されるよう選ぶべきである。
（自己制約効果は10分でのタングステン形成速度が、最
初の平衡速度の10％より小さいことを特徴とする。自己
制約厚は、10分で得られるこれらの条件下でのタングス
テン厚である。）たとえば、六フッ化タングステン及び
アルゴンとともに、管反応容器（エム・エル・ハモンド
（M.L.Hammond），イントロダクション・トゥ・ケミカ
ル・ペーパー・ディポジション（Introduction to Chem
ical Vapor Deposition）のようなホットウォール（ソ
リッド・ステート・テクノロジー（Solid State Techno
logy）,1979年12月,1961頁参照）を用いた時、自己制約
厚対温度は、第１図に示されるようになる。同様に、25
0℃ないし600℃の温度範囲でコールドウォール反応容器
（ハモンド他参照）を用いた時、自己制約効果は観測さ
れず、これらの条件下でこの反応容器は用いるべきでは
ない。（この現象について提案されている機構は、高温
の元素タングステンの存在が所望の自己制約を導入する
ということである。（400℃以上の）高温タングステン
が存在しないと、自己制約効果は起らない。たとえば、
タングステンが同時に発生しない時又は高温の元素タン
グステンが他の方法では導入されない時である。事実、
堆積前にウエハ上に本質的な量の元素タングステンが存
在すると、自己制約の厚さが減少する。） 所望の温度範囲内で、一般に自己制約厚の１つの極値
が観測される。極値を越える高温では、典型的な場合自
己制約は小さくなる。このことは温度が高くなるととも
に反応性と拡散が増すという一般的傾向から予想される
こととは反する。温度は自己制約厚が接合深さより小さ
く、堆積速度が適切であるように選択すべきである。典
型的な場合、この接合厚の限界を越えると、自己制約厚
は薄くなり、デバイスの歩留りは高くなる。温度は試験
用接合のデバイス歩留りが、0.75のアスペクト比を有
し、アルミニウムのみの接触を有する同じ接合で得られ
る歩留りに比べ、10％以上減少しないように選ぶのが好
ましい。（試験用接合は、デバイス中で接触を作る接合
と同一の構造で、周囲のデバイス構造がなく、電気的測
定を行なうための適当なリードや接触パッドを有す
る。）もし一定の温度範囲でプロトタイプウエハ上にほ
ぼ同じ自己制約厚が生じるなら、温度の低いプロセスほ
ど一般に好ましいため、デバイス製作にはこれら温度の
最も低いものを用いるのが好ましい。しかし、自己制約
厚極値以下の温度（及び250℃以上）は除外されない
が、堆積は遅くなり、好ましくない。
与えられたプロセスに対する適当な温度の決定につい
て、第１図に例が示されている。歩留りを高めるために
は、自己制約厚が比較的極小値にある約425℃の温度で
本発明を行なうのが望ましい。この例すなわち425℃以
上では、自己制約厚は著しくは減少せず、自己制約厚と
は無関係のプロセス上の理由から、より低い温度で堆積
させることは一般に望ましく、425℃はこの例の場合好
ましい。
て、第１図に例が示されている。歩留りを高めるために
は、自己制約厚が比較的極小値にある約425℃の温度で
本発明を行なうのが望ましい。この例すなわち425℃以
上では、自己制約厚は著しくは減少せず、自己制約厚と
は無関係のプロセス上の理由から、より低い温度で堆積
させることは一般に望ましく、425℃はこの例の場合好
ましい。
一実施例において、40ないし200sccmの範囲の六フッ
化タングステン流たとえば水素流のような還元性ガスを
500ないし2000sccmの範囲で含み、全圧が0.2ないし1Tor
rであるガス組成を用いた高温壁反応容器中で、タング
ステンの堆積を行う。（他のガスを添加することも除外
されない）堆積したタングステンの厚さは、典型的な場
合2000Åから実効径の0.6倍の範囲にすべきである。200
0Åより薄い厚さでは許容できないほど接触抵抗が高
く、かつ電流密度も高く、一方、実効径の0.6倍より大
きな厚さではその後のプロセスが困難となる。いずれの
場合も、最終的な金属領域の最大厚は、デバイス中の金
属部の最小横方向寸法より大きくすべきではない。
化タングステン流たとえば水素流のような還元性ガスを
500ないし2000sccmの範囲で含み、全圧が0.2ないし1Tor
rであるガス組成を用いた高温壁反応容器中で、タング
ステンの堆積を行う。（他のガスを添加することも除外
されない）堆積したタングステンの厚さは、典型的な場
合2000Åから実効径の0.6倍の範囲にすべきである。200
0Åより薄い厚さでは許容できないほど接触抵抗が高
く、かつ電流密度も高く、一方、実効径の0.6倍より大
きな厚さではその後のプロセスが困難となる。いずれの
場合も、最終的な金属領域の最大厚は、デバイス中の金
属部の最小横方向寸法より大きくすべきではない。
もし必要なら、更に金属材料を堆積させることも可能
である。この材料としてアルミニウムを用いるのも有利
であることがわかっている。ジェイ・エフ・オハンロン
（J.F.O'Hanlon）、真空技術のユーザズ ガイド、ウィ
リー、ニューヨーク、1980及びハンドブック・オブ・ス
イン・フィルム・テクノロジー（Handbook of Thin Fil
m Technology）、エス・エム・シー（S.M.Sze）編、マ
イセル・アンド・グラング（Maissel and Glang）マグ
ローヒル、ニューヨーク、1980に述べられているマグネ
トロンスパッタリングのようなアルミニウム堆積が、典
型的な場合用いられる。全金属厚は上で述べた限界を越
えてはならない。次に上で引用したシーの文献の第４章
に述べられているような通常のプロセスにより、所望の
デバイス構造を作るため、最終的な金属接触がパターン
形成される。
である。この材料としてアルミニウムを用いるのも有利
であることがわかっている。ジェイ・エフ・オハンロン
（J.F.O'Hanlon）、真空技術のユーザズ ガイド、ウィ
リー、ニューヨーク、1980及びハンドブック・オブ・ス
イン・フィルム・テクノロジー（Handbook of Thin Fil
m Technology）、エス・エム・シー（S.M.Sze）編、マ
イセル・アンド・グラング（Maissel and Glang）マグ
ローヒル、ニューヨーク、1980に述べられているマグネ
トロンスパッタリングのようなアルミニウム堆積が、典
型的な場合用いられる。全金属厚は上で述べた限界を越
えてはならない。次に上で引用したシーの文献の第４章
に述べられているような通常のプロセスにより、所望の
デバイス構造を作るため、最終的な金属接触がパターン
形成される。
以下の例は本発明のプロセスで用いるのに有用な条件
の例である。
の例である。
第１例 各種の大きさの開口を有し、3500Åの厚さの熱酸化Si
O2をもった16枚のウエハを加工した。能動接合が上で引
用したシー（Sze）の文献第９章に述べられているよう
なスパッタリングプロセスを用いてコバルトを300Å堆
積させることにより、ウエハ上に形成された。コバルト
は450℃で90分間シンターし、開口中にコバルトモノシ
リサイドを形成させた。SiO2上に存在する元素コバルト
は、リン酸、硝酸、氷酢酸及び脱イオン水を体積で16:
1:1:2含む中にウエハを浸すことにより、選択的に除去
した。このモノシリサイドに100keVの加速電圧と５×10
15cm-2の全ドーズのイオン注入機でヒ素を注入した。ウ
エハを700℃のアルゴン中で30分間アニールすることに
より、コバルトジシリサイドを形成した。（このプロセ
スの別の説明については、ヒレニウス（Hillenius）
ら、アブストラクト10−5,IEDM 1986を参照のこと。）
注入されたヒ素は次に、800℃で120分間水素中で加熱す
ることにより、シリコン中に追いやった。続いて、テト
ラエトキシシレン雰囲気中でLPCVDにより１μｍ厚の二
酸化シリコン層を堆積させた。この堆積に用いた条件
は、堆積基板温度730℃、N2のガス流480sccmで、液体TE
OS上からポンプで引いた気体を有した。次に、標準的な
リソグラフィ技術と反応性イオンエッチングプロセスを
用いて1.25ないし0.2の範囲の各種アスペクト比を有す
る開口を、二酸化シリンを通して、下のコバルトシリサ
イドまで形成した。マグネトロンスパッタリングによ
り、約1000Åの窒化チタンをウエハ上に堆積させた。こ
のプロセスは、１）80℃の基板温度、２）150VのRF電圧
及び2kWのDCパワー、３）Ar及びN2を体積で10:1含み、
圧力2.2×10-2Torrになるようにして行なった。
O2をもった16枚のウエハを加工した。能動接合が上で引
用したシー（Sze）の文献第９章に述べられているよう
なスパッタリングプロセスを用いてコバルトを300Å堆
積させることにより、ウエハ上に形成された。コバルト
は450℃で90分間シンターし、開口中にコバルトモノシ
リサイドを形成させた。SiO2上に存在する元素コバルト
は、リン酸、硝酸、氷酢酸及び脱イオン水を体積で16:
1:1:2含む中にウエハを浸すことにより、選択的に除去
した。このモノシリサイドに100keVの加速電圧と５×10
15cm-2の全ドーズのイオン注入機でヒ素を注入した。ウ
エハを700℃のアルゴン中で30分間アニールすることに
より、コバルトジシリサイドを形成した。（このプロセ
スの別の説明については、ヒレニウス（Hillenius）
ら、アブストラクト10−5,IEDM 1986を参照のこと。）
注入されたヒ素は次に、800℃で120分間水素中で加熱す
ることにより、シリコン中に追いやった。続いて、テト
ラエトキシシレン雰囲気中でLPCVDにより１μｍ厚の二
酸化シリコン層を堆積させた。この堆積に用いた条件
は、堆積基板温度730℃、N2のガス流480sccmで、液体TE
OS上からポンプで引いた気体を有した。次に、標準的な
リソグラフィ技術と反応性イオンエッチングプロセスを
用いて1.25ないし0.2の範囲の各種アスペクト比を有す
る開口を、二酸化シリンを通して、下のコバルトシリサ
イドまで形成した。マグネトロンスパッタリングによ
り、約1000Åの窒化チタンをウエハ上に堆積させた。こ
のプロセスは、１）80℃の基板温度、２）150VのRF電圧
及び2kWのDCパワー、３）Ar及びN2を体積で10:1含み、
圧力2.2×10-2Torrになるようにして行なった。
16枚のウエハは高温壁反応容器の体積ボート中に置い
た。ボートは垂直面内に40枚のウエハを平行に保持する
装置を有した。加工中のウエハは約1cm離し５番ないし2
1番のスロット中に置き、残りのスペースにはタングス
テン被膜を有する未加工のシリコンウエハを置いた。10
00sccmの窒素流を300℃まで加熱した反応容器中に作
り、ボートは堆積位置に置いた。窒素流は中断させ、反
応容器は約15cm Torrの圧力まで排気した。次に反応容
器は325℃の温度にし、熱的安定化のためこの温度に15
分間保った。100sccmの水素流を導入し、0.2Torrの全圧
を作った。次にこの流れは加工中のウエハ上に1000ない
し2000Åが堆積するまで続けた。最初の堆積後、位置５
ないし21のウエハの配置を窒素下で逆転させ、第１のタ
ングステン堆積と同じ堆積条件下で第２のタングステン
の堆積を開始させた。堆積は堆積したタングステンの全
圧が約2500Åになるまで続けた。（ウエハの逆転は、負
荷効果による厚さの不均一さを平均化させるために行な
った。最終的な厚さはウエハ間で５％も変らなかっ
た。）全堆積時間は約40分であった。
た。ボートは垂直面内に40枚のウエハを平行に保持する
装置を有した。加工中のウエハは約1cm離し５番ないし2
1番のスロット中に置き、残りのスペースにはタングス
テン被膜を有する未加工のシリコンウエハを置いた。10
00sccmの窒素流を300℃まで加熱した反応容器中に作
り、ボートは堆積位置に置いた。窒素流は中断させ、反
応容器は約15cm Torrの圧力まで排気した。次に反応容
器は325℃の温度にし、熱的安定化のためこの温度に15
分間保った。100sccmの水素流を導入し、0.2Torrの全圧
を作った。次にこの流れは加工中のウエハ上に1000ない
し2000Åが堆積するまで続けた。最初の堆積後、位置５
ないし21のウエハの配置を窒素下で逆転させ、第１のタ
ングステン堆積と同じ堆積条件下で第２のタングステン
の堆積を開始させた。堆積は堆積したタングステンの全
圧が約2500Åになるまで続けた。（ウエハの逆転は、負
荷効果による厚さの不均一さを平均化させるために行な
った。最終的な厚さはウエハ間で５％も変らなかっ
た。）全堆積時間は約40分であった。
最初RFプラズマ中でバックスパッタリングを行ない、
次に室温の7m TorrのAr中でマグネトロンスパッタリン
グを行なうことにより、清浄化をさせたウエハ上に、約
１ミクロンのアルミニウムをスパッタさせた。次に堆積
させたアルミニウムは水素雰囲気を用いて450℃におい
て、管状炉中でアニールさせた。このアルミニウム層は
パターン形成され、試験用接合に適した電気的接続を作
った。得られたｐ−ｎ接合の特性は、デバイスアレイに
3.5ボルトの逆バイアスを印加することにより測定し
た。（各ウエハは98個のデバイスを有し、１個のデバイ
スは１辺が約５μｍの面積を占めた。）電気的特性は自
動ウエハプローブを通してケイスレーモデル617エレク
トロメータ及びプログラム可能な電圧源で測定した。各
デバイスに５秒間逆電圧を印加し、10の読みとり電流を
急速くり返しでとった。平均値を次に記録した。測定さ
れた漏れ電流の統計的分布が第２図に示されている。
次に室温の7m TorrのAr中でマグネトロンスパッタリン
グを行なうことにより、清浄化をさせたウエハ上に、約
１ミクロンのアルミニウムをスパッタさせた。次に堆積
させたアルミニウムは水素雰囲気を用いて450℃におい
て、管状炉中でアニールさせた。このアルミニウム層は
パターン形成され、試験用接合に適した電気的接続を作
った。得られたｐ−ｎ接合の特性は、デバイスアレイに
3.5ボルトの逆バイアスを印加することにより測定し
た。（各ウエハは98個のデバイスを有し、１個のデバイ
スは１辺が約５μｍの面積を占めた。）電気的特性は自
動ウエハプローブを通してケイスレーモデル617エレク
トロメータ及びプログラム可能な電圧源で測定した。各
デバイスに５秒間逆電圧を印加し、10の読みとり電流を
急速くり返しでとった。平均値を次に記録した。測定さ
れた漏れ電流の統計的分布が第２図に示されている。
第２例 第１例で述べたのと同じプロセスに従ったが、堆積は
全部で32分かかり、375℃で行なったことが異なる。得
られた電気的特性が第２図に示されている。
全部で32分かかり、375℃で行なったことが異なる。得
られた電気的特性が第２図に示されている。
第３例 第１例のプロセスに従ったが、全堆積時間が28分で42
5℃の温度を用いたことが異なる。得られた電気的特性
が第２図に示されている。
5℃の温度を用いたことが異なる。得られた電気的特性
が第２図に示されている。
第１図及び第２図は本発明に含まれる特性を示す図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/43 Ｈ０１Ｌ 29/46 Ｒ 29/78 29/78 ３０１Ｌ (72)発明者 ロナルド ジョセフ シュッツ アメリカ合衆国．07060 ニュージャー シィ，ウォーレン，アッパー ウォーレ ン ウェイ 14 (56)参考文献 特開 昭63−118068（ＪＰ，Ａ) 特開 昭62−118525（ＪＰ，Ａ) 特開 昭61−287149（ＪＰ，Ａ) 特開 昭63−55932（ＪＰ，Ａ)
Claims (6)
- 【請求項１】デバイス接合を覆う領域を貫く通路を形成
することにより基板を処理する段階と、前記領域の少な
くとも一部に渡って材料を堆積させて前記接合への電気
的接触を形成する段階と、前記デバイスを完成させる段
階とからなる半導体デバイスの製造プロセスにおいて、
前記通路は少なくとも1.1以上のアスペクト比を有し、
前記接合は2500Åより浅い深さを有し、そして前記電気
的接触は、１）タングステンの固体状態拡散に対して障
壁となる材料の堆積と、２）前記基板と、WF6及び還元
剤からなる堆積組成との相互作用によるタングステンの
堆積とからなり、前記基板は、前記タングステンの堆積
の際に250℃乃至600℃の堆積温度に加熱され、そして、
前記相互作用が自己制約的となり、前記接合深さよりも
薄い自己制約厚さを有するよう、前記堆積温度及び環境
を制御するものであり、さらに、0.75の開口アスペクト
比を有し、アルミニウムのみで形成された電気的接触を
有する、前記デバイス接合と同じ接合で得られる歩留ま
りに比べて、歩留まりが10％以上は減少しないように、
前記堆積温度が選択されることを特徴とするプロセス。 - 【請求項２】請求項１に記載のプロセスにおいて、前記
還元剤は水素からなることを特徴とするプロセス。 - 【請求項３】請求項２に記載のプロセスにおいて、前記
拡散障壁は窒化チタンからなることを特徴とするプロセ
ス。 - 【請求項４】請求項２に記載のプロセスにおいて、前記
拡散障壁がチタン／タングステン合金からなることを特
徴とするプロセス。 - 【請求項５】請求項１に記載のプロセスにおいて、前記
拡散障壁は窒化チタンからなることを特徴とするプロセ
ス。 - 【請求項６】請求項１に記載のプロセスにおいて、前記
拡散障壁がチタン／タングステン合金からなることを特
徴とするプロセス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22691788A | 1988-08-01 | 1988-08-01 | |
| US226,917 | 1988-08-01 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11184638A Division JP2000031090A (ja) | 1988-08-01 | 1999-06-30 | 浅い接合を有する集積回路の製造プロセス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0279426A JPH0279426A (ja) | 1990-03-20 |
| JP3311343B2 true JP3311343B2 (ja) | 2002-08-05 |
Family
ID=22850977
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19703389A Expired - Lifetime JP3311343B2 (ja) | 1988-08-01 | 1989-07-31 | 浅い接合を有する集積回路の製造プロセス |
| JP11184638A Pending JP2000031090A (ja) | 1988-08-01 | 1999-06-30 | 浅い接合を有する集積回路の製造プロセス |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11184638A Pending JP2000031090A (ja) | 1988-08-01 | 1999-06-30 | 浅い接合を有する集積回路の製造プロセス |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0357221B1 (ja) |
| JP (2) | JP3311343B2 (ja) |
| KR (1) | KR930002451B1 (ja) |
| CA (1) | CA1314631C (ja) |
| DE (1) | DE68920932T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69116058T2 (de) * | 1990-09-27 | 1996-08-22 | At & T Corp | Verfahren zur Herstellung integrierter Schaltungen |
| JP3469420B2 (ja) * | 1996-12-20 | 2003-11-25 | 東京エレクトロン株式会社 | Ｃｖｄ成膜方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3777538D1 (de) * | 1986-11-10 | 1992-04-23 | American Telephone & Telegraph | Wolfram metallisierung. |
| US4924295A (en) * | 1986-11-28 | 1990-05-08 | Siemens Aktiengesellschaft | Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same |
| US4749597A (en) * | 1987-10-19 | 1988-06-07 | Spectrum Cvd, Inc. | Process for CVD of tungsten |
-
1989
- 1989-05-24 CA CA000600521A patent/CA1314631C/en not_active Expired - Lifetime
- 1989-07-27 EP EP89307632A patent/EP0357221B1/en not_active Expired - Lifetime
- 1989-07-27 DE DE68920932T patent/DE68920932T2/de not_active Expired - Lifetime
- 1989-07-28 KR KR1019890010699A patent/KR930002451B1/ko not_active IP Right Cessation
- 1989-07-31 JP JP19703389A patent/JP3311343B2/ja not_active Expired - Lifetime
-
1999
- 1999-06-30 JP JP11184638A patent/JP2000031090A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0357221B1 (en) | 1995-02-01 |
| JPH0279426A (ja) | 1990-03-20 |
| KR900003996A (ko) | 1990-03-27 |
| EP0357221A1 (en) | 1990-03-07 |
| KR930002451B1 (ko) | 1993-03-30 |
| JP2000031090A (ja) | 2000-01-28 |
| DE68920932T2 (de) | 1995-06-01 |
| DE68920932D1 (de) | 1995-03-16 |
| CA1314631C (en) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828540B2 (ja) | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US6020254A (en) | Method of fabricating semiconductor devices with contact holes | |
| JPH0581664B2 (ja) | ||
| US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
| US4448800A (en) | Method for the manufacture of semiconductor device using refractory metal in a lift-off step | |
| JPH08279511A (ja) | シリコン移動を減少させる金属窒化物膜処理方法 | |
| US5008217A (en) | Process for fabricating integrated circuits having shallow junctions | |
| US4968644A (en) | Method for fabricating devices and devices formed thereby | |
| US7781337B2 (en) | Forming method of silicide film | |
| US7033939B2 (en) | Chemistry for chemical vapor deposition of titanium containing films | |
| US6570232B2 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JP3311343B2 (ja) | 浅い接合を有する集積回路の製造プロセス | |
| KR960000360B1 (ko) | 저 접촉 저항값을 갖는 집적 회로의 제조 방법 | |
| US5149672A (en) | Process for fabricating integrated circuits having shallow junctions | |
| JP3245269B2 (ja) | 半導体装置の製造方法 | |
| JPH04100221A (ja) | 半導体装置の製造方法 | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
| US20010045650A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JPH021910A (ja) | 選択的なタングステン堆積を使用する半導体集積回路の製作方法 | |
| JPH08306778A (ja) | 半導体装置の製造方法 | |
| JPH02197121A (ja) | 半導体素子の金属シリサイドの形成方法 | |
| JPH0680682B2 (ja) | デバイスの製造法 | |
| JPH0529256A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |