JPH0529256A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0529256A JPH0529256A JP18001091A JP18001091A JPH0529256A JP H0529256 A JPH0529256 A JP H0529256A JP 18001091 A JP18001091 A JP 18001091A JP 18001091 A JP18001091 A JP 18001091A JP H0529256 A JPH0529256 A JP H0529256A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- semiconductor region
- barrier metal
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 バリアメタルの形成方法に関し、接合破壊を
生じることなく形成することを目的とする。 【構成】 シリコン基板表面に所定の深さを有する一導
電型の半導体領域を形成したる後、この半導体領域上に
導体パターンを形成する工程において、半導体領域上に
チタン／窒化チタン／チタンの三層膜を形成した後、窒
素雰囲気中でアニールを行い、半導体領域内に所定の深
さより浅い深さを有するチタンシリサイド層を形成する
と共に、その上に窒化チタンよりなるバリアメタルを形
成し、更にその上に前記導体パターンを形成することを
特徴として半導体装置の製造方法を構成する。
生じることなく形成することを目的とする。 【構成】 シリコン基板表面に所定の深さを有する一導
電型の半導体領域を形成したる後、この半導体領域上に
導体パターンを形成する工程において、半導体領域上に
チタン／窒化チタン／チタンの三層膜を形成した後、窒
素雰囲気中でアニールを行い、半導体領域内に所定の深
さより浅い深さを有するチタンシリサイド層を形成する
と共に、その上に窒化チタンよりなるバリアメタルを形
成し、更にその上に前記導体パターンを形成することを
特徴として半導体装置の製造方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は配線膜の下地膜となるバ
リアメタルの形成方法に関する。ICやLSI などの半導体
装置は薄膜形成技術，写真蝕刻技術（フォトリソグラフ
ィ或いは電子線リソグラフィ）不純物注入技術などを駆
使して作られている。
リアメタルの形成方法に関する。ICやLSI などの半導体
装置は薄膜形成技術，写真蝕刻技術（フォトリソグラフ
ィ或いは電子線リソグラフィ）不純物注入技術などを駆
使して作られている。
【０００２】こゝで、半導体にはシリコン(Si)で代表さ
れる単体半導体とガリウム砒素( GaAs) で代表れれる化
合物半導体とがあるが、現状においては大部分の集積回
路はSiを用いて形成されている。
れる単体半導体とガリウム砒素( GaAs) で代表れれる化
合物半導体とがあるが、現状においては大部分の集積回
路はSiを用いて形成されている。
【０００３】すなわち、厚さが500 μm 程度のSiウエハ
を基板とし、この上に気相成長法(CVD法) や熱処理など
により二酸化硅素( SiO2) よりなる絶縁膜を形成した
後、この上にレジストを被覆し、投影露光を行ってレジ
ストを感光せしめ、現像してレジストパターンを形成す
る。
を基板とし、この上に気相成長法(CVD法) や熱処理など
により二酸化硅素( SiO2) よりなる絶縁膜を形成した
後、この上にレジストを被覆し、投影露光を行ってレジ
ストを感光せしめ、現像してレジストパターンを形成す
る。
【０００４】そして、このレジストパターンをマスクと
してドライエッチング或いはウエットエッチングを行っ
て絶縁膜を窓開けした後、この窓開け部を通じて不純物
イオンの注入を行い、活性化焼鈍を行って半導体領域を
形成する。
してドライエッチング或いはウエットエッチングを行っ
て絶縁膜を窓開けした後、この窓開け部を通じて不純物
イオンの注入を行い、活性化焼鈍を行って半導体領域を
形成する。
【０００５】次に、真空蒸着法やスパッタ法などの物理
的方法或いはCVD 法などの化学的方法により窓開け部を
含めて絶縁膜上に導電膜を形成し、これに写真蝕刻法を
適用として導体線路をパターン形成して半導体領域を配
線接続してデバイスの形成が行われている。
的方法或いはCVD 法などの化学的方法により窓開け部を
含めて絶縁膜上に導電膜を形成し、これに写真蝕刻法を
適用として導体線路をパターン形成して半導体領域を配
線接続してデバイスの形成が行われている。
【０００６】
【従来の技術】先に記したように集積回路のようなデバ
イス形成はSi基板の絶縁膜を窓開けし、この窓開け部を
通じてイオン注入を行うなどの方法で半導体領域やPN接
合を作り、次に、この領域を導体線路で回路接続するこ
とにより作られている。
イス形成はSi基板の絶縁膜を窓開けし、この窓開け部を
通じてイオン注入を行うなどの方法で半導体領域やPN接
合を作り、次に、この領域を導体線路で回路接続するこ
とにより作られている。
【０００７】こゝで、導体線路としてはアルミニウム(A
l)が一般的に使用されており、スパッタ法などを用いて
膜形成が行われている。然し、SiO2層が被覆されている
Si基板を窓開けし、これに直接にAl膜を形成する場合
は、窓開け部の底部においてAlとSiとが接触することか
ら金属間化合物を生じ、これが原因で、 スパイク(S
pike) を生じて接合層を破壊する。 窓開け部の周囲
にｐ型領域を生じｎ+ 接合層の開口面積を狭める。など
の問題を生じる。
l)が一般的に使用されており、スパッタ法などを用いて
膜形成が行われている。然し、SiO2層が被覆されている
Si基板を窓開けし、これに直接にAl膜を形成する場合
は、窓開け部の底部においてAlとSiとが接触することか
ら金属間化合物を生じ、これが原因で、 スパイク(S
pike) を生じて接合層を破壊する。 窓開け部の周囲
にｐ型領域を生じｎ+ 接合層の開口面積を狭める。など
の問題を生じる。
【０００８】そこで、窒化チタン（TiN)をバリアメタル
とし、この薄膜を介してAl膜を形成することが行われて
いるが、窒素（N2) 雰囲気中でチタン(Ti)をスパッタし
て形成する場合は開口部の底部の全域に亙って密着性よ
くTiN を膜形成することは困難であり、また、スパッタ
中にTiN の粉塵( パーティクル)が付着し易いと云う問
題がある。
とし、この薄膜を介してAl膜を形成することが行われて
いるが、窒素（N2) 雰囲気中でチタン(Ti)をスパッタし
て形成する場合は開口部の底部の全域に亙って密着性よ
くTiN を膜形成することは困難であり、また、スパッタ
中にTiN の粉塵( パーティクル)が付着し易いと云う問
題がある。
【０００９】そこで、基板上にスパッタ法などによりTi
膜を形成した後、これをN2雰囲気或いはアンモニア(N
H3) 雰囲気中で加熱してTiN とする方法が採られてい
る。また、熱処理法としてはキセノンランプを加熱源と
し、昇温性と降温性の優れた比較的小容積の加熱炉を用
いるランプ加熱アニール法(Rapid Thermal Anneal法略
してRTA法）が用いられている。
膜を形成した後、これをN2雰囲気或いはアンモニア(N
H3) 雰囲気中で加熱してTiN とする方法が採られてい
る。また、熱処理法としてはキセノンランプを加熱源と
し、昇温性と降温性の優れた比較的小容積の加熱炉を用
いるランプ加熱アニール法(Rapid Thermal Anneal法略
してRTA法）が用いられている。
【００１０】図２は従来の工程を示すもので、Si基板１
の上にCVD 法などによりSiO2よりなる絶縁膜２を形成し
た後、写真蝕刻技術を用いて絶縁膜２を窓開けし、次に
イオン注入を行い、焼鈍することにより半導体領域３が
形成されている状態を示している。（以上図２Ａ）これ
にスパッタ法などにより窓開け部の底部を含み絶縁膜２
の上に均一にTi膜４を形成する。（以上同図Ｂ）次に、
N2またはNH3 雰囲気中で基板１をランプ加熱アニール法
で加熱することによりTi膜４をTiN 膜５に窒化してバリ
アメタルとしている。
の上にCVD 法などによりSiO2よりなる絶縁膜２を形成し
た後、写真蝕刻技術を用いて絶縁膜２を窓開けし、次に
イオン注入を行い、焼鈍することにより半導体領域３が
形成されている状態を示している。（以上図２Ａ）これ
にスパッタ法などにより窓開け部の底部を含み絶縁膜２
の上に均一にTi膜４を形成する。（以上同図Ｂ）次に、
N2またはNH3 雰囲気中で基板１をランプ加熱アニール法
で加熱することによりTi膜４をTiN 膜５に窒化してバリ
アメタルとしている。
【００１１】然し、この熱処理工程において、半導体領
域３を構成するSiとの間にも反応を生じてTiSi2 の組成
をとるチタンシリサイドが生じる。このTiSi2 は抵抗率
が低く、導体線路を形成するAlと半導体領域との間に介
在する材料として適しており、コンタクトメタルと呼称
されている。
域３を構成するSiとの間にも反応を生じてTiSi2 の組成
をとるチタンシリサイドが生じる。このTiSi2 は抵抗率
が低く、導体線路を形成するAlと半導体領域との間に介
在する材料として適しており、コンタクトメタルと呼称
されている。
【００１２】然し、熱処理工程においてTiがN2またはNH
3 と反応してバリアメタルとして働くTiN 膜４となる反
応速度よりもTiが半導体領域を構成するSiと反応してコ
ンタクトメタルとなるTiSi2 ６の成長速度のほうが大き
いと云う問題がある。
3 と反応してバリアメタルとして働くTiN 膜４となる反
応速度よりもTiが半導体領域を構成するSiと反応してコ
ンタクトメタルとなるTiSi2 ６の成長速度のほうが大き
いと云う問題がある。
【００１３】こゝで、半導体領域３の厚さは2000〜3000
Å程度と薄いために、Ti膜４の全部が酸化してTiN ５に
なる前にTiSi2 ６が半導体領域３を貫通し、接合が破壊
されると云う問題が生じ易く、改良が必要であった。
Å程度と薄いために、Ti膜４の全部が酸化してTiN ５に
なる前にTiSi2 ６が半導体領域３を貫通し、接合が破壊
されると云う問題が生じ易く、改良が必要であった。
【００１４】
【発明が解決しようとする課題】以上記したように半導
体基板の絶縁膜を窓開けして形成した半導体領域と回路
接続を行うために、絶縁膜の上にTiN よりなるバリアメ
タルを形成し、この上にAlを形成し、写真蝕刻技術によ
りパターン形成して導体線路を形成することにより、半
導体領域と信頼性の優れた回路接続を行うことができ
る。
体基板の絶縁膜を窓開けして形成した半導体領域と回路
接続を行うために、絶縁膜の上にTiN よりなるバリアメ
タルを形成し、この上にAlを形成し、写真蝕刻技術によ
りパターン形成して導体線路を形成することにより、半
導体領域と信頼性の優れた回路接続を行うことができ
る。
【００１５】こゝで、バリアメタルをTiの窒化により形
成する場合は、半導体領域と接する部分でTiSi2 が生
じ、コンタクトメタルとして用いられているが、TiSi2
の成長速度が速いために基板内部の接合が破壊されるこ
とが問題で、この解決が課題である。
成する場合は、半導体領域と接する部分でTiSi2 が生
じ、コンタクトメタルとして用いられているが、TiSi2
の成長速度が速いために基板内部の接合が破壊されるこ
とが問題で、この解決が課題である。
【００１６】
【課題を解決するための手段】上記の課題はSi基板表面
に所定の深さを有する一導電型の半導体領域を形成した
る後、この半導体領域上に導体パターンを形成する工程
において、半導体領域上にTi／TiN ／Tiの三層膜を形成
した後、窒素雰囲気中でアニールを行い、半導体領域内
に所定の深さより浅い深さを有するチタンシリサイド層
を形成すると共に、その上にTiNよりなるバリアメタル
を形成し、更にその上に前記導体パターンを形成するこ
とを特徴として半導体装置の製造方法を構成することに
より解決することができる。
に所定の深さを有する一導電型の半導体領域を形成した
る後、この半導体領域上に導体パターンを形成する工程
において、半導体領域上にTi／TiN ／Tiの三層膜を形成
した後、窒素雰囲気中でアニールを行い、半導体領域内
に所定の深さより浅い深さを有するチタンシリサイド層
を形成すると共に、その上にTiNよりなるバリアメタル
を形成し、更にその上に前記導体パターンを形成するこ
とを特徴として半導体装置の製造方法を構成することに
より解決することができる。
【００１７】
【作用】Ti膜をN2雰囲気中でランプ加熱アニール法(RTA
法) で窒化してTiN よりなるバリアメタルを形成する場
合に、窓開け部においてTiSi2 ( コンタクトメタル)が
成長して半導体領域を貫通し、接合を破壊する問題を解
決する方法として本発明はコンタクトメタルの膜厚とバ
リアメタルの膜厚を別個に制御するものである。
法) で窒化してTiN よりなるバリアメタルを形成する場
合に、窓開け部においてTiSi2 ( コンタクトメタル)が
成長して半導体領域を貫通し、接合を破壊する問題を解
決する方法として本発明はコンタクトメタルの膜厚とバ
リアメタルの膜厚を別個に制御するものである。
【００１８】すなわち、コンタクトメタルを構成するTi
Si2 を必要とする最小厚に膜厚調整する方法として本発
明は中央にTiN 膜を介在させ、Ti/TiN/Tiの三層膜の構
造をとる。
Si2 を必要とする最小厚に膜厚調整する方法として本発
明は中央にTiN 膜を介在させ、Ti/TiN/Tiの三層膜の構
造をとる。
【００１９】図１は本発明に係るバリアメタル形成法を
示す断面図である。すなわち、Si基板１の上に形成して
ある絶縁膜２を窓開けし、これを通じて半導体領域３を
形成する工程は従来と変わらない。（以上図１Ａ）次
に、この上に第１のTi膜８，TiN 膜９，第２のTi膜10の
三層膜を形成する。
示す断面図である。すなわち、Si基板１の上に形成して
ある絶縁膜２を窓開けし、これを通じて半導体領域３を
形成する工程は従来と変わらない。（以上図１Ａ）次
に、この上に第１のTi膜８，TiN 膜９，第２のTi膜10の
三層膜を形成する。
【００２０】このようにすると、ランプ加熱アニール法
(RTA法)で加熱を行う際に半導体領域３に接している第
１のTi膜８はTiSi2 ( コンタクトメタル)に変わるが、
表面にある第２のTi膜10は中央に存在するTiN 膜９によ
り拡散を阻止されてコンタクトメタルの形成には寄与し
ない。
(RTA法)で加熱を行う際に半導体領域３に接している第
１のTi膜８はTiSi2 ( コンタクトメタル)に変わるが、
表面にある第２のTi膜10は中央に存在するTiN 膜９によ
り拡散を阻止されてコンタクトメタルの形成には寄与し
ない。
【００２１】一方、第２のTi膜10はN2雰囲気中で加熱さ
れいるために総てがTiN 膜に変化してバリアメタルとな
るが、第１のTi膜はこの反応には寄与しない。このよう
にTiN 膜９を中央とする三層膜構造をとればコンタクト
メタルの厚さは第１のTi膜８の厚さで決まり、またバリ
アメタルの厚さは第２のTi膜10の厚さで決まることにな
る。( 以上図１Ｂ）次に、従来のようにランプ加熱アニ
ール法(RTA法) で加熱を行うと、半導体領域３と接して
いる第１のTi膜８はTiSi2 11に変わる。
れいるために総てがTiN 膜に変化してバリアメタルとな
るが、第１のTi膜はこの反応には寄与しない。このよう
にTiN 膜９を中央とする三層膜構造をとればコンタクト
メタルの厚さは第１のTi膜８の厚さで決まり、またバリ
アメタルの厚さは第２のTi膜10の厚さで決まることにな
る。( 以上図１Ｂ）次に、従来のようにランプ加熱アニ
ール法(RTA法) で加熱を行うと、半導体領域３と接して
いる第１のTi膜８はTiSi2 11に変わる。
【００２２】一方、絶縁膜２と接している部分の第１の
Ti膜８はTiN 膜９と相互拡散してＮ含有量の少ないTiN
膜となり、一方、表面の第２のTi膜10は化学量論的組成
のTiN となり、その結果、傾斜組成をもつTiN 膜12とな
る。( 以上図１Ｃ）このような方法をとることによりコ
ンタクトメタルとバリアメタルの膜厚を制御することが
でき、従来の問題を解決することができる。
Ti膜８はTiN 膜９と相互拡散してＮ含有量の少ないTiN
膜となり、一方、表面の第２のTi膜10は化学量論的組成
のTiN となり、その結果、傾斜組成をもつTiN 膜12とな
る。( 以上図１Ｃ）このような方法をとることによりコ
ンタクトメタルとバリアメタルの膜厚を制御することが
でき、従来の問題を解決することができる。
【００２３】
【実施例】Si基板上に従来と同様にCVD 法により１μm
の厚さにSiO2よりなる絶縁膜を形成した後、必要とする
位置に写真蝕刻技術を用いて直径が1.2 μm の窓開けを
行い、イオン注入を行い、焼鈍して深さが約3000Åの半
導体領域を形成した。
の厚さにSiO2よりなる絶縁膜を形成した後、必要とする
位置に写真蝕刻技術を用いて直径が1.2 μm の窓開けを
行い、イオン注入を行い、焼鈍して深さが約3000Åの半
導体領域を形成した。
【００２４】かゝる基板をスパッタ装置にセットし、ア
ルゴン(Ar)を供給しながら排気し、真空度を３mm torr
に保持した状態でTiのスパッタを行い、窓開け部を含め
て絶縁膜上に500 Åの厚さにTi膜を形成した。
ルゴン(Ar)を供給しながら排気し、真空度を３mm torr
に保持した状態でTiのスパッタを行い、窓開け部を含め
て絶縁膜上に500 Åの厚さにTi膜を形成した。
【００２５】次に、N2を導入し、Arとの流量を１：１に
保ちながらチャンバ内の真空度を３mm torr に保持した
状態でスパッタを行い、TiN を500 Åの厚さに形成し
た。次に、N2の供給を止め、Arの３mm torr の真空度で
スパッタを行い、500 Åの厚さにTi膜を形成し、これに
よりTi/TiN/Ti の三層膜を形成した。
保ちながらチャンバ内の真空度を３mm torr に保持した
状態でスパッタを行い、TiN を500 Åの厚さに形成し
た。次に、N2の供給を止め、Arの３mm torr の真空度で
スパッタを行い、500 Åの厚さにTi膜を形成し、これに
よりTi/TiN/Ti の三層膜を形成した。
【００２６】次に、このSi基板をランプ加熱アニール炉
に入れ、NH3 ガスを0.4 リットル／分の流量で供給しな
がら800 ℃で１分間の加熱を行った。その結果、上層の
TiはTiN に変わった結果、約1200Åのバリアメタルがで
き、また、半導体領域との接触部にTiSi2 よりなるコン
タクトメタルが形成されたが、接合を破壊するような成
長は生じなかった。
に入れ、NH3 ガスを0.4 リットル／分の流量で供給しな
がら800 ℃で１分間の加熱を行った。その結果、上層の
TiはTiN に変わった結果、約1200Åのバリアメタルがで
き、また、半導体領域との接触部にTiSi2 よりなるコン
タクトメタルが形成されたが、接合を破壊するような成
長は生じなかった。
【００２７】
【発明の効果】コンタクトメタルとバリアメタルの成長
膜厚を個別に制御する本発明の実施により、コンタクト
メタルによる接合の破壊を無くすることができ、これに
より製造歩留りを向上することができた。
膜厚を個別に制御する本発明の実施により、コンタクト
メタルによる接合の破壊を無くすることができ、これに
より製造歩留りを向上することができた。
【図１】本発明に係るバリアメタル形成法を示す断面図
である。
である。
【図２】従来のバリアメタル形成法を示す断面図であ
る。
る。
２ 絶縁膜 ３ 半導体領域 ４ Ti膜 ８ 第１のTi膜 10 第２のTi膜 ５，９，12 TiN 膜 ６，11 TiSi2
Claims (1)
- 【特許請求の範囲】 【請求項１】 シリコン基板表面に所定の深さを有する
一導電型の半導体領域を形成したる後、該半導体領域上
に導体パターンを形成する工程において、 前記半導体領域上にチタン／窒化チタン／チタンの三層
膜を形成した後、窒素雰囲気中でアニールを行い、前記
半導体領域に前記所定の深さより浅い深さを有するチタ
ンシリサイド層を形成すると共に、その上に窒化チタン
よりなるバリアメタルを形成し、更にその上に前記導体
パターンを形成することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18001091A JPH0529256A (ja) | 1991-07-20 | 1991-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18001091A JPH0529256A (ja) | 1991-07-20 | 1991-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529256A true JPH0529256A (ja) | 1993-02-05 |
Family
ID=16075879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18001091A Withdrawn JPH0529256A (ja) | 1991-07-20 | 1991-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529256A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161662A (ja) * | 1993-12-08 | 1995-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-07-20 JP JP18001091A patent/JPH0529256A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161662A (ja) * | 1993-12-08 | 1995-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| JP2737764B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62101049A (ja) | シリサイド層の形成方法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH0964034A (ja) | 半導体装置およびその製造方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JPH0529256A (ja) | 半導体装置の製造方法 | |
| JP3109091B2 (ja) | 半導体装置の製造方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| KR100443353B1 (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| JPH0799193A (ja) | 半導体装置の製造方法 | |
| JP2720567B2 (ja) | 半導体装置の製造方法 | |
| JPH08124877A (ja) | 半導体集積回路の製造方法 | |
| JP2725919B2 (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH08306778A (ja) | 半導体装置の製造方法 | |
| JPS63116A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |