JPH07161662A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07161662A JPH07161662A JP5306922A JP30692293A JPH07161662A JP H07161662 A JPH07161662 A JP H07161662A JP 5306922 A JP5306922 A JP 5306922A JP 30692293 A JP30692293 A JP 30692293A JP H07161662 A JPH07161662 A JP H07161662A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- tin
- contact hole
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体基板上に順次被着されたコンタクト層
のTi膜, 密着層のTiN 膜の上にWF6 を用いたCVD により
W を成長する方法に関し, TiとF の反応を抑えてTiN 膜
の基板よりの剥離を防止し，且つ基板とのコンタクト抵
抗を低減する。 【構成】 半導体基板 1上に絶縁膜 2を被着し, 該絶縁
膜にコンタクトホールを形成して下地を露出する工程
と，次いで, 該半導体基板上に該コンタクトホールを覆
ってチタン(Ti)膜 3, 窒化チタン(TiN) 膜 4を順次被着
し，ランプを用いた急速加熱法により, 該半導体基板を
窒素(N2)雰囲気中で700 ℃以上の温度でアニールを行う
工程と, 次いで, 六フッ化タングステン(WF6) を用いた
気相成長法により, 該半導体基板上にタングステン(W)
膜 5を成長する工程とを有する。
のTi膜, 密着層のTiN 膜の上にWF6 を用いたCVD により
W を成長する方法に関し, TiとF の反応を抑えてTiN 膜
の基板よりの剥離を防止し，且つ基板とのコンタクト抵
抗を低減する。 【構成】 半導体基板 1上に絶縁膜 2を被着し, 該絶縁
膜にコンタクトホールを形成して下地を露出する工程
と，次いで, 該半導体基板上に該コンタクトホールを覆
ってチタン(Ti)膜 3, 窒化チタン(TiN) 膜 4を順次被着
し，ランプを用いた急速加熱法により, 該半導体基板を
窒素(N2)雰囲気中で700 ℃以上の温度でアニールを行う
工程と, 次いで, 六フッ化タングステン(WF6) を用いた
気相成長法により, 該半導体基板上にタングステン(W)
膜 5を成長する工程とを有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特に, 半導体基板上に順次被着されたコンタクト
層のチタン(Ti)膜, 密着層の窒化チタン(TiN) 膜の上に
六フッ化タングステン(WF6) を用いてタングステン(W)
膜を成膜する方法に関する。
係り, 特に, 半導体基板上に順次被着されたコンタクト
層のチタン(Ti)膜, 密着層の窒化チタン(TiN) 膜の上に
六フッ化タングステン(WF6) を用いてタングステン(W)
膜を成膜する方法に関する。
【０００２】
【従来の技術】半導体基板上に形成された絶縁膜のコン
タクトホール内に, WF6 を用いた気相成長(CVD) により
W の埋め込みを行う際に, 下地に密着層としてTiN 膜が
用いられる。さらに，半導体基板とのコンタクトをとる
ためにTiN 膜の下にはTi膜が敷かれている。
タクトホール内に, WF6 を用いた気相成長(CVD) により
W の埋め込みを行う際に, 下地に密着層としてTiN 膜が
用いられる。さらに，半導体基板とのコンタクトをとる
ためにTiN 膜の下にはTi膜が敷かれている。
【０００３】CVD W 膜の成長には，上記のようにWF6 ガ
スを用いるが, このガスがTiN 膜の表面に直接接触して
解離した場合, フッ素原子(F) はTiN 膜中に浸入し，下
層のTiと反応して TiFx が形成されることはよく知られ
ている。この反応が起こるとTiN 膜は基板から持ち上げ
られ, 剥離してしまう。
スを用いるが, このガスがTiN 膜の表面に直接接触して
解離した場合, フッ素原子(F) はTiN 膜中に浸入し，下
層のTiと反応して TiFx が形成されることはよく知られ
ている。この反応が起こるとTiN 膜は基板から持ち上げ
られ, 剥離してしまう。
【０００４】この反応を抑えるために，次の２通りの方
法が考えられる。 (1) TiN 膜の表面に直接WF6 ガスが接触しないようにす
る。 (2) TiN 膜中にF 原子が浸入しても, これと反応するTi
をなくすればよい。
法が考えられる。 (1) TiN 膜の表面に直接WF6 ガスが接触しないようにす
る。 (2) TiN 膜中にF 原子が浸入しても, これと反応するTi
をなくすればよい。
【０００５】次に, 従来例によるコンタクトの形成法に
ついて説明する。図３(A) 〜(C) は従来例１を説明する
断面図である。図は，コンタクトホール内にW の埋め込
みを行わないで, アルミニウム(Al)配線のみでコンタク
トをとる場合を示す。
ついて説明する。図３(A) 〜(C) は従来例１を説明する
断面図である。図は，コンタクトホール内にW の埋め込
みを行わないで, アルミニウム(Al)配線のみでコンタク
トをとる場合を示す。
【０００６】図３(A) において，コンタクトホールを形
成してコンタクトホール内のシリコン(Si)基板 1の中に
導電性不純物のイオンを注入して活性化アニール (アニ
ール１）を行う。
成してコンタクトホール内のシリコン(Si)基板 1の中に
導電性不純物のイオンを注入して活性化アニール (アニ
ール１）を行う。
【０００７】アニール１の条件は, 炉の場合は窒素(N2)
中で 800〜850 ℃, 10〜15分であり, ランプを用いた急
速加熱アニール(RTA) の場合はN2中で 800〜900 ℃, 20
〜30秒である。
中で 800〜850 ℃, 10〜15分であり, ランプを用いた急
速加熱アニール(RTA) の場合はN2中で 800〜900 ℃, 20
〜30秒である。
【０００８】図３(B) において，コンタクトホールを覆
ってTi膜 3, TiN 膜 4を被着し，アニール２として，炉
の場合は窒素(N2)中で 400〜450 ℃, 30分の加熱, RTA
の場合は N2 に酸素(O2)を添加した雰囲気中で 600〜65
0 ℃, 60秒の加熱を行う。アニール２はTi/TiN膜がSi基
板とAl配線の反応を防止するバリア性を確保するために
行われる。
ってTi膜 3, TiN 膜 4を被着し，アニール２として，炉
の場合は窒素(N2)中で 400〜450 ℃, 30分の加熱, RTA
の場合は N2 に酸素(O2)を添加した雰囲気中で 600〜65
0 ℃, 60秒の加熱を行う。アニール２はTi/TiN膜がSi基
板とAl配線の反応を防止するバリア性を確保するために
行われる。
【０００９】図３(C) において，コンタクトホールを覆
ってTiN 膜 4の上に直接Al膜 6を被着する。図４(A) 〜
(E) は従来例２を説明する断面図である。
ってTiN 膜 4の上に直接Al膜 6を被着する。図４(A) 〜
(E) は従来例２を説明する断面図である。
【００１０】図は，基板とAl配線が直接接触することの
ないW の埋め込みの場合を示す。図４(A) において，コ
ンタクトホールを形成してコンタクトホール内のSi基板
1の中に導電性不純物のイオンを注入して該不純物の活
性化アニール (アニール１）を行う。
ないW の埋め込みの場合を示す。図４(A) において，コ
ンタクトホールを形成してコンタクトホール内のSi基板
1の中に導電性不純物のイオンを注入して該不純物の活
性化アニール (アニール１）を行う。
【００１１】アニール１の条件は, 炉の場合は窒素(N2)
中で 800〜850 ℃, 10〜15分であり, ランプを用いた急
速加熱アニール(RTA) の場合はN2中で 800〜900 ℃, 20
〜30秒である。
中で 800〜850 ℃, 10〜15分であり, ランプを用いた急
速加熱アニール(RTA) の場合はN2中で 800〜900 ℃, 20
〜30秒である。
【００１２】図４(B) において，コンタクトホールを覆
ってTi膜 3, TiN 膜 4を被着し，アニール２として，炉
の場合はN2中で 400〜450 ℃, 30分の加熱, RTA の場合
はN2 にO2を添加した雰囲気中で 600〜650 ℃, 60秒の
加熱を行う。アニール２はTi/TiN膜がSi基板とAl配線の
反応を防止するバリア性を確保するために行う。
ってTi膜 3, TiN 膜 4を被着し，アニール２として，炉
の場合はN2中で 400〜450 ℃, 30分の加熱, RTA の場合
はN2 にO2を添加した雰囲気中で 600〜650 ℃, 60秒の
加熱を行う。アニール２はTi/TiN膜がSi基板とAl配線の
反応を防止するバリア性を確保するために行う。
【００１３】図４(C) において，WF6 を用いたCVD によ
り，コンタクトホール内を覆って基板上全面にW 膜 5を
成長するq 図４(D) において，W 膜 5をエッチバックして, コンタ
クトホール内にのみW膜 5を残す。この結果, コンタク
トホール内にW が埋め込まれる。
り，コンタクトホール内を覆って基板上全面にW 膜 5を
成長するq 図４(D) において，W 膜 5をエッチバックして, コンタ
クトホール内にのみW膜 5を残す。この結果, コンタク
トホール内にW が埋め込まれる。
【００１４】図４(E) において，基板上全面に配線膜と
してAl膜 6を被着する。本来ならばこのアニール２は必
要ないが慣例的に行われている。この場合, 炉によるア
ニールではTiN 表面の酸化が激しくこの上にW が成長し
にくくなるので，この場合は N2 中で 600〜650 ℃, 60
秒程度のRTA アニールを行っている。
してAl膜 6を被着する。本来ならばこのアニール２は必
要ないが慣例的に行われている。この場合, 炉によるア
ニールではTiN 表面の酸化が激しくこの上にW が成長し
にくくなるので，この場合は N2 中で 600〜650 ℃, 60
秒程度のRTA アニールを行っている。
【００１５】
【発明が解決しようとする課題】上記のように，従来の
コンタクトホールの埋め込み技術においてはTiN 成膜後
のアニールの意義は明確でない。
コンタクトホールの埋め込み技術においてはTiN 成膜後
のアニールの意義は明確でない。
【００１６】上記のように，TiN 膜上にW を成膜する際
には，TiN 膜表面に酸化を防止し且つTiN のバリア性確
保の条件から， N2 中で 600〜650 ℃, 60秒のアニール
を行われるが, この条件では前記のTiとF の反応を抑え
る効果は完全ではない。
には，TiN 膜表面に酸化を防止し且つTiN のバリア性確
保の条件から， N2 中で 600〜650 ℃, 60秒のアニール
を行われるが, この条件では前記のTiとF の反応を抑え
る効果は完全ではない。
【００１７】本発明は，基板上に順次形成されたTi膜,
TiN 膜上に，WF6 を用いたCVD によりW を成長する際
に, TiとF の反応を抑えてTiN 膜の基板よりの剥離を防
止し，且つ基板とのコンタクト抵抗を低減することを目
的とする。
TiN 膜上に，WF6 を用いたCVD によりW を成長する際
に, TiとF の反応を抑えてTiN 膜の基板よりの剥離を防
止し，且つ基板とのコンタクト抵抗を低減することを目
的とする。
【００１８】
【課題を解決するための手段】上記課題の解決は，１）
半導体基板 1上に絶縁膜 2を被着し, 該絶縁膜にコンタ
クトホールを形成して下地を露出する工程と，次いで,
該半導体基板上に該コンタクトホールを覆ってチタン(T
i)膜 3, 窒化チタン(TiN) 膜 4を順次被着し，ランプを
用いた急速加熱法により, 該半導体基板を窒素(N2)雰囲
気中で700 ℃以上の温度でアニールを行う工程と, 次い
で, 六フッ化タングステン(WF6) を用いた気相成長法に
より,該半導体基板上にタングステン(W) 膜 5を成長す
る工程とを有する半導体装置の製造方法，あるいは２）
前記急速加熱法がランプを用いた光照射による前記１）
記載の半導体装置の製造方法により達成される。
半導体基板 1上に絶縁膜 2を被着し, 該絶縁膜にコンタ
クトホールを形成して下地を露出する工程と，次いで,
該半導体基板上に該コンタクトホールを覆ってチタン(T
i)膜 3, 窒化チタン(TiN) 膜 4を順次被着し，ランプを
用いた急速加熱法により, 該半導体基板を窒素(N2)雰囲
気中で700 ℃以上の温度でアニールを行う工程と, 次い
で, 六フッ化タングステン(WF6) を用いた気相成長法に
より,該半導体基板上にタングステン(W) 膜 5を成長す
る工程とを有する半導体装置の製造方法，あるいは２）
前記急速加熱法がランプを用いた光照射による前記１）
記載の半導体装置の製造方法により達成される。
【００１９】
【作用】本発明ではTiN 成膜後のアニールの目的を, 下
地のTi膜の窒化と，Ti膜とSi基板間のコンタクト部のシ
リサイド化に絞り, RTA の温度を 600℃よりさらに高温
化して行う。
地のTi膜の窒化と，Ti膜とSi基板間のコンタクト部のシ
リサイド化に絞り, RTA の温度を 600℃よりさらに高温
化して行う。
【００２０】通常, Ti膜をTiN 化するには 700〜800 ℃
の加熱が必要であるが，RTA の場合は加熱時間にはあま
り依存しない。TiSi2 を形成するのに必要な温度は図６
に示されるように 650℃以上である。
の加熱が必要であるが，RTA の場合は加熱時間にはあま
り依存しない。TiSi2 を形成するのに必要な温度は図６
に示されるように 650℃以上である。
【００２１】図６はTiSi2 の形成温度を示す図で，アニ
ール温度 (℃) に対するTi及びTiSi2 のＸ線回折強度
（カウント／秒；CPS)の関係を示す。さらに，図５に示
されるようにTiN 膜中にN 原子を拡散させるためには成
るべく高温が望ましく 800℃が妥当である。この温度で
はコンタクト部でのシリサイド化も安定して行われるの
で, 基板とのコンタクト部ではTiSi2 となり，絶縁膜上
ではTiN と理想的な構成となる。
ール温度 (℃) に対するTi及びTiSi2 のＸ線回折強度
（カウント／秒；CPS)の関係を示す。さらに，図５に示
されるようにTiN 膜中にN 原子を拡散させるためには成
るべく高温が望ましく 800℃が妥当である。この温度で
はコンタクト部でのシリサイド化も安定して行われるの
で, 基板とのコンタクト部ではTiSi2 となり，絶縁膜上
ではTiN と理想的な構成となる。
【００２２】図５はRTA 120 秒のアニール温度 (℃) に
対するTi,TiNのＸ線回折強度(CPS)の関係を示す。
対するTi,TiNのＸ線回折強度(CPS)の関係を示す。
【００２３】
【実施例】図１(A) 〜(E) は本発明の実施例を説明する
断面図である。図１(A) において，Si基板 1上に絶縁膜
(SiO2 膜) 2 を成膜し，SiO2膜にコンタクトホールを形
成する。次いで, コンタクトホール内のSi基板 1の中に
導電性不純物のイオンを注入する。
断面図である。図１(A) において，Si基板 1上に絶縁膜
(SiO2 膜) 2 を成膜し，SiO2膜にコンタクトホールを形
成する。次いで, コンタクトホール内のSi基板 1の中に
導電性不純物のイオンを注入する。
【００２４】図１(B) において，スパッタ法により, コ
ンタクトホールを覆って基板上に厚さ 200〜400 ÅのTi
膜 3, 厚さ 500〜1000ÅのTiN 膜 4を被着し，N2雰囲気
中で800℃, 60秒のRTA アニールを行う。
ンタクトホールを覆って基板上に厚さ 200〜400 ÅのTi
膜 3, 厚さ 500〜1000ÅのTiN 膜 4を被着し，N2雰囲気
中で800℃, 60秒のRTA アニールを行う。
【００２５】図１(C) において，WF6 を用いたCVD によ
り，コンタクトホール内を覆って基板上全面にW 膜 5を
成長する。W 膜の厚さはコンタクトホールの径による。
コンタクトホールが完全に埋まるためには，おおよそコ
ンタクトホールの径程度の膜厚が必要である。
り，コンタクトホール内を覆って基板上全面にW 膜 5を
成長する。W 膜の厚さはコンタクトホールの径による。
コンタクトホールが完全に埋まるためには，おおよそコ
ンタクトホールの径程度の膜厚が必要である。
【００２６】図１(D) において，W 膜 5をエッチバック
して, コンタクトホール内にのみW膜 5を残す。この結
果, コンタクトホール内にW が埋め込まれる。エッチバ
ックの際のエッチングはフッ素径ガスを用いて周知の方
法を用いて行う。
して, コンタクトホール内にのみW膜 5を残す。この結
果, コンタクトホール内にW が埋め込まれる。エッチバ
ックの際のエッチングはフッ素径ガスを用いて周知の方
法を用いて行う。
【００２７】図１(E) において，基板上全面に配線膜と
してAl膜 6を被着する。 Al 膜の膜厚は配線の電流容量
により決まる。図２は本発明のRTA 後の層構成を説明す
る断面図である。
してAl膜 6を被着する。 Al 膜の膜厚は配線の電流容量
により決まる。図２は本発明のRTA 後の層構成を説明す
る断面図である。
【００２８】スパッタ法により, Ti膜 3, TiN 膜 4を順
次成膜し，WF6 を用いたCVD W 成膜前に, 実施例で行っ
たN2雰囲気中で 800℃, 60秒のRTA 後の層構成を示す。
その結果, (1) Si基板上の(a) 部では，基板コンタクト部ではTiは
シリサイド化して層構成は Si/TiSix /TiNとなり，ま
た，スパッタ前の自然酸化膜は還元されて, コンタクト
は良くなる。
次成膜し，WF6 を用いたCVD W 成膜前に, 実施例で行っ
たN2雰囲気中で 800℃, 60秒のRTA 後の層構成を示す。
その結果, (1) Si基板上の(a) 部では，基板コンタクト部ではTiは
シリサイド化して層構成は Si/TiSix /TiNとなり，ま
た，スパッタ前の自然酸化膜は還元されて, コンタクト
は良くなる。
【００２９】(2) 絶縁膜上の(b) 部では絶縁膜上のTiは
TiN 化し, この後のCVD W の成長時のF 原子の浸入によ
る反応膜の生成を防止できる。このときの層構成はSiO2
/ TiN(Ti rich)/TiNとなり，TiN 膜のSiO2に対する密着
性は確保される。
TiN 化し, この後のCVD W の成長時のF 原子の浸入によ
る反応膜の生成を防止できる。このときの層構成はSiO2
/ TiN(Ti rich)/TiNとなり，TiN 膜のSiO2に対する密着
性は確保される。
【００３０】実施例では，CVD W 膜成長時には，すでに
TiN 膜層の下にはTi層がなくなっているので, F 原子と
Tiとの反応による被膜は成長せず，この結果TiN 膜の剥
がれを抑えることができる。
TiN 膜層の下にはTi層がなくなっているので, F 原子と
Tiとの反応による被膜は成長せず，この結果TiN 膜の剥
がれを抑えることができる。
【００３１】また, 比較的高温のアニールを行うためTi
N 膜最下層の再配列が起こり, 被膜のストレスが緩和さ
れる効果も生じる。さらに，スパッタによるTiN 成膜後
の温度を 800℃まで高温化すれば, コンタクトホール内
に注入されたイオンの活性化アニールを兼ねることがで
きる。すなわち，従来例で行われるアニール１と２を統
合してTiN 成膜後に行うだけでよく，工程数が低減され
る。
N 膜最下層の再配列が起こり, 被膜のストレスが緩和さ
れる効果も生じる。さらに，スパッタによるTiN 成膜後
の温度を 800℃まで高温化すれば, コンタクトホール内
に注入されたイオンの活性化アニールを兼ねることがで
きる。すなわち，従来例で行われるアニール１と２を統
合してTiN 成膜後に行うだけでよく，工程数が低減され
る。
【００３２】
【発明の効果】本発明によれば, 基板上に順次形成され
たTi膜,TiN膜上に，WF6 を用いたCVD W 膜を成長する際
に, TiとF の反応を抑えてTiN 膜の基板よりの剥離を防
止でき，且つ基板とのコンタクト抵抗を低減することが
できた。
たTi膜,TiN膜上に，WF6 を用いたCVD W 膜を成長する際
に, TiとF の反応を抑えてTiN 膜の基板よりの剥離を防
止でき，且つ基板とのコンタクト抵抗を低減することが
できた。
【図１】 本発明の実施例を説明する断面図
【図２】 本発明のRTA 後の層構成を説明する断面図
【図３】 従来例１を説明する断面図
【図４】 従来例２を説明する断面図
【図５】 RTA 120 秒のアニール温度 (℃) に対するT
i,TiNのＸ線回折強度（カウント／秒；CPS)の関係を示
す図
i,TiNのＸ線回折強度（カウント／秒；CPS)の関係を示
す図
【図６】 TiSi2 の形成温度を示す図
1 半導体基板でSi基板 2 絶縁膜でSiO2膜 3 Ti膜 4 TiN 膜 5 W 膜 6 Al膜
Claims (2)
- 【請求項１】 半導体基板(1) 上に絶縁膜(2) を被着
し, 該絶縁膜にコンタクトホールを形成して下地を露出
する工程と， 次いで, 該半導体基板上に該コンタクトホールを覆って
チタン(Ti)膜(3）, 窒化チタン(TiN) 膜(4）を順次被着
し，急速加熱法により, 該半導体基板を窒素(N 2)雰囲気
中で700 ℃以上の温度でアニールを行う工程と, 次いで, 六フッ化タングステン(WF6) を用いた気相成長
法により, 該半導体基板上にタングステン(W) 膜(5) を
成長する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記急速加熱法がランプを用いた光照射
によることを特徴とする請求項１記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5306922A JPH07161662A (ja) | 1993-12-08 | 1993-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5306922A JPH07161662A (ja) | 1993-12-08 | 1993-12-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161662A true JPH07161662A (ja) | 1995-06-23 |
Family
ID=17962889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5306922A Pending JPH07161662A (ja) | 1993-12-08 | 1993-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161662A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162283A (ja) * | 1995-12-05 | 1997-06-20 | Nec Corp | 半導体装置及びその製造方法とスルーホールのＴｉ膜の腐食防止方法 |
| KR19990055786A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
| KR100235956B1 (ko) * | 1996-06-27 | 1999-12-15 | 김영환 | 반도체 소자의 비트라인 제조방법 |
| US6344411B1 (en) | 1997-11-21 | 2002-02-05 | Nec Corporation | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same |
| US20110012268A1 (en) * | 2009-07-14 | 2011-01-20 | Nec Electronics Corporation | Semiconductor device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227391A (en) * | 1975-08-27 | 1977-03-01 | Hitachi Ltd | Contact forming method of semiconductor device |
| JPS57133683A (en) * | 1981-02-12 | 1982-08-18 | Nec Corp | Semiconductor device |
| JPH02222139A (ja) * | 1989-02-22 | 1990-09-04 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04359423A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
| JPH0529255A (ja) * | 1991-07-19 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH0529256A (ja) * | 1991-07-20 | 1993-02-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0794448A (ja) * | 1993-09-27 | 1995-04-07 | Nec Corp | 半導体装置の製造方法 |
-
1993
- 1993-12-08 JP JP5306922A patent/JPH07161662A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227391A (en) * | 1975-08-27 | 1977-03-01 | Hitachi Ltd | Contact forming method of semiconductor device |
| JPS57133683A (en) * | 1981-02-12 | 1982-08-18 | Nec Corp | Semiconductor device |
| JPH02222139A (ja) * | 1989-02-22 | 1990-09-04 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04359423A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
| JPH0529255A (ja) * | 1991-07-19 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH0529256A (ja) * | 1991-07-20 | 1993-02-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0794448A (ja) * | 1993-09-27 | 1995-04-07 | Nec Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162283A (ja) * | 1995-12-05 | 1997-06-20 | Nec Corp | 半導体装置及びその製造方法とスルーホールのＴｉ膜の腐食防止方法 |
| KR100235956B1 (ko) * | 1996-06-27 | 1999-12-15 | 김영환 | 반도체 소자의 비트라인 제조방법 |
| US6344411B1 (en) | 1997-11-21 | 2002-02-05 | Nec Corporation | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same |
| US6787913B2 (en) | 1997-11-21 | 2004-09-07 | Nec Electronics Corporation | Ohmic contact plug having an improved crack free TiN barrier metal in a contact hole and method of forming the same |
| KR19990055786A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
| US20110012268A1 (en) * | 2009-07-14 | 2011-01-20 | Nec Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US5512516A (en) | Contact structure for connecting an electrode to a semiconductor device and a method of forming the same | |
| JPH05190493A (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| JPH08191054A (ja) | 半導体装置及びその製造方法 | |
| JPH05267211A (ja) | バリア金属層形成方法 | |
| JP2519837B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2001156022A (ja) | 半導体装置の製造方法 | |
| JPH07161662A (ja) | 半導体装置の製造方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| US5502004A (en) | Method for manufacturing a semiconductor device with heat treated diffusion layers | |
| US6291337B1 (en) | Elimination of cracks generated after a rapid thermal process step of a semiconductor wafer | |
| JPH0691094B2 (ja) | 半導体装置の製造方法 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP3441019B2 (ja) | 半導体装置の製造方法 | |
| JP3360835B2 (ja) | 配線形成方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2821631B2 (ja) | シリサイド膜の形成方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| KR100284074B1 (ko) | 반도체 소자 제조방법 | |
| JPH0620997A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010710 |