KR100284074B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR100284074B1
KR100284074B1 KR1019940040527A KR19940040527A KR100284074B1 KR 100284074 B1 KR100284074 B1 KR 100284074B1 KR 1019940040527 A KR1019940040527 A KR 1019940040527A KR 19940040527 A KR19940040527 A KR 19940040527A KR 100284074 B1 KR100284074 B1 KR 100284074B1
Authority
KR
South Korea
Prior art keywords
thin film
aluminum
forming
silicon
deposited
Prior art date
Application number
KR1019940040527A
Other languages
English (en)
Other versions
KR960026241A (ko
Inventor
조경수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940040527A priority Critical patent/KR100284074B1/ko
Publication of KR960026241A publication Critical patent/KR960026241A/ko
Application granted granted Critical
Publication of KR100284074B1 publication Critical patent/KR100284074B1/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 미세 콘택형성시 순수 알루미늄을 화학기상증착법으로 증착하여 콘택을 매립하고 알루미늄 하부에 실리콘을 얇게 증착후 열처리하여 순수 알루미늄 하부의 실리콘이 상부 방향으로 확산되어 알루미늄이 실리콘이 함유된 알루미늄합금으로 변형되도록 함으로써 콘택하부에서의 스파이킹 현상을 방지하고 금속배선 형성시 콘택홀내에서의 보이드로 인한 신뢰성 저하를 개선할 수 있는 반도체 소자 제조방법이다.

Description

반도체 소자 제조방법
제1(a)도 내지 제1(d)도는 본 발명의 반도체 소자 제조방법에 따른 콘택 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 접합층
3 : 산화막 4 : 티타늄(Ti) 박막
5 : 티타늄 질화막 6 : 실리콘(Si) 박막
7 : 알루미늄(Al) 박막 8 : 알루미늄 합금
9 : 리프렉터리(Rerfactory) 금속박막 10 : 실리콘 함유 알루미늄합금 박막
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 미세 콘택형성시 순수 알루미늄을 화학기상증착법으로 증착하여 콘택을 매립하고 금속배선의 일렉트로 마이그레이션 내구성이나 알루미늄의 콘택부위에서의 스파이킹 현상발생 방지를 위하여, 알루미늄 하부에 실리콘을 얇게 증착후 가열하여 알루미늄이 알루미늄합금으로 변형하여 알루미늄에 의한 콘택하부에서의 스파이킹 현상을 방지하고 금속배선 형성시 콘택홀내에서의 보이드로 인한 신뢰성 저하를 개선할 수 있는 반도체 소자 제조방법에 관한 것이다.
반도체 소자가 점점 고집적화 되어감에 따라 콘택의 크기도 더욱 감소되어진다. 콘택이 작아짐에 따라 종래의 스퍼터링 방법에 의한 알루미늄 합금 특히, 1.5% 미만의 실리콘(Si)이 함유된 알루미늄 증착시, 콘택 내부에서의 알루미늄 보이드(Void) 형성은 피할 수 없게 된다.
상기 콘택을 메우는 금속증착방법으로 알루미늄 합금증착법 외에 텅스텐 증착법이 있으나, 이 방법은 저항값이 알루미늄 합금보다도 3배 이상이 되므로 소자의 구동속도를 급격히 저하시키는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 순수 알루미늄을 화학기상증착법으로 증착하여 콘택을 매립하고, 알루미늄 하부에 실리콘을 얇게 증착한 후 가열하여 알루미늄이 알루미늄합금으로 변형하여 알루미늄에 의한 콘택하부에서의 스파이킹 현상을 방지하고 금속배선 형성시 콘택홀내에서의 보이드로 인한 신뢰성 저하를 개선할 수 있는 반도체 소자 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 특징은 실리콘 기판 내부에 이온주입을 하여 접합층을 형성하는 단계와, 상기 기판상부에 산화막을 증착하고 상기 산화막의 소정부위를 식각하여 콘택을 형성하는 단계와, 전체구조 상부에 티타늄(Ti)을 증착하여 티타늄 박막층을 형성하는 단계와, 상기 티타늄 박막층 상부에 티타늄 질화막을 증착하는 단계와, 상기 티타늄 질화막 상부에 실리콘을 얇은 두께로 증착하여 실리콘 박막을 형성하는 단계와, 전체 구조 상부에 알루미늄 박막층을 형성하는 단계와, 상기 알루미늄 박막층의 상부에 실리콘이 함유된 알루미늄 합금을 증착하여 알루미늄 합금 박막층(8)을 형성하는 단계와, 상기 알루미늄 합금 박막층(8) 상부에 리프렉터리(Refractory) 금속박막층(9)을 형성하는 단계와, 상기 구조 전체를 소정온도에서 열처리하여 순수 알루미늄이 실리콘이 함유된 알루미늄 합금박막으로 변형되게하는 단계를 포함하는 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다. 제1(a)도 내지 제1(d)도는 본 발명의 반도체 소자의 제조방법에 따른 콘택 형성의 공정도로서, 본 발명의 공정단계를 살펴보면 다음과 같다.
제1(a)도는 실리콘 기판(1) 내부에 이온주입을 하여 접합층(2)을 형성한후, 산화막(3)을 증착하고 상기 산화막(3)의 소정부위를 식각하여 콘택홀(20)을 형성한 상태의 도면이다.
제1(b)도는 전체구조 상부에 스퍼터링방법으로 티타늄(Ti)박막을 소정 두께, 예를 들어 1000Å미만의 두께로 증착하여 티타늄 박막층(4)을 형성하고, 계속하여 상기 티타늄 박막층(4) 상부에 티타늄 질화막(5)을 1500Å 미만의 두께로 증착한 다음, 실리콘을 스퍼터링 방법으로 상기 티타늄 질화막(5) 상부에 얇은 두께, 예를들어 300Å 미만의 매우 얇은 두께로 증착하여 실리콘 박막층(6)을 형성한 상태의 도면이다.
여기서, 상기 실리콘층(6)을 얇은 박막으로 형성하는 이유는 후속 열처리 공정에서 발생할 가능성이 있는 콘택 바닥부에서의 스파이킹(Spiking) 현상을 최대한 억제시키기 위함이다.
또한, 상기 티타늄 질화막(5) 형성시, [Ti(N(CH3)2)4)] 또는 [Ti(N(C2H5)2)4)] 소오스를 사용하는데, 이는 상기 [Ti(N(CH3)2)4)] 또는 [Ti(N(C2H5)2)4)] 소오스가 층덮힘이 매우 뛰어나고 열에 잘견디는 특성이 있기 때문이다.
제1(c)도는 전체 구조 상부에 알루미늄 박막(7)을 화학기상 증착법으로 증착한 다음, 상기 알루미늄 박막층(7)의 상부에 실리콘이 함유된 알루미늄 합금을 스퍼터링방법으로 증착하여 알루미늄 합금 박막층(8)을 형성한 다음, 상기 알루미늄 합금 박막층(8) 상부에 리프렉터리(Refractory) 금속박막(9)을 1000Å미만의 두께로 증착한 상태의 도면이다.
이때, 상기 알루미늄 박막층(7) 형성시, 사용하는 소오스는 디메틸알루미늄 하이드라이드(DMAH로 표기)를 사용하거나 그 외의 다른 소오스를 사용할 수 있으며, 증착시의 온도는 약 400℃ 미만에서 진행하고, 증착두께는 5000Å 미만으로 한다.
또한, 상기 화학기상에 의한 알루미늄의 증착은 매우 작은 콘택도 매립할수 있는 특징을 가지고 있다.
제1(d)도는 제1(c)도 상태의 전체구조를 500℃ 미만의 온도에서 10분 이상 열처리를 실시하여 순수 알루미늄 하부의 실리콘이 상부방향으로 확산되어 순수 알루미늄 박막(7)이 알루미늄 합금박막(10)으로 변형된 상태를 도시한 도면이다.
여기서, 변형된 알루미늄합금 박막(10)의 제조는 실리콘 박막(6)과 순수 알루미늄 박막(7)과의 상호반응에 의하여 가능하며, 알루미늄합금 박막(8)을 스퍼터링으로 하는 이유는 실리콘 박막(6)과 알루미늄 박막(7)과의 반응시 생성될 가능성이 있는 표면 거칠기를 최소화 시키기 위함이다.
또한, 상기 리프렉터리 금속박막(9)은 주로 티타늄 질화막등이 사용되는데, 이는 열처리 과정에서 실리콘 박막(6)이 과다 확산되는 것을 방지하기 위함이다.
이상에서 설명한 바와 같이, 매우 작은 크기의 콘택을 알루미늄으로 증착하여 콘택을 매립하고 알루미늄 하부에 실리콘을 얇게 증착후 가열하여 알루미늄이 알루미늄합금으로 변형하도록 하는 본 발명의 반도체 소자 제조방법은 콘택하부에서의 스파이킹 현상을 방지하고 금속배선 형성시 콘택홀내에서의 보이드로 인한 신뢰성 저하를 개선할 수 있다.

Claims (10)

  1. 실리콘 기판 내부에 이온주입을 하여 접합층을 형성하는 단계와, 상기 기판상부에 산화막을 증착하고 상기 산화막의 소정부위를 식각하여 콘택을 형성하는 단계와, 전체구조 상부에 티타늄(Ti)을 증착하여 티타늄 박막층을 형성하는 단게와, 상기 티타늄 박막층 상부에 티타늄 질화막을 증착하는 단계와, 상기 티타늄 질화막 상부에 실리콘을 얇은 두께로 증착하여 실리콘 박막을 형성하는 단계와, 전체 구조 상부에 알루미늄 박막을 형성하는 단계와, 상기 알루미늄 박막층의 상부에 실리콘이 함유된 알루미늄 합금을 증착하여 알루미늄 합금 박막층(8)을 형성하는 단계와, 상기 알루미늄 합금 박막층(8) 상부에 리프렉터리(Refractory) 금속박막층(9)을 형성하는 단계와, 상기 구조 전체를 소정온도에서 열처리하여 순수 알루미늄이 실리콘이 함유된 알루미늄 합금박막으로 변형되게하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 리프렉터리 금속박막으로 티타늄 질화막을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 티타늄은 스퍼터링 방법으로 1000Å 미만으로 증착되는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 티타늄 질화막은 화학기상증착법으로 증착하고, 형성 소오스로서 [Ti(N(CH3)2)4)] 또는 [Ti(N(C2H5)2)4)]를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 실리콘 박막의 두께는 300Å 미만의 얇은 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제5항에 있어서, 상기 실리콘 박막은 스퍼터링 방법 또는 퍼니스 로에서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 순수 알루미늄 박막은 화학기상증착법으로 증착되고, 400℃미만의 온도에서 증착되는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제7항에 있어서, 상기 순수 알루미늄 박막 형성시 기본 소오스로 디메틸알루미늄 하이드라이드를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제7항에 있어서, 상기 순수 알루미늄 박막의 두께는 5000Å 미만인 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제1항에 있어서, 상기 열처리 온도는 500℃ 미만의 온도에서 10분 이상 열처리되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019940040527A 1994-12-31 1994-12-31 반도체 소자 제조방법 KR100284074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040527A KR100284074B1 (ko) 1994-12-31 1994-12-31 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040527A KR100284074B1 (ko) 1994-12-31 1994-12-31 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR960026241A KR960026241A (ko) 1996-07-22
KR100284074B1 true KR100284074B1 (ko) 2001-04-02

Family

ID=66648162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040527A KR100284074B1 (ko) 1994-12-31 1994-12-31 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100284074B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462763B1 (ko) * 2002-06-18 2004-12-20 동부전자 주식회사 반도체 소자의 알루미늄 배선 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250730B1 (ko) * 1996-12-28 2000-05-01 김영환 반도체 소자의 베리어 금속층 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462763B1 (ko) * 2002-06-18 2004-12-20 동부전자 주식회사 반도체 소자의 알루미늄 배선 형성 방법

Also Published As

Publication number Publication date
KR960026241A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5317187A (en) Ti/TiN/Ti contact metallization
KR0144956B1 (ko) 반도체 장치의 배선 구조 및 그 형성방법
KR950009934B1 (ko) 반도체 장치의 배선층 형성방법
KR960010056B1 (ko) 반도체장치 및 그 제조 방법
US6309967B1 (en) Method of forming a contact
US6284651B1 (en) Method for forming a contact having a diffusion barrier
KR100281887B1 (ko) 반도체장치의 제조방법
EP0840370B1 (en) Low temperature aluminum reflow for multilevel metallization
US6391778B1 (en) Contact/via force fill techniques and resulting structures
KR100241506B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0179827B1 (ko) 반도체 소자의 배선 형성방법
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
KR100284074B1 (ko) 반도체 소자 제조방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
US6597042B1 (en) Contact with germanium layer
KR19980060526A (ko) 반도체 소자의 금속 배선 형성방법
US5211987A (en) Method and apparatus for forming refractory metal films
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
KR910006972B1 (ko) 고융점 금속막의 형성방법 및 그 장치
KR100237682B1 (ko) 반도체 소자의 배선 형성 방법
KR100204009B1 (ko) 반도체소자 제조방법
KR100210898B1 (ko) 반도체 소자의 금속배선 형성방법
KR960002062B1 (ko) 금속배선 형성 방법
KR0179826B1 (ko) 반도체 소자의 배선 형성방법
KR100196502B1 (ko) 반도체 장치의 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 14