KR960026241A - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR960026241A KR960026241A KR1019940040527A KR19940040527A KR960026241A KR 960026241 A KR960026241 A KR 960026241A KR 1019940040527 A KR1019940040527 A KR 1019940040527A KR 19940040527 A KR19940040527 A KR 19940040527A KR 960026241 A KR960026241 A KR 960026241A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- forming
- deposited
- aluminum
- silicon
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 미세 콘택형성시 순수 알루미늄을 화학기상증착법으로 증착하여 콘택을 매립하고 알루미늄 하부에 실리콘을 얇게 증착 후 열처리하여 순수 알루미늄 하부의 실리콘이 상부 방향으로 확산되어 알루미늄이 실리콘이 함유된 알루미늄합금으로 변형되도록 함으로써 콘택하부에서의 스파이킹 현상을 방지하고 금속배선 형성시 콘택홀내에서의 보이드로 인한 신뢰성 저하를 개선할 수 있는 반도체 소자 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명의 반도체 소자 제조방법에 따른 콘택 형성 공정도.
Claims (10)
- 실리콘 기판 내부에 이온주입을 하여 접합층을 형성하는 단계와, 상기 기판상부에 산화막을 증착하고 상기 산화막의 소정부위를 식각하여 콘택을 형성하는 단계와, 전체구조 상부에 티타늄(Ti)을 증착하여 티타늄 박막층을 형성하는 단계와, 상기 티타늄 박막층 상부에 티타늄 질화막을 증착하는 단계와, 상기 티타늄 질화막 상부에 실리콘을 얇은 두께로 증착하여 실리콘 박막을 형성하는 단계와, 전체 구조 상부에 알루미늄 박막을 형성하는 단계와, 상기 알루미늄 박막층의 상부에 실리콘이 함유된 알루미늄 합금을 증착하여 알루미늄 합금 박막층(8)을 형성하는 단계와, 상기 알루미늄 합금 박막층(8) 상부에 리프렉터리(Refractory) 금속박막층(9) 을 형성하는 단계와, 상기 구조 전체를 소정온도에서 열처리하여 순수 알루미늄이 실리콘이 함유된 알루미늄 합금박막으로 변형되게 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 리프렉터리 금속박막으로 티타늄 질화막을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 티타늄은 스퍼터링 방법으로 1000Å 미만으로 증착되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 티타늄 질화막은 화학기상증착법으로 증착하고, 형성 소오스로서, [Ti(N(CH2)2)4)] 또는 [Ti(N(C2H5)2)4]를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 실리콘 박막의 두께는 300Å 미만의 얇은 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제5항에 있어서, 상기 실리콘 박막은 스퍼터링 방법 또는 퍼니스 로에서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 순수 알루미늄 박막은 화학기상증착법으로 증착되고, 400℃ 미만의 온도에서 증착되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제7항에 있어서, 상기 순수 알루미늄 박막 형성시 기본 소오스로 디메틸알루미늄 하이드라이드를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제7항에 있어서, 상기 순수 알루미늄 박막의 두께는 5000Å 미만인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 열처리 온도는 500℃ 미만의 온도에서 10분 이상 열처리되는 것을 특징으로 하는 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040527A KR100284074B1 (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040527A KR100284074B1 (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960026241A true KR960026241A (ko) | 1996-07-22 |
KR100284074B1 KR100284074B1 (ko) | 2001-04-02 |
Family
ID=66648162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940040527A KR100284074B1 (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100284074B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100250730B1 (ko) * | 1996-12-28 | 2000-05-01 | 김영환 | 반도체 소자의 베리어 금속층 형성방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100462763B1 (ko) * | 2002-06-18 | 2004-12-20 | 동부전자 주식회사 | 반도체 소자의 알루미늄 배선 형성 방법 |
-
1994
- 1994-12-31 KR KR1019940040527A patent/KR100284074B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100250730B1 (ko) * | 1996-12-28 | 2000-05-01 | 김영환 | 반도체 소자의 베리어 금속층 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100284074B1 (ko) | 2001-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5240880A (en) | Ti/TiN/Ti contact metallization | |
KR940007985A (ko) | 반도체장치의 배선층 형성방법 | |
KR940016484A (ko) | 반도체장치 및 그 제조방법 | |
KR940016626A (ko) | 반도체장치 및 그 제조방법 | |
KR930003257A (ko) | 반도체 장치 및 그의 제조방법 | |
KR960002480A (ko) | 반도체 장치의 배선 구조 및 그 형성방법 | |
KR910002452B1 (ko) | 반도체장치의 제조방법 | |
US6391778B1 (en) | Contact/via force fill techniques and resulting structures | |
JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
US5528081A (en) | High temperature refractory metal contact in silicon integrated circuits | |
US7224065B2 (en) | Contact/via force fill techniques and resulting structures | |
KR960026241A (ko) | 반도체 소자 제조방법 | |
KR100430687B1 (ko) | 반도체소자의금속배선형성방법 | |
KR960030372A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR0124489B1 (ko) | 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법 | |
KR100282436B1 (ko) | 반도체 소자의 제조방법 | |
US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
KR19990041688A (ko) | 티타늄 샐리사이드 형성 방법 | |
JP2946543B2 (ja) | 半導体装置の製造方法 | |
KR0132512B1 (ko) | 반도체소자의금속배선공정방법 | |
KR950006345B1 (ko) | 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법 | |
KR920010123B1 (ko) | 금속 배선막 형성방법 | |
KR100575332B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
KR960008567B1 (ko) | 실리사이드막 형성방법 | |
KR20000003456A (ko) | 반도체 소자의 알루미늄 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 14 |