JP3022716B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3022716B2 JP3022716B2 JP5324985A JP32498593A JP3022716B2 JP 3022716 B2 JP3022716 B2 JP 3022716B2 JP 5324985 A JP5324985 A JP 5324985A JP 32498593 A JP32498593 A JP 32498593A JP 3022716 B2 JP3022716 B2 JP 3022716B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum alloy
- etching
- temperature
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子デバイス等の半導
体装置の製造方法に関するものである。
体装置の製造方法に関するものである。
【０００２】
【従来の技術】アルミニウム配線膜を低抵抗と加工性の
点から半導体デバイスの配線材料として広く用いられて
いる。アルミニウム配線材料にはエレクトロマイグレー
ション及びストレスマイグレーション耐性向上のために
Ｃｕを添加し、さらにアロイスパイク防止のためにＳｉ
を添加したＡｌ−Ｓｉ−Ｃｕ合金が一般的に用いられて
いる。
点から半導体デバイスの配線材料として広く用いられて
いる。アルミニウム配線材料にはエレクトロマイグレー
ション及びストレスマイグレーション耐性向上のために
Ｃｕを添加し、さらにアロイスパイク防止のためにＳｉ
を添加したＡｌ−Ｓｉ−Ｃｕ合金が一般的に用いられて
いる。
【０００３】従来のアルミニウムエッチングはレジスト
をマスクに、Ｃｌ2 やＢＣｌ3 等の塩素系のガスを用い
られて行われてきた。エッチング時の異方性はレジスト
の後退による側壁膜の形成によって確保される。しか
し、サイドプロテクトを用いたエッチングではエッチン
グ後の側壁膜除去過程で生じる寸法シフトと側壁膜に残
留した塩素によるアフターコロージョンのため、微細加
工には限界があった。
をマスクに、Ｃｌ2 やＢＣｌ3 等の塩素系のガスを用い
られて行われてきた。エッチング時の異方性はレジスト
の後退による側壁膜の形成によって確保される。しか
し、サイドプロテクトを用いたエッチングではエッチン
グ後の側壁膜除去過程で生じる寸法シフトと側壁膜に残
留した塩素によるアフターコロージョンのため、微細加
工には限界があった。
【０００４】そこで、酸化膜をマスクにアルミニウム合
金膜をエッチングすることにより、側壁膜の低減、マス
ク耐性の向上、アフターコロージョン抑制等の利点を有
するため、今後さらに微細化する配線加工に対して有効
である。
金膜をエッチングすることにより、側壁膜の低減、マス
ク耐性の向上、アフターコロージョン抑制等の利点を有
するため、今後さらに微細化する配線加工に対して有効
である。
【０００５】マスク酸化膜を用いた従来の一例の製造工
程図を図２に示す。ＳｉとＣｕを添加したアルミニウム
合金膜２は下地絶縁膜１上にスパッタ法により、２００
℃で形成する。マスク酸化膜３は合金膜２上にＣＶＤ法
によって形成する。この際に、アルミニウム合金膜２を
含む基板の温度は４００℃〜５００℃の高温に曝され
る。アルミニウム合金膜２はレジスト４、マスク酸化膜
３を順次ドライエッチングによりパターニングすること
により、エッチングされる。
程図を図２に示す。ＳｉとＣｕを添加したアルミニウム
合金膜２は下地絶縁膜１上にスパッタ法により、２００
℃で形成する。マスク酸化膜３は合金膜２上にＣＶＤ法
によって形成する。この際に、アルミニウム合金膜２を
含む基板の温度は４００℃〜５００℃の高温に曝され
る。アルミニウム合金膜２はレジスト４、マスク酸化膜
３を順次ドライエッチングによりパターニングすること
により、エッチングされる。
【０００６】
【発明が解決しようとする課題】マスク酸化膜を用いた
アルミニウム配線エッチングは微細加工において有効で
ある一方で、配線信頼性の問題が顕在化している。即
ち、エッチング残渣による配線の信頼性低下である。酸
化膜マスクを用いた場合に生じるエッチング残渣は従来
のレジストマスクで生じる残渣と比較して、その粒径が
大きく、オーバーエッチングを施しても完全に除去する
ことはできない。
アルミニウム配線エッチングは微細加工において有効で
ある一方で、配線信頼性の問題が顕在化している。即
ち、エッチング残渣による配線の信頼性低下である。酸
化膜マスクを用いた場合に生じるエッチング残渣は従来
のレジストマスクで生じる残渣と比較して、その粒径が
大きく、オーバーエッチングを施しても完全に除去する
ことはできない。
【０００７】一般に、金属中に不純物を添加した合金系
ではその熱処理条件によって、添加された不純物が結晶
粒界に析出し、ノジュールを形成する場合がある。ノジ
ュールの粒径は主にアニール温度の上昇によって増加す
る。このようなノジュールの形成は金属中に局所的に発
生し、エッチング時に残渣の要因となる。
ではその熱処理条件によって、添加された不純物が結晶
粒界に析出し、ノジュールを形成する場合がある。ノジ
ュールの粒径は主にアニール温度の上昇によって増加す
る。このようなノジュールの形成は金属中に局所的に発
生し、エッチング時に残渣の要因となる。
【０００８】従来用いられたレジストマスクではその成
膜温度がアルミニウム合金成膜時の温度に比較して、十
分低温であるため、ノジュールの成長は抑制される。一
方、マスク酸化膜成膜時の基板温度はＣＶＤ法を用いた
場合、４００〜５００℃の高温になる。そのため、下層
のアルミニウム合金の温度は酸化膜マスク成膜時には実
質的に上昇する。したがって、図２（ａ）〜（ｃ）に示
すように、アルミニウム中に添加されたＳｉやＣｕはノ
ジュールを形成し、エッチング残渣の要因となる。
膜温度がアルミニウム合金成膜時の温度に比較して、十
分低温であるため、ノジュールの成長は抑制される。一
方、マスク酸化膜成膜時の基板温度はＣＶＤ法を用いた
場合、４００〜５００℃の高温になる。そのため、下層
のアルミニウム合金の温度は酸化膜マスク成膜時には実
質的に上昇する。したがって、図２（ａ）〜（ｃ）に示
すように、アルミニウム中に添加されたＳｉやＣｕはノ
ジュールを形成し、エッチング残渣の要因となる。
【０００９】このようなエッチング残渣の発生は配線間
のショートや配線上に層間膜を形成する際に平坦性を低
下させる、といった問題点を生じ、配線の信頼性を著し
く低下させる。
のショートや配線上に層間膜を形成する際に平坦性を低
下させる、といった問題点を生じ、配線の信頼性を著し
く低下させる。
【００１０】本発明の目的はマスク酸化膜を用いたアル
ミニウム配線エッチングにおいて、エッチング残渣が発
生しない信頼性の高い半導体装置の製造方法を提供する
ことにある。
ミニウム配線エッチングにおいて、エッチング残渣が発
生しない信頼性の高い半導体装置の製造方法を提供する
ことにある。
【００１１】
【課題を解決するための手段】上記問題点はアルミニウ
ム合金膜上に形成される酸化膜の成膜温度をアルミニウ
ム合金成膜時の温度よりも低温で成膜することによって
解決される。
ム合金膜上に形成される酸化膜の成膜温度をアルミニウ
ム合金成膜時の温度よりも低温で成膜することによって
解決される。
【００１２】
【作用】本発明ではエッチング残渣除去をエッチング後
のオーバーエッチングに頼ることなく、エッチングの前
工程で行うため、オーバーエッチングによる下地膜への
損傷、エッチング形状への影響はない。また、マスク酸
化膜の低温成膜は、アルミニウム合金中のノジュール形
成を抑制するため、エッチング残渣除去に効果があるば
かりではなく、配線断面に占めるノジュールの割合を減
少することができるので高い信頼性を有する配線加工を
実現することができる。
のオーバーエッチングに頼ることなく、エッチングの前
工程で行うため、オーバーエッチングによる下地膜への
損傷、エッチング形状への影響はない。また、マスク酸
化膜の低温成膜は、アルミニウム合金中のノジュール形
成を抑制するため、エッチング残渣除去に効果があるば
かりではなく、配線断面に占めるノジュールの割合を減
少することができるので高い信頼性を有する配線加工を
実現することができる。
【００１３】
【実施例】以下に本発明の実施例を図によって説明す
る。
る。
【００１４】図１（ａ）に示す下地絶縁膜１の上にアル
ミニウム合金膜２（Ａｌ−１％Ｓｉ−０．５％Ｃｕ）を
スパッタ法により、２００℃で厚さ５００ｎｍ形成す
る。次に該アルミニウム合金膜２上にアルミニウム合金
膜温度以下の温度でマスク酸化膜３を２５０ｎｍ形成す
る。この際の成膜方法としては、２００℃以下で成膜可
能な低温ＣＶＤ法またはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌ
ａｓｓ）の塗布により行われる。マスク酸化膜３の低温
成膜はアルミニウム合金中のＳｉやＣｕのノジュールを
成長させることはない。したがって、この方法によると
図２（ａ）のアルミニウム合金膜中に見られる大粒径の
ノジュールは存在しない。
ミニウム合金膜２（Ａｌ−１％Ｓｉ−０．５％Ｃｕ）を
スパッタ法により、２００℃で厚さ５００ｎｍ形成す
る。次に該アルミニウム合金膜２上にアルミニウム合金
膜温度以下の温度でマスク酸化膜３を２５０ｎｍ形成す
る。この際の成膜方法としては、２００℃以下で成膜可
能な低温ＣＶＤ法またはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌ
ａｓｓ）の塗布により行われる。マスク酸化膜３の低温
成膜はアルミニウム合金中のＳｉやＣｕのノジュールを
成長させることはない。したがって、この方法によると
図２（ａ）のアルミニウム合金膜中に見られる大粒径の
ノジュールは存在しない。
【００１５】マスク酸化膜３は、通常のフォトレジスト
行程でパターニングされたフォトレジスト膜４をマスク
にＣＨＦ3 ガスにてドライエッチングする（図１
（ｂ））。なお、この過程においてもアルミニウム合金
膜はその成膜時の温度よりも高温に曝されることはな
い。フォトレジスト膜はこの後、酸素プラズマにより除
去される。
行程でパターニングされたフォトレジスト膜４をマスク
にＣＨＦ3 ガスにてドライエッチングする（図１
（ｂ））。なお、この過程においてもアルミニウム合金
膜はその成膜時の温度よりも高温に曝されることはな
い。フォトレジスト膜はこの後、酸素プラズマにより除
去される。
【００１６】次に図１（ｃ）に示すように、マスク酸化
膜３をマスクにアルミニウム合金膜を塩素ガスにてドラ
イエッチングする。この場合、アルミニウム合金中には
大粒径のノジュールは存在していないので、図２（ｃ）
に見られるようなエッチング残渣は生じない。また、仮
にエッチング残渣が生じた場合でも、オーバーエッチン
グによって除去可能であるため、良好なエッチング形状
が得られる。
膜３をマスクにアルミニウム合金膜を塩素ガスにてドラ
イエッチングする。この場合、アルミニウム合金中には
大粒径のノジュールは存在していないので、図２（ｃ）
に見られるようなエッチング残渣は生じない。また、仮
にエッチング残渣が生じた場合でも、オーバーエッチン
グによって除去可能であるため、良好なエッチング形状
が得られる。
【００１７】
【発明の効果】本発明によれば、低温でマスク酸化膜を
形成しているので、エッチング残渣の要因となるＳｉま
たはＣｕのノジュール成長を抑制できる。したがって、
酸化膜をマスクにアルミニウム合金膜をエッチングする
際には残渣が生じることなく配線の信頼性を向上するこ
とができる。
形成しているので、エッチング残渣の要因となるＳｉま
たはＣｕのノジュール成長を抑制できる。したがって、
酸化膜をマスクにアルミニウム合金膜をエッチングする
際には残渣が生じることなく配線の信頼性を向上するこ
とができる。
【００１８】また、このような配線中のノジュール粒径
の低減はエッチング残渣に有効であるばかりではなく、
配線断面に占めるノジュールの割合を減少できる。即
ち、配線抵抗の増大、マイグレーション耐性の劣化を抑
制することができ、高信頼性の微細配線加工を実現する
ことができる。
の低減はエッチング残渣に有効であるばかりではなく、
配線断面に占めるノジュールの割合を減少できる。即
ち、配線抵抗の増大、マイグレーション耐性の劣化を抑
制することができ、高信頼性の微細配線加工を実現する
ことができる。
【図１】本発明の一実施例の製造工程図。
【図２】従来の一例の製造工程図。
１ 下地絶縁膜 ２ アルミニウム合金膜（Ａｌ−Ｓｉ−Ｃｕ） ３ マスク酸化膜 ４ フォトレジスト膜 ５ ノジュール ６ エッチング残渣
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−25245（ＪＰ，Ａ) 特開 昭57−15441（ＪＰ，Ａ) 特開 昭63−308914（ＪＰ，Ａ) 特開 昭57−162350（ＪＰ，Ａ) 特開 昭58−222538（ＪＰ，Ａ)
Claims (4)
- 【請求項１】不純物を添加したアルミニウム合金膜上
に、前記アルミニウム合金膜の成膜時の温度以下で酸化
膜を形成する工程と、 前記酸化膜をフォトレジスト膜を用いてパターニングし
てマスク酸化膜とする工程と、 前記フォトレジスト膜を除去した後に前記マスク酸化膜
をマスクとして用いて前記アルミニウム合金膜をエッチ
ングによって加工することによって配線を形成する工程
とを含み、 前記アルミニウム合金膜は該アルミニウム合金膜の成膜
時から該アルミニウム合金膜のエッチング時までの間
に、該アルミニウム合金膜の成膜時の温度よりも高温に
曝されることがないこと を特徴とする半導体装置の製造
方法。 - 【請求項２】前記アルミニウム合金膜はＡｌ−Ｓｉ―Ｃ
ｕであり、２００℃以下で形成されることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項３】前記酸化膜は低温ＣＶＤ法もしくは塗布に
より形成されることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項４】前記酸化膜は２００℃以下で成膜されるこ
とを特徴とする請求項１または３記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5324985A JP3022716B2 (ja) | 1993-12-22 | 1993-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5324985A JP3022716B2 (ja) | 1993-12-22 | 1993-12-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183298A JPH07183298A (ja) | 1995-07-21 |
| JP3022716B2 true JP3022716B2 (ja) | 2000-03-21 |
Family
ID=18171845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5324985A Expired - Fee Related JP3022716B2 (ja) | 1993-12-22 | 1993-12-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022716B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715441A (en) * | 1980-07-01 | 1982-01-26 | Fujitsu Ltd | Formation of aluminum interconnection |
| JPH077753B2 (ja) * | 1987-06-11 | 1995-01-30 | 日本電気株式会社 | アルミニウム合金配線の形成方法 |
-
1993
- 1993-12-22 JP JP5324985A patent/JP3022716B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07183298A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7468319B2 (en) | Method for preventing a metal corrosion in a semiconductor device | |
| JPH07147271A (ja) | 半導体装置の製造方法 | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| JP3022716B2 (ja) | 半導体装置の製造方法 | |
| JP3326868B2 (ja) | アルミニウム系パターンの形成方法 | |
| JPH08186110A (ja) | 半導体装置の製造方法 | |
| JP3348542B2 (ja) | シリコン系材料層のパターニング方法 | |
| JP2002198352A (ja) | ドライエッチング方法 | |
| JPH07211697A (ja) | 金属配線形成方法及び半導体装置の製造方法 | |
| JPH07263426A (ja) | 積層配線のドライエッチング方法 | |
| JPH07263425A (ja) | 積層配線のドライエッチング方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JP3249196B2 (ja) | 半導体装置の製造方法 | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| JP3353490B2 (ja) | 積層配線のパターニング方法 | |
| JPH05121378A (ja) | 半導体装置の製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JPH07249611A (ja) | 積層配線のドライエッチング方法 | |
| JPH07235539A (ja) | 積層配線およびそのドライエッチング方法 | |
| JPH0997797A (ja) | 積層配線の形成方法 | |
| JP3353443B2 (ja) | 積層配線のドライエッチング方法 | |
| JP2953866B2 (ja) | ドライエッチング方法 | |
| JP3348325B2 (ja) | シリコン系材料配線構造およびそのパターニング方法 | |
| JP2500435B2 (ja) | ドライエッチング方法 | |
| JPH08148500A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |