JPS616882A - 超電導集積回路の端子電極とその製造方法 - Google Patents
超電導集積回路の端子電極とその製造方法Info
- Publication number
- JPS616882A JPS616882A JP59126459A JP12645984A JPS616882A JP S616882 A JPS616882 A JP S616882A JP 59126459 A JP59126459 A JP 59126459A JP 12645984 A JP12645984 A JP 12645984A JP S616882 A JPS616882 A JP S616882A
- Authority
- JP
- Japan
- Prior art keywords
- film
- superconducting
- electrode
- metal film
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 20
- 239000000956 alloy Substances 0.000 claims abstract description 20
- 229910020012 Nb—Ti Inorganic materials 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 19
- 239000010953 base metal Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims 3
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000006837 decompression Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 210000004556 brain Anatomy 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001152 Bi alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910018956 Sn—In Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ジョセフソン接合素子を搭載した超電導集積
回路の外部接続に用いる超電導突起電極用下地金属膜に
関するものである。
回路の外部接続に用いる超電導突起電極用下地金属膜に
関するものである。
トンネル型ジョセフソン接合素子は、2つの超電導薄膜
の間に厚さ数nmの極めて薄い絶縁膜を挾んだサンドイ
ッチ構造で、極低温(〜4K)における超電導トンネル
現象を応用したスイッチング素子である。この素子は、
従来の半導体素子に比べ、スイッチング速度は約1桁早
く、消費電力は約3桁小さいという特長があり、将来の
超高速計算機用の論理演算素子、記憶素子として期待さ
れている。これらの素子を構成するための超電導薄膜に
は、おもにPb・In−Au合金、■フb−Bj合金、
Pb−Au合金、Nb及びNbNなどが用いられている
。また極薄のトンネル障壁層にはpb及びInの酸化物
あるいはNbの酸化物が用いられている。ところでこれ
らのジョセフソン接合素子を超高速計算機用の素子とし
て用いるためにはそれらをLSIレベルに集積化したチ
ップを多数用いて実装し、モジュール化した論理演算回
路、記憶回路を開発する必要がある。LSIチップをモ
ジュール基板に実装する上で特に留意すべきことは、 (1)超電導LSIチップと他の超電導■、SIチップ
を配線を介して接続する場合、それらの配線、接続用電
極(人、出力信号の取出し電極)は、全て超電導金属で
構成する必要のあること、(2)LSIチップの実装基
板へのボンディングは薄膜のトンネル障壁層の劣化防止
のため極力低温で行う必要のあること、 などである。
の間に厚さ数nmの極めて薄い絶縁膜を挾んだサンドイ
ッチ構造で、極低温(〜4K)における超電導トンネル
現象を応用したスイッチング素子である。この素子は、
従来の半導体素子に比べ、スイッチング速度は約1桁早
く、消費電力は約3桁小さいという特長があり、将来の
超高速計算機用の論理演算素子、記憶素子として期待さ
れている。これらの素子を構成するための超電導薄膜に
は、おもにPb・In−Au合金、■フb−Bj合金、
Pb−Au合金、Nb及びNbNなどが用いられている
。また極薄のトンネル障壁層にはpb及びInの酸化物
あるいはNbの酸化物が用いられている。ところでこれ
らのジョセフソン接合素子を超高速計算機用の素子とし
て用いるためにはそれらをLSIレベルに集積化したチ
ップを多数用いて実装し、モジュール化した論理演算回
路、記憶回路を開発する必要がある。LSIチップをモ
ジュール基板に実装する上で特に留意すべきことは、 (1)超電導LSIチップと他の超電導■、SIチップ
を配線を介して接続する場合、それらの配線、接続用電
極(人、出力信号の取出し電極)は、全て超電導金属で
構成する必要のあること、(2)LSIチップの実装基
板へのボンディングは薄膜のトンネル障壁層の劣化防止
のため極力低温で行う必要のあること、 などである。
上記2項目は、従来の半導体プロセスと著しく異るとこ
ろである。
ろである。
従来、LSIチップと外部電極との接続はA1電極−A
1細線による超音波ワイヤボンディング。
1細線による超音波ワイヤボンディング。
コAu電極−Au細線、Al電極−Au細線による撚圧
着ワイヤボンディング、Au電極−5nメツキリードあ
るいは半田電極−半田電極によるリフローボンディング
などが使用されている。これらの方法のうち、超電導L
SIの組立に適用が可能な方法は、半田電極によるリフ
ローボンディングである。これは半田電極自身が超電導
特性を示すこと、またチップ実装による配線長は他の方
法に比べ短くでき、高密度実装に適しているなどによる
。一般にリフローボンディングに使用される半田の成分
は重量比でpbが60%、Snが40%からなるPb−
Sn合金(共晶合金)で、その融点は183℃である。
着ワイヤボンディング、Au電極−5nメツキリードあ
るいは半田電極−半田電極によるリフローボンディング
などが使用されている。これらの方法のうち、超電導L
SIの組立に適用が可能な方法は、半田電極によるリフ
ローボンディングである。これは半田電極自身が超電導
特性を示すこと、またチップ実装による配線長は他の方
法に比べ短くでき、高密度実装に適しているなどによる
。一般にリフローボンディングに使用される半田の成分
は重量比でpbが60%、Snが40%からなるPb−
Sn合金(共晶合金)で、その融点は183℃である。
通常、半田電極を形成したLS I (Si−LS
I)を実装基板上にリフローボンディングする場合、L
SIと基板をおよそ200〜300℃に加熱し、電極材
料の半田を溶融させて目的を達成している。本方式を超
電導LSIチップの実装基板への搭載法として採用した
場合、次のような問題が生ずる。すなわちジョセフソン
接合素子は、厚さ20〜40Aの極薄の酸化物障壁層を
使用しているが、リフローボンディング時の熱により、
それら酸化物層中の酸素原子、が、上部あるいは下部に
ある超電導電極内部に拡□:乾し、接合の界面の状態が
変わり、いわゆる超電導特性が劣化する。pbを超電導
電極として用い・た超電導LSIの場合、前述の如き劣
化を防止するための許容温度上昇限界はおよそ90℃で
あり、またNb系を用いた場合はおよそ250°Cであ
る。
I)を実装基板上にリフローボンディングする場合、L
SIと基板をおよそ200〜300℃に加熱し、電極材
料の半田を溶融させて目的を達成している。本方式を超
電導LSIチップの実装基板への搭載法として採用した
場合、次のような問題が生ずる。すなわちジョセフソン
接合素子は、厚さ20〜40Aの極薄の酸化物障壁層を
使用しているが、リフローボンディング時の熱により、
それら酸化物層中の酸素原子、が、上部あるいは下部に
ある超電導電極内部に拡□:乾し、接合の界面の状態が
変わり、いわゆる超電導特性が劣化する。pbを超電導
電極として用い・た超電導LSIの場合、前述の如き劣
化を防止するための許容温度上昇限界はおよそ90℃で
あり、またNb系を用いた場合はおよそ250°Cであ
る。
したがって従来の半田電極の場合は超電導L S Tの
組立にそのまま適用することができない。このため90
°C以下の温度で溶融し、かつそれ白身超電導特性を示
すような突起電極材料の開発が必要である。それらの代
表的な材料は、In−Sn合金、In−3n−Bi合金
、などである。また他の一つの問題は、前述の突起電極
を超電導LSIの端子部に形成する場合、機械的に十分
な大きさの接着強度が得られ、かつ電気的には超電導接
続ないしはコンタクト抵抗の低い接続が要求される。
組立にそのまま適用することができない。このため90
°C以下の温度で溶融し、かつそれ白身超電導特性を示
すような突起電極材料の開発が必要である。それらの代
表的な材料は、In−Sn合金、In−3n−Bi合金
、などである。また他の一つの問題は、前述の突起電極
を超電導LSIの端子部に形成する場合、機械的に十分
な大きさの接着強度が得られ、かつ電気的には超電導接
続ないしはコンタクト抵抗の低い接続が要求される。
このため突起電極と超電導LSIの端子部の間に接続用
金属膜(突起電極下地金属膜)を設けている。一般にそ
れらの金属膜はAu / P d膜(」一層Au、下層
Pd)が用いられている。ハUは突起電極と下地のPd
膜、Pd膜は超電導L S Tチップに設けた端子電極
(一般にNb膜を用いる)との接着及び突起電極材がL
SIチップの端子電極内部に拡散するのを防止する役割
を各々担っている。超電導LSIに使用しているP d
/ A u二層膜の厚さは夫々100OAである。こ
の二層膜は極低温(〜4K)では超電導特性を示さない
ため、わずかな抵抗(コンタクト抵抗)を示し、ジュー
ル熱による発熱が生ずる。このため極低温冷媒である液
体ヘリウムが気化して発泡し、超電導L SIの冷却効
率を低下させる原因になる。冷却効果を改善するには、
突起電極用下地膜に超電導特性を示す接続用金属膜を使
用する必要がある。しかし現状ではそのような金属膜は
未だ見当らない。
金属膜(突起電極下地金属膜)を設けている。一般にそ
れらの金属膜はAu / P d膜(」一層Au、下層
Pd)が用いられている。ハUは突起電極と下地のPd
膜、Pd膜は超電導L S Tチップに設けた端子電極
(一般にNb膜を用いる)との接着及び突起電極材がL
SIチップの端子電極内部に拡散するのを防止する役割
を各々担っている。超電導LSIに使用しているP d
/ A u二層膜の厚さは夫々100OAである。こ
の二層膜は極低温(〜4K)では超電導特性を示さない
ため、わずかな抵抗(コンタクト抵抗)を示し、ジュー
ル熱による発熱が生ずる。このため極低温冷媒である液
体ヘリウムが気化して発泡し、超電導L SIの冷却効
率を低下させる原因になる。冷却効果を改善するには、
突起電極用下地膜に超電導特性を示す接続用金属膜を使
用する必要がある。しかし現状ではそのような金属膜は
未だ見当らない。
本発明は、前述の問題点を解消するために考案されたも
ので、機械的に十分な大きさの接着強度が得られ、コン
タク1へ抵抗のない、しかも拡散防止効果の優れた、突
起電極下地金属膜とその製造方法を提供するためになさ
れたものである。
ので、機械的に十分な大きさの接着強度が得られ、コン
タク1へ抵抗のない、しかも拡散防止効果の優れた、突
起電極下地金属膜とその製造方法を提供するためになさ
れたものである。
本発明は、最下層にNb−Tiの合金膜を、上層にAu
、Ag、Cuのいずれか一つの金属膜で構成した積層膜
を超電導接続用突起電極の下地金属膜として、超電導L
STチップ内に設”げた外部接続用端子電極上に形成す
るものである。Nb−Ti合金膜は、超電導LSTチッ
プの外部接続用端子電極のNbと低温成膜においても十
分な接着性が得られ、しかも極低温下で安定な超電導特
性(Nb:20%以上でTc>7K)を示すこと、さら
に、上層に形成するAu、A4.Cuとの接着性も優れ
ている。また、Nb−Ti合金膜はA1」。
、Ag、Cuのいずれか一つの金属膜で構成した積層膜
を超電導接続用突起電極の下地金属膜として、超電導L
STチップ内に設”げた外部接続用端子電極上に形成す
るものである。Nb−Ti合金膜は、超電導LSTチッ
プの外部接続用端子電極のNbと低温成膜においても十
分な接着性が得られ、しかも極低温下で安定な超電導特
性(Nb:20%以上でTc>7K)を示すこと、さら
に、上層に形成するAu、A4.Cuとの接着性も優れ
ている。また、Nb−Ti合金膜はA1」。
Ag、Cuとの拡散に対しても障壁性があり、金属的に
安定であるなど、超電導LSIチップの電極用材料とし
て優れた特性を示すことが判明した。
安定であるなど、超電導LSIチップの電極用材料とし
て優れた特性を示すことが判明した。
一般にNb、Tiは高融点金属であり、合金膜の形成に
は高温の熱処理が必要である。超電導LSIの製造過程
では接合特性の変化を抑11Jするため高温での熱処理
を導入することができず、それ故良質の合金電極膜を使
用することが不可能であった。しかしそれら合金膜の成
膜法を改良することで、低温でそれらの合金膜が作製で
きることがわかった。すなわち前記合金膜の作製法とし
て高速スパッタ法を応用し、その際ターゲットとしてN
bが内側に、Tiを外側に配置した2重の環状電極を用
い、放電中のプラズマリングを外部の電磁石によって制
御することにより、Nb、あるいはTiを同時にまたは
、いずれか−ら優先的に堆積できるようにした。これに
より、Nb、Ti各々の濃度を任意に変えた積層膜を形
成することができ、しかも同一装置内で、200〜25
08Cの加熱処理することにより、積層膜を合金化する
ことが可能になった。
は高温の熱処理が必要である。超電導LSIの製造過程
では接合特性の変化を抑11Jするため高温での熱処理
を導入することができず、それ故良質の合金電極膜を使
用することが不可能であった。しかしそれら合金膜の成
膜法を改良することで、低温でそれらの合金膜が作製で
きることがわかった。すなわち前記合金膜の作製法とし
て高速スパッタ法を応用し、その際ターゲットとしてN
bが内側に、Tiを外側に配置した2重の環状電極を用
い、放電中のプラズマリングを外部の電磁石によって制
御することにより、Nb、あるいはTiを同時にまたは
、いずれか−ら優先的に堆積できるようにした。これに
より、Nb、Ti各々の濃度を任意に変えた積層膜を形
成することができ、しかも同一装置内で、200〜25
08Cの加熱処理することにより、積層膜を合金化する
ことが可能になった。
前述の方法により得られたNb−Ti合金膜の超電導遷
移温度子Cは6,5〜9.5にであり、超電導LSIの
電極下地膜として適していることが判明した。
移温度子Cは6,5〜9.5にであり、超電導LSIの
電極下地膜として適していることが判明した。
以下、本発明を実施例を参照して、第1図により詳細に
説明する。
説明する。
実施例]
あらかじめ清浄化処理したシリコン単結晶基板1上に熱
酸化により厚さ約600 n mのS i O2層2を
形成する。再び基板を清浄化処理したのち、真空装置内
に入れ、5 X 10−IITorr以下の高真空中で
Nbを約300nmの厚さに蒸着する。
酸化により厚さ約600 n mのS i O2層2を
形成する。再び基板を清浄化処理したのち、真空装置内
に入れ、5 X 10−IITorr以下の高真空中で
Nbを約300nmの厚さに蒸着する。
なお、Nb膜は前述の真空蒸着法のほかにスパッタ法に
よっても良い。つぎにフォトエツチング法によりNbを
所望のパターンに加工し、グランドプレーン3を形成す
る。化学エツチング法では一般にHF −HN○3混合
液が、また物理エツチング法では、Ar、CF4などの
イオンエツチング法を用いる。このグランドプレーンは
、超電導LSIの能動素子部に形成したジョセフソン接
合のための外部磁気の遮へいの効果、及び制御線から発
生する磁束のミラー効果のほか、LSI内のアース端子
、ならびに突起電極用の端子4の役割を担う。つぎに前
述のアース端子及び突起電極用の端子に使用するNb膜
表面を陽極酸化し、グランドプレーン保護膜5を形成し
たのちSiC膜かbなる第1層間絶縁暎6を形成する。
よっても良い。つぎにフォトエツチング法によりNbを
所望のパターンに加工し、グランドプレーン3を形成す
る。化学エツチング法では一般にHF −HN○3混合
液が、また物理エツチング法では、Ar、CF4などの
イオンエツチング法を用いる。このグランドプレーンは
、超電導LSIの能動素子部に形成したジョセフソン接
合のための外部磁気の遮へいの効果、及び制御線から発
生する磁束のミラー効果のほか、LSI内のアース端子
、ならびに突起電極用の端子4の役割を担う。つぎに前
述のアース端子及び突起電極用の端子に使用するNb膜
表面を陽極酸化し、グランドプレーン保護膜5を形成し
たのちSiC膜かbなる第1層間絶縁暎6を形成する。
つぎにM。
級からなる抵抗7を、ついでSiC膜からなる抵VC絶
縁膜8を、さらにNb膜からなる配線接続層9及び下部
電極膜10を形成する。つぎにSiC膜からなる第2層
間絶縁膜11を形成したのちプラズマ酸化法により所望
の下部電極表面に1〜ンネル障壁層12を形成し、引続
いてNb膜からなる一F部電極膜13を形成する。さら
にSiC膜からなる第2層間絶縁膜11を、つづいて制
御線15及び第4層間絶縁ff216を形成する。つぎ
に突起電極用の端子4のNb表面を] 0−3Tor+
−のΔrガス減圧下でスパッタエツチングしたのち、高
速スパッタ法により、まず、Nb膜7を50nm。
縁膜8を、さらにNb膜からなる配線接続層9及び下部
電極膜10を形成する。つぎにSiC膜からなる第2層
間絶縁膜11を形成したのちプラズマ酸化法により所望
の下部電極表面に1〜ンネル障壁層12を形成し、引続
いてNb膜からなる一F部電極膜13を形成する。さら
にSiC膜からなる第2層間絶縁膜11を、つづいて制
御線15及び第4層間絶縁ff216を形成する。つぎ
に突起電極用の端子4のNb表面を] 0−3Tor+
−のΔrガス減圧下でスパッタエツチングしたのち、高
速スパッタ法により、まず、Nb膜7を50nm。
つぎにTi]8を50nm堆積させたのち250°Cr
30分間加熱・拡散処理しN l) −T ]の合金
膜を形成する。つぎにAu+9を]OOnmの厚さに蒸
着する。その後前記積層をArイオンを用いてドライエ
ツチングし、所望のパターン形状とした。
30分間加熱・拡散処理しN l) −T ]の合金
膜を形成する。つぎにAu+9を]OOnmの厚さに蒸
着する。その後前記積層をArイオンを用いてドライエ
ツチングし、所望のパターン形状とした。
なお、前述のドライエツチングではArのみ記載したが
、その他にCF4 、CCl4ガスを用いたトライエ、
ソチングによっても良好な形状のパターンを形成できる
ことを確認している。
、その他にCF4 、CCl4ガスを用いたトライエ、
ソチングによっても良好な形状のパターンを形成できる
ことを確認している。
つぎに前記突起電極用下地膜に対し、幾何学的1、;対
応させた位置に穿孔部を設けたMoメタルマスクを基板
1に積み重ね位置合せを行ったのち、マスク用冶具に固
定する。つぎに蒸着装置内に前記治具を装着し、突起電
極用であるPb−8n。
応させた位置に穿孔部を設けたMoメタルマスクを基板
1に積み重ね位置合せを行ったのち、マスク用冶具に固
定する。つぎに蒸着装置内に前記治具を装着し、突起電
極用であるPb−8n。
Sn −In、 Sn −Tn−Bi、 Pb−3n−
、Bi+Pb−5n−Tn、などのいずれか−組の金m
1lEf系を選び、5 X ] ]0−7Torr以
のr℃空中で加熱蒸発させ、突起電極20を形成する。
、Bi+Pb−5n−Tn、などのいずれか−組の金m
1lEf系を選び、5 X ] ]0−7Torr以
のr℃空中で加熱蒸発させ、突起電極20を形成する。
この突起電極の横断面の形状は、前記メタルマスクに形
成した穿孔部の形状によって決まるが、丸形、あるいは
方形のどちらを選んでも良い。本実施例では丸形を用い
、蒸着金属の直径は1.50μmφ、高さは30μn)
とした。その後メタルマスクを取はずし、基板1を5%
の水素ガスを含む窒素ガス雰囲気中で200 ’Cに加
熱し、前記突起電極材20をリフローさせ、表面張力を
利用し半球状の突起電極とし7た。なお、球状の突起型
(歪の直径は才iよそ100 It mである。以上述
へた方法により作製した突起電極下地金属膜を用いた場
合の電極膜とのコンタク1〜抵抗は常温で0.001〜
0.002Ω/口であり、従来の突起電極下地金属膜の
およそ1/3程度に低)緘てきるほか、4にの極低温ド
では超電導状態を示すことがわかった。また、交円電極
の接着強度は、1電極当りの剪断強度で4(151〜6
5gが得られ、機械的に1−分な強度が得ら司ることを
確認した。
成した穿孔部の形状によって決まるが、丸形、あるいは
方形のどちらを選んでも良い。本実施例では丸形を用い
、蒸着金属の直径は1.50μmφ、高さは30μn)
とした。その後メタルマスクを取はずし、基板1を5%
の水素ガスを含む窒素ガス雰囲気中で200 ’Cに加
熱し、前記突起電極材20をリフローさせ、表面張力を
利用し半球状の突起電極とし7た。なお、球状の突起型
(歪の直径は才iよそ100 It mである。以上述
へた方法により作製した突起電極下地金属膜を用いた場
合の電極膜とのコンタク1〜抵抗は常温で0.001〜
0.002Ω/口であり、従来の突起電極下地金属膜の
およそ1/3程度に低)緘てきるほか、4にの極低温ド
では超電導状態を示すことがわかった。また、交円電極
の接着強度は、1電極当りの剪断強度で4(151〜6
5gが得られ、機械的に1−分な強度が得ら司ることを
確認した。
第2図(a)は、上記により得1られる下地金属膜の断
面構造を示す。
面構造を示す。
また、本実施例では突起電極下地金属膜の作製法として
、Nb−Ti合金膜及びΔり膜の組合せについて述べた
が、上層膜にΔgおよびCu を各々用いた場合につい
ても本実施例と同様の結果が得られている。
、Nb−Ti合金膜及びΔり膜の組合せについて述べた
が、上層膜にΔgおよびCu を各々用いた場合につい
ても本実施例と同様の結果が得られている。
実施例2
実施例1では突起電極下地膜の構成利料であるNj−T
i合金膜の作製法として拡散方式の一例を述べたが、つ
ぎに第二の実施例に−〕いて述べる。
i合金膜の作製法として拡散方式の一例を述べたが、つ
ぎに第二の実施例に−〕いて述べる。
S」単結晶基板1」二にグランドブレーン3.グランド
ブレーン保厩膜5.第1層間絶縁膜6.抵抗7.抵抗絶
縁膜8.配線接続層9.下部電極膜10、第2層間絶縁
膜11.トンネル障壁層12゜1こ部電極1模13.第
3H間絶縁j摸J4.制御線15及び第4層間絶縁膜1
6を各々実施例1と同様の方法で作製する。つぎに突起
電極用の端子4のNb表面を]、 o−i ’lJ’、
orrのArガス減圧下てスバノタエソヂングしたのち
、高速スパッタ法によりNb17とTi18を5nmづ
つ交互に繰返して積層し、最表面層にTi膜を形成した
積KIi膜21を]OOnmの厚さに作製する。そのの
ち、j250℃で30分間加熱、拡散処理し、最表面に
TI′a度の高いNb−Ti合金膜を形成する。つぎに
Au膜19.突起電極20を形成し、最後にリフロー処
理を行い、半球状の電極とした。へ〇膜19のパターン
形成ならびに突起電極の材料およびリフロー法は、重連
の実施例jと同様である、1木刀式で作製したNb−T
i合金膜の超電導臨界温度Tcは8へ・9.5Kを示し
、た、′+八木方式で作製した突起電極下地金属膜を用
いた場合の突起電極の接着強度も1電極当り45 K、
以」−の強度が得られることを確認した。なお、本実施
例では、Nb及び]”1を交互に積層したのち、拡散処
理し7た場合について示したが、Nb及び■゛l の積
層膜を形成する際、基板を250 ’Cに加熱した場合
も同様な性質が得られる。この場合拡j1:2処理を省
くことが出来る。
ブレーン保厩膜5.第1層間絶縁膜6.抵抗7.抵抗絶
縁膜8.配線接続層9.下部電極膜10、第2層間絶縁
膜11.トンネル障壁層12゜1こ部電極1模13.第
3H間絶縁j摸J4.制御線15及び第4層間絶縁膜1
6を各々実施例1と同様の方法で作製する。つぎに突起
電極用の端子4のNb表面を]、 o−i ’lJ’、
orrのArガス減圧下てスバノタエソヂングしたのち
、高速スパッタ法によりNb17とTi18を5nmづ
つ交互に繰返して積層し、最表面層にTi膜を形成した
積KIi膜21を]OOnmの厚さに作製する。そのの
ち、j250℃で30分間加熱、拡散処理し、最表面に
TI′a度の高いNb−Ti合金膜を形成する。つぎに
Au膜19.突起電極20を形成し、最後にリフロー処
理を行い、半球状の電極とした。へ〇膜19のパターン
形成ならびに突起電極の材料およびリフロー法は、重連
の実施例jと同様である、1木刀式で作製したNb−T
i合金膜の超電導臨界温度Tcは8へ・9.5Kを示し
、た、′+八木方式で作製した突起電極下地金属膜を用
いた場合の突起電極の接着強度も1電極当り45 K、
以」−の強度が得られることを確認した。なお、本実施
例では、Nb及び]”1を交互に積層したのち、拡散処
理し7た場合について示したが、Nb及び■゛l の積
層膜を形成する際、基板を250 ’Cに加熱した場合
も同様な性質が得られる。この場合拡j1:2処理を省
くことが出来る。
第2図(h)は本実施例で得られる下地金属膜の断面構
造を示す。
造を示す。
〔発明の効果〕
以上説明したごとく本発明によれば、超電導LSIの外
部接続用突起電極の下地金属膜が安定ノ・;形成できる
ようになり、接着強度が大きく、コンタクト抵抗ゼロの
超電導特性を示す電極構造が再現良く作製できるように
なった。
部接続用突起電極の下地金属膜が安定ノ・;形成できる
ようになり、接着強度が大きく、コンタクト抵抗ゼロの
超電導特性を示す電極構造が再現良く作製できるように
なった。
図面の簡!l’tか説明
第1図は、本発明に係る超電導子、、 S Tの外部接
続用突起′社極部の断面図、第2図(a)、(b)は突
起電極下地全屈膜の構造を示す断面図を各々示す。
続用突起′社極部の断面図、第2図(a)、(b)は突
起電極下地全屈膜の構造を示す断面図を各々示す。
1・・・基板、2・・・絶縁層(Si02層)、3・・
グランドブレーン、/l・・・超電導LS丁の端子電
極。
グランドブレーン、/l・・・超電導LS丁の端子電
極。
5・・・グラン1−プレーン保護膜、6・・第1M間絶
縁膜、7・・・抵抗、8・・・抵抗絶縁膜、9・・・配
線灰続層、10・・・下部電極、]1 ・第2層間絶縁
+1qH,+2・・・1−ンネル障壁層、13・・・J
−都電極膜。
縁膜、7・・・抵抗、8・・・抵抗絶縁膜、9・・・配
線灰続層、10・・・下部電極、]1 ・第2層間絶縁
+1qH,+2・・・1−ンネル障壁層、13・・・J
−都電極膜。
1/l・・・第3層間絶縁膜、15・・・制御線。
1G・・第4層間絶縁膜、17・・Nb膜。
I8・・ゴ゛」膜、19・・・ΔU膜、20・・・突起
電極、2]・・積層膜。
電極、2]・・積層膜。
Claims (1)
- 【特許請求の範囲】 1、二つの超電導薄膜の間に極薄のトンネル障壁層を挾
んだサンドイッチ構造を主要素子とし、該素子に超電導
性の突起電極を接続してなる超電導集積回路において、
該突起電極の下地金属膜として、Nb−Ti合金膜上の
上層膜にAu、Ag、Cuのいずれか一つの金属膜を用
いて構成された積層膜を用いたことを特徴とする超電導
集積回路の端子電極。 2、下部にNbを上部にTiを堆積させたのち合金化し
、その上にAu、Ag、Cuのいずれか一つの金属膜を
被着して下地金属膜としての積層膜を形成したことを特
徴とする超電導集積回路の端子電極の製造方法。 3、NbおよびTiを交互に繰返し堆積し、かつ該堆積
層の最上面がTiになるように堆積させたのち合金化し
、その上に、Au、Ag、Cuのいずれか一つの金属膜
を被着して、下地金属膜としての積層膜を形成したこと
を特徴とする超電導集積回路の端子電極の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59126459A JPS616882A (ja) | 1984-06-21 | 1984-06-21 | 超電導集積回路の端子電極とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59126459A JPS616882A (ja) | 1984-06-21 | 1984-06-21 | 超電導集積回路の端子電極とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS616882A true JPS616882A (ja) | 1986-01-13 |
JPH0158875B2 JPH0158875B2 (ja) | 1989-12-13 |
Family
ID=14935743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59126459A Granted JPS616882A (ja) | 1984-06-21 | 1984-06-21 | 超電導集積回路の端子電極とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS616882A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62183573A (ja) * | 1986-02-08 | 1987-08-11 | Agency Of Ind Science & Technol | 超電導集積回路 |
US5001108A (en) * | 1987-06-18 | 1991-03-19 | Fujitsu Limited | Semiconductor device having a superconductive wiring |
US5049543A (en) * | 1988-04-05 | 1991-09-17 | U.S. Philips Corporation | Device and method of manufacturing a device |
US5179426A (en) * | 1987-08-04 | 1993-01-12 | Seiko Epson Corporation | Josephson device |
US5227361A (en) * | 1987-05-06 | 1993-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer |
-
1984
- 1984-06-21 JP JP59126459A patent/JPS616882A/ja active Granted
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62183573A (ja) * | 1986-02-08 | 1987-08-11 | Agency Of Ind Science & Technol | 超電導集積回路 |
JPH0334236B2 (ja) * | 1986-02-08 | 1991-05-21 | Kogyo Gijutsuin | |
US5227361A (en) * | 1987-05-06 | 1993-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer |
US5001108A (en) * | 1987-06-18 | 1991-03-19 | Fujitsu Limited | Semiconductor device having a superconductive wiring |
US5179426A (en) * | 1987-08-04 | 1993-01-12 | Seiko Epson Corporation | Josephson device |
US5049543A (en) * | 1988-04-05 | 1991-09-17 | U.S. Philips Corporation | Device and method of manufacturing a device |
Also Published As
Publication number | Publication date |
---|---|
JPH0158875B2 (ja) | 1989-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0235475B2 (ja) | ||
JPS616882A (ja) | 超電導集積回路の端子電極とその製造方法 | |
JPH02137230A (ja) | 集積回路装置 | |
KR100863388B1 (ko) | 전자 소자 및 그 제조방법 | |
JPS60140885A (ja) | 超電導素子集積回路 | |
JPS61225837A (ja) | 半導体装置の層間接続方法 | |
JPH0114715B2 (ja) | ||
JP2641451B2 (ja) | 酸化物超電導集積回路 | |
JPS63155743A (ja) | 半導体装置 | |
JPS63283085A (ja) | 超電導デバイス | |
JPS59107586A (ja) | 超伝導フリツプチツプボンデイング方法 | |
CA1153128A (en) | Electrical circuit assemblies | |
JPS5916429B2 (ja) | ジョセフソン・デバイス及びその製造方法 | |
JPS6260836B2 (ja) | ||
US7468557B2 (en) | Method of producing an ultra thin electrically conducting film with very low electrical resistance | |
JPS63224274A (ja) | 超電導装置 | |
JPS5897880A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
JPS6167282A (ja) | 超伝導集積回路用抵抗素子及びその製法 | |
JP2623610B2 (ja) | ジョセフソン接合素子 | |
JPS58157181A (ja) | 超電導回路用コンタクト | |
JP2986948B2 (ja) | AlN回路基板 | |
JPS58147085A (ja) | ジヨセフソン集積装置 | |
JPS5897881A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
JPS62183573A (ja) | 超電導集積回路 | |
JPH0691096B2 (ja) | 半導体装置における多層電極の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |