JPS616882A - 超電導集積回路の端子電極とその製造方法 - Google Patents
超電導集積回路の端子電極とその製造方法Info
- Publication number
- JPS616882A JPS616882A JP59126459A JP12645984A JPS616882A JP S616882 A JPS616882 A JP S616882A JP 59126459 A JP59126459 A JP 59126459A JP 12645984 A JP12645984 A JP 12645984A JP S616882 A JPS616882 A JP S616882A
- Authority
- JP
- Japan
- Prior art keywords
- film
- superconducting
- electrode
- metal film
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ジョセフソン接合素子を搭載した超電導集積
回路の外部接続に用いる超電導突起電極用下地金属膜に
関するものである。
回路の外部接続に用いる超電導突起電極用下地金属膜に
関するものである。
トンネル型ジョセフソン接合素子は、２つの超電導薄膜
の間に厚さ数ｎｍの極めて薄い絶縁膜を挾んだサンドイ
ッチ構造で、極低温（〜４Ｋ）における超電導トンネル
現象を応用したスイッチング素子である。この素子は、
従来の半導体素子に比べ、スイッチング速度は約１桁早
く、消費電力は約３桁小さいという特長があり、将来の
超高速計算機用の論理演算素子、記憶素子として期待さ
れている。これらの素子を構成するための超電導薄膜に
は、おもにＰｂ・Ｉｎ−Ａｕ合金、■フｂ−Ｂｊ合金、
Ｐｂ−Ａｕ合金、Ｎｂ及びＮｂＮなどが用いられている
。また極薄のトンネル障壁層にはｐｂ及びＩｎの酸化物
あるいはＮｂの酸化物が用いられている。ところでこれ
らのジョセフソン接合素子を超高速計算機用の素子とし
て用いるためにはそれらをＬＳＩレベルに集積化したチ
ップを多数用いて実装し、モジュール化した論理演算回
路、記憶回路を開発する必要がある。ＬＳＩチップをモ
ジュール基板に実装する上で特に留意すべきことは、 （１）超電導ＬＳＩチップと他の超電導■、ＳＩチップ
を配線を介して接続する場合、それらの配線、接続用電
極（人、出力信号の取出し電極）は、全て超電導金属で
構成する必要のあること、（２）ＬＳＩチップの実装基
板へのボンディングは薄膜のトンネル障壁層の劣化防止
のため極力低温で行う必要のあること、 などである。
の間に厚さ数ｎｍの極めて薄い絶縁膜を挾んだサンドイ
ッチ構造で、極低温（〜４Ｋ）における超電導トンネル
現象を応用したスイッチング素子である。この素子は、
従来の半導体素子に比べ、スイッチング速度は約１桁早
く、消費電力は約３桁小さいという特長があり、将来の
超高速計算機用の論理演算素子、記憶素子として期待さ
れている。これらの素子を構成するための超電導薄膜に
は、おもにＰｂ・Ｉｎ−Ａｕ合金、■フｂ−Ｂｊ合金、
Ｐｂ−Ａｕ合金、Ｎｂ及びＮｂＮなどが用いられている
。また極薄のトンネル障壁層にはｐｂ及びＩｎの酸化物
あるいはＮｂの酸化物が用いられている。ところでこれ
らのジョセフソン接合素子を超高速計算機用の素子とし
て用いるためにはそれらをＬＳＩレベルに集積化したチ
ップを多数用いて実装し、モジュール化した論理演算回
路、記憶回路を開発する必要がある。ＬＳＩチップをモ
ジュール基板に実装する上で特に留意すべきことは、 （１）超電導ＬＳＩチップと他の超電導■、ＳＩチップ
を配線を介して接続する場合、それらの配線、接続用電
極（人、出力信号の取出し電極）は、全て超電導金属で
構成する必要のあること、（２）ＬＳＩチップの実装基
板へのボンディングは薄膜のトンネル障壁層の劣化防止
のため極力低温で行う必要のあること、 などである。
上記２項目は、従来の半導体プロセスと著しく異るとこ
ろである。
ろである。
従来、ＬＳＩチップと外部電極との接続はＡ１電極−Ａ
１細線による超音波ワイヤボンディング。
１細線による超音波ワイヤボンディング。
コＡｕ電極−Ａｕ細線、Ａｌ電極−Ａｕ細線による撚圧
着ワイヤボンディング、Ａｕ電極−５ｎメツキリードあ
るいは半田電極−半田電極によるリフローボンディング
などが使用されている。これらの方法のうち、超電導Ｌ
ＳＩの組立に適用が可能な方法は、半田電極によるリフ
ローボンディングである。これは半田電極自身が超電導
特性を示すこと、またチップ実装による配線長は他の方
法に比べ短くでき、高密度実装に適しているなどによる
。一般にリフローボンディングに使用される半田の成分
は重量比でｐｂが６０％、Ｓｎが４０％からなるＰｂ−
Ｓｎ合金（共晶合金）で、その融点は１８３℃である。
着ワイヤボンディング、Ａｕ電極−５ｎメツキリードあ
るいは半田電極−半田電極によるリフローボンディング
などが使用されている。これらの方法のうち、超電導Ｌ
ＳＩの組立に適用が可能な方法は、半田電極によるリフ
ローボンディングである。これは半田電極自身が超電導
特性を示すこと、またチップ実装による配線長は他の方
法に比べ短くでき、高密度実装に適しているなどによる
。一般にリフローボンディングに使用される半田の成分
は重量比でｐｂが６０％、Ｓｎが４０％からなるＰｂ−
Ｓｎ合金（共晶合金）で、その融点は１８３℃である。
通常、半田電極を形成したＬＳ Ｉ （Ｓｉ−ＬＳ
Ｉ）を実装基板上にリフローボンディングする場合、Ｌ
ＳＩと基板をおよそ２００〜３００℃に加熱し、電極材
料の半田を溶融させて目的を達成している。本方式を超
電導ＬＳＩチップの実装基板への搭載法として採用した
場合、次のような問題が生ずる。すなわちジョセフソン
接合素子は、厚さ２０〜４０Ａの極薄の酸化物障壁層を
使用しているが、リフローボンディング時の熱により、
それら酸化物層中の酸素原子、が、上部あるいは下部に
ある超電導電極内部に拡□：乾し、接合の界面の状態が
変わり、いわゆる超電導特性が劣化する。ｐｂを超電導
電極として用い・た超電導ＬＳＩの場合、前述の如き劣
化を防止するための許容温度上昇限界はおよそ９０℃で
あり、またＮｂ系を用いた場合はおよそ２５０°Ｃであ
る。
Ｉ）を実装基板上にリフローボンディングする場合、Ｌ
ＳＩと基板をおよそ２００〜３００℃に加熱し、電極材
料の半田を溶融させて目的を達成している。本方式を超
電導ＬＳＩチップの実装基板への搭載法として採用した
場合、次のような問題が生ずる。すなわちジョセフソン
接合素子は、厚さ２０〜４０Ａの極薄の酸化物障壁層を
使用しているが、リフローボンディング時の熱により、
それら酸化物層中の酸素原子、が、上部あるいは下部に
ある超電導電極内部に拡□：乾し、接合の界面の状態が
変わり、いわゆる超電導特性が劣化する。ｐｂを超電導
電極として用い・た超電導ＬＳＩの場合、前述の如き劣
化を防止するための許容温度上昇限界はおよそ９０℃で
あり、またＮｂ系を用いた場合はおよそ２５０°Ｃであ
る。
したがって従来の半田電極の場合は超電導Ｌ Ｓ Ｔの
組立にそのまま適用することができない。このため９０
°Ｃ以下の温度で溶融し、かつそれ白身超電導特性を示
すような突起電極材料の開発が必要である。それらの代
表的な材料は、Ｉｎ−Ｓｎ合金、Ｉｎ−３ｎ−Ｂｉ合金
、などである。また他の一つの問題は、前述の突起電極
を超電導ＬＳＩの端子部に形成する場合、機械的に十分
な大きさの接着強度が得られ、かつ電気的には超電導接
続ないしはコンタクト抵抗の低い接続が要求される。
組立にそのまま適用することができない。このため９０
°Ｃ以下の温度で溶融し、かつそれ白身超電導特性を示
すような突起電極材料の開発が必要である。それらの代
表的な材料は、Ｉｎ−Ｓｎ合金、Ｉｎ−３ｎ−Ｂｉ合金
、などである。また他の一つの問題は、前述の突起電極
を超電導ＬＳＩの端子部に形成する場合、機械的に十分
な大きさの接着強度が得られ、かつ電気的には超電導接
続ないしはコンタクト抵抗の低い接続が要求される。
このため突起電極と超電導ＬＳＩの端子部の間に接続用
金属膜（突起電極下地金属膜）を設けている。一般にそ
れらの金属膜はＡｕ ／ Ｐ ｄ膜（」一層Ａｕ、下層
Ｐｄ）が用いられている。ハＵは突起電極と下地のＰｄ
膜、Ｐｄ膜は超電導Ｌ Ｓ Ｔチップに設けた端子電極
（一般にＮｂ膜を用いる）との接着及び突起電極材がＬ
ＳＩチップの端子電極内部に拡散するのを防止する役割
を各々担っている。超電導ＬＳＩに使用しているＰ ｄ
／ Ａ ｕ二層膜の厚さは夫々１００ＯＡである。こ
の二層膜は極低温（〜４Ｋ）では超電導特性を示さない
ため、わずかな抵抗（コンタクト抵抗）を示し、ジュー
ル熱による発熱が生ずる。このため極低温冷媒である液
体ヘリウムが気化して発泡し、超電導Ｌ ＳＩの冷却効
率を低下させる原因になる。冷却効果を改善するには、
突起電極用下地膜に超電導特性を示す接続用金属膜を使
用する必要がある。しかし現状ではそのような金属膜は
未だ見当らない。
金属膜（突起電極下地金属膜）を設けている。一般にそ
れらの金属膜はＡｕ ／ Ｐ ｄ膜（」一層Ａｕ、下層
Ｐｄ）が用いられている。ハＵは突起電極と下地のＰｄ
膜、Ｐｄ膜は超電導Ｌ Ｓ Ｔチップに設けた端子電極
（一般にＮｂ膜を用いる）との接着及び突起電極材がＬ
ＳＩチップの端子電極内部に拡散するのを防止する役割
を各々担っている。超電導ＬＳＩに使用しているＰ ｄ
／ Ａ ｕ二層膜の厚さは夫々１００ＯＡである。こ
の二層膜は極低温（〜４Ｋ）では超電導特性を示さない
ため、わずかな抵抗（コンタクト抵抗）を示し、ジュー
ル熱による発熱が生ずる。このため極低温冷媒である液
体ヘリウムが気化して発泡し、超電導Ｌ ＳＩの冷却効
率を低下させる原因になる。冷却効果を改善するには、
突起電極用下地膜に超電導特性を示す接続用金属膜を使
用する必要がある。しかし現状ではそのような金属膜は
未だ見当らない。
本発明は、前述の問題点を解消するために考案されたも
ので、機械的に十分な大きさの接着強度が得られ、コン
タク１へ抵抗のない、しかも拡散防止効果の優れた、突
起電極下地金属膜とその製造方法を提供するためになさ
れたものである。
ので、機械的に十分な大きさの接着強度が得られ、コン
タク１へ抵抗のない、しかも拡散防止効果の優れた、突
起電極下地金属膜とその製造方法を提供するためになさ
れたものである。
本発明は、最下層にＮｂ−Ｔｉの合金膜を、上層にＡｕ
、Ａｇ、Ｃｕのいずれか一つの金属膜で構成した積層膜
を超電導接続用突起電極の下地金属膜として、超電導Ｌ
ＳＴチップ内に設”げた外部接続用端子電極上に形成す
るものである。Ｎｂ−Ｔｉ合金膜は、超電導ＬＳＴチッ
プの外部接続用端子電極のＮｂと低温成膜においても十
分な接着性が得られ、しかも極低温下で安定な超電導特
性（Ｎｂ：２０％以上でＴｃ＞７Ｋ）を示すこと、さら
に、上層に形成するＡｕ、Ａ４．Ｃｕとの接着性も優れ
ている。また、Ｎｂ−Ｔｉ合金膜はＡ１」。
、Ａｇ、Ｃｕのいずれか一つの金属膜で構成した積層膜
を超電導接続用突起電極の下地金属膜として、超電導Ｌ
ＳＴチップ内に設”げた外部接続用端子電極上に形成す
るものである。Ｎｂ−Ｔｉ合金膜は、超電導ＬＳＴチッ
プの外部接続用端子電極のＮｂと低温成膜においても十
分な接着性が得られ、しかも極低温下で安定な超電導特
性（Ｎｂ：２０％以上でＴｃ＞７Ｋ）を示すこと、さら
に、上層に形成するＡｕ、Ａ４．Ｃｕとの接着性も優れ
ている。また、Ｎｂ−Ｔｉ合金膜はＡ１」。
Ａｇ、Ｃｕとの拡散に対しても障壁性があり、金属的に
安定であるなど、超電導ＬＳＩチップの電極用材料とし
て優れた特性を示すことが判明した。
安定であるなど、超電導ＬＳＩチップの電極用材料とし
て優れた特性を示すことが判明した。
一般にＮｂ、Ｔｉは高融点金属であり、合金膜の形成に
は高温の熱処理が必要である。超電導ＬＳＩの製造過程
では接合特性の変化を抑１１Ｊするため高温での熱処理
を導入することができず、それ故良質の合金電極膜を使
用することが不可能であった。しかしそれら合金膜の成
膜法を改良することで、低温でそれらの合金膜が作製で
きることがわかった。すなわち前記合金膜の作製法とし
て高速スパッタ法を応用し、その際ターゲットとしてＮ
ｂが内側に、Ｔｉを外側に配置した２重の環状電極を用
い、放電中のプラズマリングを外部の電磁石によって制
御することにより、Ｎｂ、あるいはＴｉを同時にまたは
、いずれか−ら優先的に堆積できるようにした。これに
より、Ｎｂ、Ｔｉ各々の濃度を任意に変えた積層膜を形
成することができ、しかも同一装置内で、２００〜２５
０８Ｃの加熱処理することにより、積層膜を合金化する
ことが可能になった。
は高温の熱処理が必要である。超電導ＬＳＩの製造過程
では接合特性の変化を抑１１Ｊするため高温での熱処理
を導入することができず、それ故良質の合金電極膜を使
用することが不可能であった。しかしそれら合金膜の成
膜法を改良することで、低温でそれらの合金膜が作製で
きることがわかった。すなわち前記合金膜の作製法とし
て高速スパッタ法を応用し、その際ターゲットとしてＮ
ｂが内側に、Ｔｉを外側に配置した２重の環状電極を用
い、放電中のプラズマリングを外部の電磁石によって制
御することにより、Ｎｂ、あるいはＴｉを同時にまたは
、いずれか−ら優先的に堆積できるようにした。これに
より、Ｎｂ、Ｔｉ各々の濃度を任意に変えた積層膜を形
成することができ、しかも同一装置内で、２００〜２５
０８Ｃの加熱処理することにより、積層膜を合金化する
ことが可能になった。
前述の方法により得られたＮｂ−Ｔｉ合金膜の超電導遷
移温度子Ｃは６，５〜９．５にであり、超電導ＬＳＩの
電極下地膜として適していることが判明した。
移温度子Ｃは６，５〜９．５にであり、超電導ＬＳＩの
電極下地膜として適していることが判明した。
以下、本発明を実施例を参照して、第１図により詳細に
説明する。
説明する。
実施例］
あらかじめ清浄化処理したシリコン単結晶基板１上に熱
酸化により厚さ約６００ ｎ ｍのＳ ｉ Ｏ２層２を
形成する。再び基板を清浄化処理したのち、真空装置内
に入れ、５ Ｘ １０−ＩＩＴｏｒｒ以下の高真空中で
Ｎｂを約３００ｎｍの厚さに蒸着する。
酸化により厚さ約６００ ｎ ｍのＳ ｉ Ｏ２層２を
形成する。再び基板を清浄化処理したのち、真空装置内
に入れ、５ Ｘ １０−ＩＩＴｏｒｒ以下の高真空中で
Ｎｂを約３００ｎｍの厚さに蒸着する。
なお、Ｎｂ膜は前述の真空蒸着法のほかにスパッタ法に
よっても良い。つぎにフォトエツチング法によりＮｂを
所望のパターンに加工し、グランドプレーン３を形成す
る。化学エツチング法では一般にＨＦ −ＨＮ○３混合
液が、また物理エツチング法では、Ａｒ、ＣＦ４などの
イオンエツチング法を用いる。このグランドプレーンは
、超電導ＬＳＩの能動素子部に形成したジョセフソン接
合のための外部磁気の遮へいの効果、及び制御線から発
生する磁束のミラー効果のほか、ＬＳＩ内のアース端子
、ならびに突起電極用の端子４の役割を担う。つぎに前
述のアース端子及び突起電極用の端子に使用するＮｂ膜
表面を陽極酸化し、グランドプレーン保護膜５を形成し
たのちＳｉＣ膜かｂなる第１層間絶縁暎６を形成する。
よっても良い。つぎにフォトエツチング法によりＮｂを
所望のパターンに加工し、グランドプレーン３を形成す
る。化学エツチング法では一般にＨＦ −ＨＮ○３混合
液が、また物理エツチング法では、Ａｒ、ＣＦ４などの
イオンエツチング法を用いる。このグランドプレーンは
、超電導ＬＳＩの能動素子部に形成したジョセフソン接
合のための外部磁気の遮へいの効果、及び制御線から発
生する磁束のミラー効果のほか、ＬＳＩ内のアース端子
、ならびに突起電極用の端子４の役割を担う。つぎに前
述のアース端子及び突起電極用の端子に使用するＮｂ膜
表面を陽極酸化し、グランドプレーン保護膜５を形成し
たのちＳｉＣ膜かｂなる第１層間絶縁暎６を形成する。
つぎにＭ。
級からなる抵抗７を、ついでＳｉＣ膜からなる抵ＶＣ絶
縁膜８を、さらにＮｂ膜からなる配線接続層９及び下部
電極膜１０を形成する。つぎにＳｉＣ膜からなる第２層
間絶縁膜１１を形成したのちプラズマ酸化法により所望
の下部電極表面に１〜ンネル障壁層１２を形成し、引続
いてＮｂ膜からなる一Ｆ部電極膜１３を形成する。さら
にＳｉＣ膜からなる第２層間絶縁膜１１を、つづいて制
御線１５及び第４層間絶縁ｆｆ２１６を形成する。つぎ
に突起電極用の端子４のＮｂ表面を］ ０−３Ｔｏｒ＋
−のΔｒガス減圧下でスパッタエツチングしたのち、高
速スパッタ法により、まず、Ｎｂ膜７を５０ｎｍ。
縁膜８を、さらにＮｂ膜からなる配線接続層９及び下部
電極膜１０を形成する。つぎにＳｉＣ膜からなる第２層
間絶縁膜１１を形成したのちプラズマ酸化法により所望
の下部電極表面に１〜ンネル障壁層１２を形成し、引続
いてＮｂ膜からなる一Ｆ部電極膜１３を形成する。さら
にＳｉＣ膜からなる第２層間絶縁膜１１を、つづいて制
御線１５及び第４層間絶縁ｆｆ２１６を形成する。つぎ
に突起電極用の端子４のＮｂ表面を］ ０−３Ｔｏｒ＋
−のΔｒガス減圧下でスパッタエツチングしたのち、高
速スパッタ法により、まず、Ｎｂ膜７を５０ｎｍ。
つぎにＴｉ］８を５０ｎｍ堆積させたのち２５０°Ｃｒ
３０分間加熱・拡散処理しＮ ｌ） −Ｔ ］の合金
膜を形成する。つぎにＡｕ＋９を］ＯＯｎｍの厚さに蒸
着する。その後前記積層をＡｒイオンを用いてドライエ
ツチングし、所望のパターン形状とした。
３０分間加熱・拡散処理しＮ ｌ） −Ｔ ］の合金
膜を形成する。つぎにＡｕ＋９を］ＯＯｎｍの厚さに蒸
着する。その後前記積層をＡｒイオンを用いてドライエ
ツチングし、所望のパターン形状とした。
なお、前述のドライエツチングではＡｒのみ記載したが
、その他にＣＦ４ 、ＣＣｌ４ガスを用いたトライエ、
ソチングによっても良好な形状のパターンを形成できる
ことを確認している。
、その他にＣＦ４ 、ＣＣｌ４ガスを用いたトライエ、
ソチングによっても良好な形状のパターンを形成できる
ことを確認している。
つぎに前記突起電極用下地膜に対し、幾何学的１、；対
応させた位置に穿孔部を設けたＭｏメタルマスクを基板
１に積み重ね位置合せを行ったのち、マスク用冶具に固
定する。つぎに蒸着装置内に前記治具を装着し、突起電
極用であるＰｂ−８ｎ。
応させた位置に穿孔部を設けたＭｏメタルマスクを基板
１に積み重ね位置合せを行ったのち、マスク用冶具に固
定する。つぎに蒸着装置内に前記治具を装着し、突起電
極用であるＰｂ−８ｎ。
Ｓｎ −Ｉｎ、 Ｓｎ −Ｔｎ−Ｂｉ、 Ｐｂ−３ｎ−
、Ｂｉ＋Ｐｂ−５ｎ−Ｔｎ、などのいずれか−組の金ｍ
１ｌＥｆ系を選び、５ Ｘ ］ ］０−７Ｔｏｒｒ以
のｒ℃空中で加熱蒸発させ、突起電極２０を形成する。
、Ｂｉ＋Ｐｂ−５ｎ−Ｔｎ、などのいずれか−組の金ｍ
１ｌＥｆ系を選び、５ Ｘ ］ ］０−７Ｔｏｒｒ以
のｒ℃空中で加熱蒸発させ、突起電極２０を形成する。
この突起電極の横断面の形状は、前記メタルマスクに形
成した穿孔部の形状によって決まるが、丸形、あるいは
方形のどちらを選んでも良い。本実施例では丸形を用い
、蒸着金属の直径は１．５０μｍφ、高さは３０μｎ）
とした。その後メタルマスクを取はずし、基板１を５％
の水素ガスを含む窒素ガス雰囲気中で２００ ’Ｃに加
熱し、前記突起電極材２０をリフローさせ、表面張力を
利用し半球状の突起電極とし７た。なお、球状の突起型
（歪の直径は才ｉよそ１００ Ｉｔ ｍである。以上述
へた方法により作製した突起電極下地金属膜を用いた場
合の電極膜とのコンタク１〜抵抗は常温で０．００１〜
０．００２Ω／口であり、従来の突起電極下地金属膜の
およそ１／３程度に低）緘てきるほか、４にの極低温ド
では超電導状態を示すことがわかった。また、交円電極
の接着強度は、１電極当りの剪断強度で４（１５１〜６
５ｇが得られ、機械的に１−分な強度が得ら司ることを
確認した。
成した穿孔部の形状によって決まるが、丸形、あるいは
方形のどちらを選んでも良い。本実施例では丸形を用い
、蒸着金属の直径は１．５０μｍφ、高さは３０μｎ）
とした。その後メタルマスクを取はずし、基板１を５％
の水素ガスを含む窒素ガス雰囲気中で２００ ’Ｃに加
熱し、前記突起電極材２０をリフローさせ、表面張力を
利用し半球状の突起電極とし７た。なお、球状の突起型
（歪の直径は才ｉよそ１００ Ｉｔ ｍである。以上述
へた方法により作製した突起電極下地金属膜を用いた場
合の電極膜とのコンタク１〜抵抗は常温で０．００１〜
０．００２Ω／口であり、従来の突起電極下地金属膜の
およそ１／３程度に低）緘てきるほか、４にの極低温ド
では超電導状態を示すことがわかった。また、交円電極
の接着強度は、１電極当りの剪断強度で４（１５１〜６
５ｇが得られ、機械的に１−分な強度が得ら司ることを
確認した。
第２図（ａ）は、上記により得１られる下地金属膜の断
面構造を示す。
面構造を示す。
また、本実施例では突起電極下地金属膜の作製法として
、Ｎｂ−Ｔｉ合金膜及びΔり膜の組合せについて述べた
が、上層膜にΔｇおよびＣｕ を各々用いた場合につい
ても本実施例と同様の結果が得られている。
、Ｎｂ−Ｔｉ合金膜及びΔり膜の組合せについて述べた
が、上層膜にΔｇおよびＣｕ を各々用いた場合につい
ても本実施例と同様の結果が得られている。
実施例２
実施例１では突起電極下地膜の構成利料であるＮｊ−Ｔ
ｉ合金膜の作製法として拡散方式の一例を述べたが、つ
ぎに第二の実施例に−〕いて述べる。
ｉ合金膜の作製法として拡散方式の一例を述べたが、つ
ぎに第二の実施例に−〕いて述べる。
Ｓ」単結晶基板１」二にグランドブレーン３．グランド
ブレーン保厩膜５．第１層間絶縁膜６．抵抗７．抵抗絶
縁膜８．配線接続層９．下部電極膜１０、第２層間絶縁
膜１１．トンネル障壁層１２゜１こ部電極１模１３．第
３Ｈ間絶縁ｊ摸Ｊ４．制御線１５及び第４層間絶縁膜１
６を各々実施例１と同様の方法で作製する。つぎに突起
電極用の端子４のＮｂ表面を］、 ｏ−ｉ ’ｌＪ’、
ｏｒｒのＡｒガス減圧下てスバノタエソヂングしたのち
、高速スパッタ法によりＮｂ１７とＴｉ１８を５ｎｍづ
つ交互に繰返して積層し、最表面層にＴｉ膜を形成した
積ＫＩｉ膜２１を］ＯＯｎｍの厚さに作製する。そのの
ち、ｊ２５０℃で３０分間加熱、拡散処理し、最表面に
ＴＩ′ａ度の高いＮｂ−Ｔｉ合金膜を形成する。つぎに
Ａｕ膜１９．突起電極２０を形成し、最後にリフロー処
理を行い、半球状の電極とした。へ〇膜１９のパターン
形成ならびに突起電極の材料およびリフロー法は、重連
の実施例ｊと同様である、１木刀式で作製したＮｂ−Ｔ
ｉ合金膜の超電導臨界温度Ｔｃは８へ・９．５Ｋを示し
、た、′＋八木方式で作製した突起電極下地金属膜を用
いた場合の突起電極の接着強度も１電極当り４５ Ｋ、
以」−の強度が得られることを確認した。なお、本実施
例では、Ｎｂ及び］”１を交互に積層したのち、拡散処
理し７た場合について示したが、Ｎｂ及び■゛ｌ の積
層膜を形成する際、基板を２５０ ’Ｃに加熱した場合
も同様な性質が得られる。この場合拡ｊ１：２処理を省
くことが出来る。
ブレーン保厩膜５．第１層間絶縁膜６．抵抗７．抵抗絶
縁膜８．配線接続層９．下部電極膜１０、第２層間絶縁
膜１１．トンネル障壁層１２゜１こ部電極１模１３．第
３Ｈ間絶縁ｊ摸Ｊ４．制御線１５及び第４層間絶縁膜１
６を各々実施例１と同様の方法で作製する。つぎに突起
電極用の端子４のＮｂ表面を］、 ｏ−ｉ ’ｌＪ’、
ｏｒｒのＡｒガス減圧下てスバノタエソヂングしたのち
、高速スパッタ法によりＮｂ１７とＴｉ１８を５ｎｍづ
つ交互に繰返して積層し、最表面層にＴｉ膜を形成した
積ＫＩｉ膜２１を］ＯＯｎｍの厚さに作製する。そのの
ち、ｊ２５０℃で３０分間加熱、拡散処理し、最表面に
ＴＩ′ａ度の高いＮｂ−Ｔｉ合金膜を形成する。つぎに
Ａｕ膜１９．突起電極２０を形成し、最後にリフロー処
理を行い、半球状の電極とした。へ〇膜１９のパターン
形成ならびに突起電極の材料およびリフロー法は、重連
の実施例ｊと同様である、１木刀式で作製したＮｂ−Ｔ
ｉ合金膜の超電導臨界温度Ｔｃは８へ・９．５Ｋを示し
、た、′＋八木方式で作製した突起電極下地金属膜を用
いた場合の突起電極の接着強度も１電極当り４５ Ｋ、
以」−の強度が得られることを確認した。なお、本実施
例では、Ｎｂ及び］”１を交互に積層したのち、拡散処
理し７た場合について示したが、Ｎｂ及び■゛ｌ の積
層膜を形成する際、基板を２５０ ’Ｃに加熱した場合
も同様な性質が得られる。この場合拡ｊ１：２処理を省
くことが出来る。
第２図（ｈ）は本実施例で得られる下地金属膜の断面構
造を示す。
造を示す。
〔発明の効果〕
以上説明したごとく本発明によれば、超電導ＬＳＩの外
部接続用突起電極の下地金属膜が安定ノ・；形成できる
ようになり、接着強度が大きく、コンタクト抵抗ゼロの
超電導特性を示す電極構造が再現良く作製できるように
なった。
部接続用突起電極の下地金属膜が安定ノ・；形成できる
ようになり、接着強度が大きく、コンタクト抵抗ゼロの
超電導特性を示す電極構造が再現良く作製できるように
なった。
図面の簡！ｌ’ｔか説明
第１図は、本発明に係る超電導子、、 Ｓ Ｔの外部接
続用突起′社極部の断面図、第２図（ａ）、（ｂ）は突
起電極下地全屈膜の構造を示す断面図を各々示す。
続用突起′社極部の断面図、第２図（ａ）、（ｂ）は突
起電極下地全屈膜の構造を示す断面図を各々示す。
１・・・基板、２・・・絶縁層（Ｓｉ０２層）、３・・
グランドブレーン、／ｌ・・・超電導ＬＳ丁の端子電
極。
グランドブレーン、／ｌ・・・超電導ＬＳ丁の端子電
極。
５・・・グラン１−プレーン保護膜、６・・第１Ｍ間絶
縁膜、７・・・抵抗、８・・・抵抗絶縁膜、９・・・配
線灰続層、１０・・・下部電極、］１ ・第２層間絶縁
＋１ｑＨ，＋２・・・１−ンネル障壁層、１３・・・Ｊ
−都電極膜。
縁膜、７・・・抵抗、８・・・抵抗絶縁膜、９・・・配
線灰続層、１０・・・下部電極、］１ ・第２層間絶縁
＋１ｑＨ，＋２・・・１−ンネル障壁層、１３・・・Ｊ
−都電極膜。
１／ｌ・・・第３層間絶縁膜、１５・・・制御線。
１Ｇ・・第４層間絶縁膜、１７・・Ｎｂ膜。
Ｉ８・・ゴ゛」膜、１９・・・ΔＵ膜、２０・・・突起
電極、２］・・積層膜。
電極、２］・・積層膜。
Claims (1)
- 【特許請求の範囲】 １、二つの超電導薄膜の間に極薄のトンネル障壁層を挾
んだサンドイッチ構造を主要素子とし、該素子に超電導
性の突起電極を接続してなる超電導集積回路において、
該突起電極の下地金属膜として、Ｎｂ−Ｔｉ合金膜上の
上層膜にＡｕ、Ａｇ、Ｃｕのいずれか一つの金属膜を用
いて構成された積層膜を用いたことを特徴とする超電導
集積回路の端子電極。 ２、下部にＮｂを上部にＴｉを堆積させたのち合金化し
、その上にＡｕ、Ａｇ、Ｃｕのいずれか一つの金属膜を
被着して下地金属膜としての積層膜を形成したことを特
徴とする超電導集積回路の端子電極の製造方法。 ３、ＮｂおよびＴｉを交互に繰返し堆積し、かつ該堆積
層の最上面がＴｉになるように堆積させたのち合金化し
、その上に、Ａｕ、Ａｇ、Ｃｕのいずれか一つの金属膜
を被着して、下地金属膜としての積層膜を形成したこと
を特徴とする超電導集積回路の端子電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126459A JPS616882A (ja) | 1984-06-21 | 1984-06-21 | 超電導集積回路の端子電極とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126459A JPS616882A (ja) | 1984-06-21 | 1984-06-21 | 超電導集積回路の端子電極とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS616882A true JPS616882A (ja) | 1986-01-13 |
| JPH0158875B2 JPH0158875B2 (ja) | 1989-12-13 |
Family
ID=14935743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126459A Granted JPS616882A (ja) | 1984-06-21 | 1984-06-21 | 超電導集積回路の端子電極とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616882A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183573A (ja) * | 1986-02-08 | 1987-08-11 | Agency Of Ind Science & Technol | 超電導集積回路 |
| US5001108A (en) * | 1987-06-18 | 1991-03-19 | Fujitsu Limited | Semiconductor device having a superconductive wiring |
| US5049543A (en) * | 1988-04-05 | 1991-09-17 | U.S. Philips Corporation | Device and method of manufacturing a device |
| US5179426A (en) * | 1987-08-04 | 1993-01-12 | Seiko Epson Corporation | Josephson device |
| US5227361A (en) * | 1987-05-06 | 1993-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer |
-
1984
- 1984-06-21 JP JP59126459A patent/JPS616882A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183573A (ja) * | 1986-02-08 | 1987-08-11 | Agency Of Ind Science & Technol | 超電導集積回路 |
| JPH0334236B2 (ja) * | 1986-02-08 | 1991-05-21 | Kogyo Gijutsuin | |
| US5227361A (en) * | 1987-05-06 | 1993-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer |
| US5001108A (en) * | 1987-06-18 | 1991-03-19 | Fujitsu Limited | Semiconductor device having a superconductive wiring |
| US5179426A (en) * | 1987-08-04 | 1993-01-12 | Seiko Epson Corporation | Josephson device |
| US5049543A (en) * | 1988-04-05 | 1991-09-17 | U.S. Philips Corporation | Device and method of manufacturing a device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0158875B2 (ja) | 1989-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0235475B2 (ja) | ||
| JPH06333925A (ja) | 半導体集積回路及びその製造方法 | |
| JPS616882A (ja) | 超電導集積回路の端子電極とその製造方法 | |
| JPH02137230A (ja) | 集積回路装置 | |
| KR100863388B1 (ko) | 전자 소자 및 그 제조방법 | |
| JPS61225837A (ja) | 半導体装置の層間接続方法 | |
| JPS60140885A (ja) | 超電導素子集積回路 | |
| JPH0114715B2 (ja) | ||
| JP2641451B2 (ja) | 酸化物超電導集積回路 | |
| JPS63155743A (ja) | 半導体装置 | |
| JPS63283085A (ja) | 超電導デバイス | |
| JPS59107586A (ja) | 超伝導フリツプチツプボンデイング方法 | |
| CA1153128A (en) | Electrical circuit assemblies | |
| JPS5916429B2 (ja) | ジョセフソン・デバイス及びその製造方法 | |
| JPS6260836B2 (ja) | ||
| US7468557B2 (en) | Method of producing an ultra thin electrically conducting film with very low electrical resistance | |
| JP2986948B2 (ja) | ＡｌＮ回路基板 | |
| JPS63224274A (ja) | 超電導装置 | |
| JPS5897880A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPS6167282A (ja) | 超伝導集積回路用抵抗素子及びその製法 | |
| JP2623610B2 (ja) | ジョセフソン接合素子 | |
| JPS58147085A (ja) | ジヨセフソン集積装置 | |
| JPS5897881A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPS62183573A (ja) | 超電導集積回路 | |
| JPH0691096B2 (ja) | 半導体装置における多層電極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |