JPS5897881A - 超電導薄膜機能素子の接続端子用突起電極 - Google Patents
超電導薄膜機能素子の接続端子用突起電極Info
- Publication number
- JPS5897881A JPS5897881A JP56195703A JP19570381A JPS5897881A JP S5897881 A JPS5897881 A JP S5897881A JP 56195703 A JP56195703 A JP 56195703A JP 19570381 A JP19570381 A JP 19570381A JP S5897881 A JPS5897881 A JP S5897881A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- projecting electrode
- layer
- film
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/81—Containers; Mountings
- H10N60/815—Containers; Mountings for Josephson-effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、超電導薄膜機能素子、とくにジョセフノン接
合素子の外部接続に用いる超電導突起電極に関するもの
である。
合素子の外部接続に用いる超電導突起電極に関するもの
である。
トンネル型ジョセフノン接合素子は、２つの超＃Ｌ４博
膜の間に厚さ数ｎｍｏ禽めで薄い絶縁膜を挾んだサンド
インチ構造で、極低温（〜４Ｋ）における超電導トンネ
ル嘱象を応用したスイッチング素子である。この素子は
、従来の半導体素子に比べ、スイッチング速度は約１桁
、消費電力は約３桁小さいという特長があり、将来の超
高速計算機用の論理演算素子、記憶素子として期待され
ている。これらの素子を構成するための超ＷＬ４薄膜に
は、；もにＰｂ−Ｉｎ−Ａｕ合金、Ｐｂ−Ａｕ 合金、
あるいはＮｂが使用されている。また極薄のトンネル障
壁層にはｐｂｏ酸化物あるいはＮｂの酸化物が用いられ
ている。と仁ろでこれらのジョセフノン接合素子を超高
速計算機用の素子として用いるためにはそれらｔ−ＬＳ
Ｉレベルに集積化した論理演算回路、記憶回路を開発す
る必要がある。
膜の間に厚さ数ｎｍｏ禽めで薄い絶縁膜を挾んだサンド
インチ構造で、極低温（〜４Ｋ）における超電導トンネ
ル嘱象を応用したスイッチング素子である。この素子は
、従来の半導体素子に比べ、スイッチング速度は約１桁
、消費電力は約３桁小さいという特長があり、将来の超
高速計算機用の論理演算素子、記憶素子として期待され
ている。これらの素子を構成するための超ＷＬ４薄膜に
は、；もにＰｂ−Ｉｎ−Ａｕ合金、Ｐｂ−Ａｕ 合金、
あるいはＮｂが使用されている。また極薄のトンネル障
壁層にはｐｂｏ酸化物あるいはＮｂの酸化物が用いられ
ている。と仁ろでこれらのジョセフノン接合素子を超高
速計算機用の素子として用いるためにはそれらｔ−ＬＳ
Ｉレベルに集積化した論理演算回路、記憶回路を開発す
る必要がある。
これらの回路を作製する上で、特に留意すべきことは、
（１） ジョセフソ７ｇ子と他のジョセフノン素子を
配線を介して接続する場合、それらの配線、接続用１を
極（入出力信号の取出し電極）は、全て超電導釡属で構
成する必要のあること。
配線を介して接続する場合、それらの配線、接続用１を
極（入出力信号の取出し電極）は、全て超電導釡属で構
成する必要のあること。
偉） 集積回路チップの実装基板へのボンディングは、
極薄のトンネル障壁層の劣化防止のため極力低温（１２
０ｔ：以下）で行う必要があること。
極薄のトンネル障壁層の劣化防止のため極力低温（１２
０ｔ：以下）で行う必要があること。
上記２項目は従来の千尋体プロセスと大きく異゛二：、
°″、、−７７’、：Ｒｆｆｌｉｔ＆、：。４！Ｍ’Ｈ
Ａ／電極−ＡＪＩｉａ線による超音波ワイヤボンディン
グ、Ａ ｕ ［極−Ａｕ細線、Ａ／電極−Ａｕ細線によ
る熱圧層ワイヤボンディング、Ａｕ電極−８ｎメツキリ
ードあるいは半田電極−半田電極によるリフローボンデ
ィングなどが使用されている。これらの方法のうちジョ
セフソンＬ、ｆＭＩの組立に適用が可能な方法は半田電
極によるリフローボンディングである。
°″、、−７７’、：Ｒｆｆｌｉｔ＆、：。４！Ｍ’Ｈ
Ａ／電極−ＡＪＩｉａ線による超音波ワイヤボンディン
グ、Ａ ｕ ［極−Ａｕ細線、Ａ／電極−Ａｕ細線によ
る熱圧層ワイヤボンディング、Ａｕ電極−８ｎメツキリ
ードあるいは半田電極−半田電極によるリフローボンデ
ィングなどが使用されている。これらの方法のうちジョ
セフソンＬ、ｆＭＩの組立に適用が可能な方法は半田電
極によるリフローボンディングである。
これは半田電極自身が超電導特性を示すことによる。一
般にリフローボンディングに使用される半田の成分は重
量比でＰｂが６０チ、８３ｎが４０俤からなるＰ ｂ
−Ｓ ｎ合金（共晶合金）で、その融点は１８３℃であ
る。通常半田電極を形成した１、５Ｉ（Ｓｔ−ＬＳＩ）
を実装基板上にリフローボンディングする場合、ＬＳＩ
と基板をおよそ２００〜２３０ ”ｃに加熱し、半田１
ｊｌＬ極を溶融させて目標を達成して匹る。本方式をジ
ョセフソンＬＳＩチップの実装基板へのマウント法とし
て採用し友場合、次のような問題が生ずる。すなわちジ
ョセフソン接合素子は、厚さ２０〜３０人の極薄の酸化
物障壁層を便用しているが、リフローボンディング時の
熱により、それら酸化物層中の酸素原子が上部あるいは
下部にある超電導電極に拡散し、いわゆる超電導の特性
が劣化する。Ｎｂを超電導電極として用いたジョセフソ
ンＬＳＩの場合、前述の如き劣化を防止するための許容
温度限界はおよそ１２０″Ｃ以下である。したがって従
来の半田電極の場合、ジョセフソンＬＳＩの組立にその
１１適用することは不可能であった。
般にリフローボンディングに使用される半田の成分は重
量比でＰｂが６０チ、８３ｎが４０俤からなるＰ ｂ
−Ｓ ｎ合金（共晶合金）で、その融点は１８３℃であ
る。通常半田電極を形成した１、５Ｉ（Ｓｔ−ＬＳＩ）
を実装基板上にリフローボンディングする場合、ＬＳＩ
と基板をおよそ２００〜２３０ ”ｃに加熱し、半田１
ｊｌＬ極を溶融させて目標を達成して匹る。本方式をジ
ョセフソンＬＳＩチップの実装基板へのマウント法とし
て採用し友場合、次のような問題が生ずる。すなわちジ
ョセフソン接合素子は、厚さ２０〜３０人の極薄の酸化
物障壁層を便用しているが、リフローボンディング時の
熱により、それら酸化物層中の酸素原子が上部あるいは
下部にある超電導電極に拡散し、いわゆる超電導の特性
が劣化する。Ｎｂを超電導電極として用いたジョセフソ
ンＬＳＩの場合、前述の如き劣化を防止するための許容
温度限界はおよそ１２０″Ｃ以下である。したがって従
来の半田電極の場合、ジョセフソンＬＳＩの組立にその
１１適用することは不可能であった。
本発明は、前述の問題点を解消するために考案されたも
ので、超電導特性を示しかつ、１２０を以下の温度でリ
フローボンディングが可能な突起電極を提供するために
なされたものである。
ので、超電導特性を示しかつ、１２０を以下の温度でリ
フローボンディングが可能な突起電極を提供するために
なされたものである。
本発明はＩｎに３０−５０％（重置比） （Ｚ） Ｓ
ｎあるいはＢｉを添刀口した低融点超鑵導金属をジョセ
フソンＬＭＩのリフローボンディング用の突起電極とし
て使用するものである。Ｉｎに対するａｎあるいはＢｉ
の添カａｔはそれら合雀の超電導特性すなわち超電導臨
界ｍ （’１” ｃ）と融点によって決足される。ジョ
セフソン接合素子は、前述ノように液体ヘリウム温度（
〜４Ｋ）に冷却しながら使用する。したがって素子に使
用する雀属のｌ１ｌｃは少くとも７に以上の特性が必要
であるａ７に以上のｌ１ｌｃ特性を示すｉｎ −８ｎ合
金あるいは１ｎ−Ｂｊ金合金組成は、８ｎ、Ｂｉ共に重
置比で３０〜５０％の範囲である。例えば、３０〜５０
％ Ｓ ｎ −Ｉ ｎ合釜（Ｚ） Ｔ ｃは７．０〜７
．３に、 ’ｔり３０−５０％Ｈｉ −Ｉ ｎ合金のＴ
ｃは７．３−７．８にである。一方上記合金（二元共晶
合金）の融点はＩｒ３−８ｎ合余２＞１１１７ｔ−５Ｉ
ｎ−Ｂｉ合釜カフ２１：である。Ｉ ｎ −；３ ｎ合
金あ６ イｔｄ Ｉ ｎ −旧合貧の突起電極はフォ）
ＩＪングラフィ技術と蒸着法あるφはメッキ法によっ
て形成する。
ｎあるいはＢｉを添刀口した低融点超鑵導金属をジョセ
フソンＬＭＩのリフローボンディング用の突起電極とし
て使用するものである。Ｉｎに対するａｎあるいはＢｉ
の添カａｔはそれら合雀の超電導特性すなわち超電導臨
界ｍ （’１” ｃ）と融点によって決足される。ジョ
セフソン接合素子は、前述ノように液体ヘリウム温度（
〜４Ｋ）に冷却しながら使用する。したがって素子に使
用する雀属のｌ１ｌｃは少くとも７に以上の特性が必要
であるａ７に以上のｌ１ｌｃ特性を示すｉｎ −８ｎ合
金あるいは１ｎ−Ｂｊ金合金組成は、８ｎ、Ｂｉ共に重
置比で３０〜５０％の範囲である。例えば、３０〜５０
％ Ｓ ｎ −Ｉ ｎ合釜（Ｚ） Ｔ ｃは７．０〜７
．３に、 ’ｔり３０−５０％Ｈｉ −Ｉ ｎ合金のＴ
ｃは７．３−７．８にである。一方上記合金（二元共晶
合金）の融点はＩｒ３−８ｎ合余２＞１１１７ｔ−５Ｉ
ｎ−Ｂｉ合釜カフ２１：である。Ｉ ｎ −；３ ｎ合
金あ６ イｔｄ Ｉ ｎ −旧合貧の突起電極はフォ）
ＩＪングラフィ技術と蒸着法あるφはメッキ法によっ
て形成する。
上記突起ＩＩＥ極は、ＬＳＩチ・ツブ内に形成したＮｂ
ｆｉ極のパッド部に、拡散防止用突起電偉下地金Ｊｍｌ
−を介して形成される。この拡散防止用突起電極下地金
属層は前記突起電極とＮｂ１１Ｌ極の相互拡散の防止と
両電極金属の接着性の向上のために設けるもので、一般
にはＰｄ／Ａｕが用いられている。
ｆｉ極のパッド部に、拡散防止用突起電偉下地金Ｊｍｌ
−を介して形成される。この拡散防止用突起電極下地金
属層は前記突起電極とＮｂ１１Ｌ極の相互拡散の防止と
両電極金属の接着性の向上のために設けるもので、一般
にはＰｄ／Ａｕが用いられている。
以下、本発明を実施例を参照して詳細に説明する。あら
かじめ清浄化処理したシリコン単結晶基板ｌ上に熱酸化
法により厚さ約６００ＯＡのＳｉｎ。
かじめ清浄化処理したシリコン単結晶基板ｌ上に熱酸化
法により厚さ約６００ＯＡのＳｉｎ。
層２を形成する。再び基板を清浄化処理したのち１０−
’ Ｔｏｒｒ以下の高真空中でＮｂを約３０００人の厚
さに蒸着する。つぎにフォトレジストと弗酸−硝酸水溶
液を用いてＮｂを所望のパターンにエツ゛チングし、下
部電極３を形成する。つぎに前記Ｎｂｆｉ極面上に層間
絶縁膜４のＳｉＯを形成する。
’ Ｔｏｒｒ以下の高真空中でＮｂを約３０００人の厚
さに蒸着する。つぎにフォトレジストと弗酸−硝酸水溶
液を用いてＮｂを所望のパターンにエツ゛チングし、下
部電極３を形成する。つぎに前記Ｎｂｆｉ極面上に層間
絶縁膜４のＳｉＯを形成する。
その際リフトオフプロセスを用いて前記Ｎ ｂ ′＃１
極の一部が露出するように開口部を設ける。つぎに前記
開口部に露出したＮｂ゛成極表面ｔ−５Ｘ１０−”Ｔｏ
ｒｒに減圧したＡｒ雰囲気中でスパッタクリーニングし
たのち、引続いて５ Ｘ ｌ Ｏ−’Ｔｏｒｒ以下に減
圧□し、Ａｒ”ガスを放出したのち０ンガ籏を導入して
からＩ Ｏ−” ＴｏｒｒＶｃ域圧する。電圧ガス圧が
一定になってから高周波出力２０Ｗで発生した酸素プラ
ズマ中で露出したＮｂ１［極表面に厚さ約４０人のＮｂ
Ｏ膜を形成しトンネル障壁層５とする。ついでＮｂを約
４０００人の厚さに蒸着して上部電極６を形成する。つ
ぎにＳｉＵを蒸着して前記電＃＆表面に層間絶縁層（保
護膜）７を形成する。なｐこれら層間絶縁膜はＳｉＵ以
外ＫＳｉＯ。
極の一部が露出するように開口部を設ける。つぎに前記
開口部に露出したＮｂ゛成極表面ｔ−５Ｘ１０−”Ｔｏ
ｒｒに減圧したＡｒ雰囲気中でスパッタクリーニングし
たのち、引続いて５ Ｘ ｌ Ｏ−’Ｔｏｒｒ以下に減
圧□し、Ａｒ”ガスを放出したのち０ンガ籏を導入して
からＩ Ｏ−” ＴｏｒｒＶｃ域圧する。電圧ガス圧が
一定になってから高周波出力２０Ｗで発生した酸素プラ
ズマ中で露出したＮｂ１［極表面に厚さ約４０人のＮｂ
Ｏ膜を形成しトンネル障壁層５とする。ついでＮｂを約
４０００人の厚さに蒸着して上部電極６を形成する。つ
ぎにＳｉＵを蒸着して前記電＃＆表面に層間絶縁層（保
護膜）７を形成する。なｐこれら層間絶縁膜はＳｉＵ以
外ＫＳｉＯ。
あるいは８７．Ｎいポリイミド樹脂等を用いてもよい。
ついでウェハ全面にＮｂ電極と突起電極との拡散防止と
接着性向上のための突起電極下地金＄８．９を蒸着する
。この突起電極下地金属層には一般に厚さ約１０００人
のＰｄ／Ａｕ の積層膜が用いられている。この突起
゛成極下地金属膜は、電気メツキ法によりバンプを形成
する場合の電極として使用する。
接着性向上のための突起電極下地金＄８．９を蒸着する
。この突起電極下地金属層には一般に厚さ約１０００人
のＰｄ／Ａｕ の積層膜が用いられている。この突起
゛成極下地金属膜は、電気メツキ法によりバンプを形成
する場合の電極として使用する。
つぎにウェハ全面にホトレジストを塗布したのち突起Ｉ
ｎ極を形成するため、所望の個所に開口部を設け、突起
゛１惚下地ｆ属を露出させたメッキ用レジストパターン
を形成する。つぎに前記ウェハを塩化錫を主成分とする
８０メツキ液に浸漬し厚さ約４０μｍのＳｎ２形成する
。ついで塩化インジウムを主成分とするＩｎメッキ液に
浸漬し厚さ約６０μｍのＩｎを形成する。その後前記ウ
ニ・・をあらかじめ加熱しである電気炉内に挿入し、約
１２０ｔＯＡｒ、Ｎ、あ６イｒｆｉＮ、−４−Ｈ，雰囲
気中で前記積層メツキノ−を瞬時溶融させ、半球状のＩ
ｎ−ａｎの超電導突起電極１０を形成する。一般にメッ
キ法によって半球状の突起電極を形成する場合、突起電
極の寸法はメッキ用レジストの開口部の寸法とメッキの
厚さによって制御する。矢起電極下地省属膜上のメッキ
レオスト開口部の寸法を６０μｍ０とした場合、前述の
方法によれば、直径約１３０μｍφの半球状の突起電極
を形成することができる。つぎにメツキレシストを除去
したのち半球状の突起電極をマスクにして不用な突起を
極下地金属膜（Ｐｄ／Ａｕ）を除去する。以上述べた方
法によってＩ ｎ −Ｓ ｎからなる低融点の超電導突
起電極を作成することができる。
ｎ極を形成するため、所望の個所に開口部を設け、突起
゛１惚下地ｆ属を露出させたメッキ用レジストパターン
を形成する。つぎに前記ウェハを塩化錫を主成分とする
８０メツキ液に浸漬し厚さ約４０μｍのＳｎ２形成する
。ついで塩化インジウムを主成分とするＩｎメッキ液に
浸漬し厚さ約６０μｍのＩｎを形成する。その後前記ウ
ニ・・をあらかじめ加熱しである電気炉内に挿入し、約
１２０ｔＯＡｒ、Ｎ、あ６イｒｆｉＮ、−４−Ｈ，雰囲
気中で前記積層メツキノ−を瞬時溶融させ、半球状のＩ
ｎ−ａｎの超電導突起電極１０を形成する。一般にメッ
キ法によって半球状の突起電極を形成する場合、突起電
極の寸法はメッキ用レジストの開口部の寸法とメッキの
厚さによって制御する。矢起電極下地省属膜上のメッキ
レオスト開口部の寸法を６０μｍ０とした場合、前述の
方法によれば、直径約１３０μｍφの半球状の突起電極
を形成することができる。つぎにメツキレシストを除去
したのち半球状の突起電極をマスクにして不用な突起を
極下地金属膜（Ｐｄ／Ａｕ）を除去する。以上述べた方
法によってＩ ｎ −Ｓ ｎからなる低融点の超電導突
起電極を作成することができる。
なお実施例にはＩ ｎ −Ｓ ｎ合金の超電導突起電極
の作製法について述べたが、Ｉｎ、−Ｂｉ合並の超電導
突起電極の作成についても同様の方法により行うことが
できる。その場合Ｂｉのメッキは、塩化ビスマスを主成
分とした酸性メッキを使用すれば良い。
の作製法について述べたが、Ｉｎ、−Ｂｉ合並の超電導
突起電極の作成についても同様の方法により行うことが
できる。その場合Ｂｉのメッキは、塩化ビスマスを主成
分とした酸性メッキを使用すれば良い。
さらに本実施例ではＩ ｎ −Ｓ ｎおよびＩｎ−Ｂ１
の槓ノー瞑の形成法として電気メツキ法について詳述し
たが前記方法以外に真空蒸着法によってもまつ九く同様
の結果が得られた。
の槓ノー瞑の形成法として電気メツキ法について詳述し
たが前記方法以外に真空蒸着法によってもまつ九く同様
の結果が得られた。
また本発明の実施例においては突起１極を構成する各々
の金属を積層したのち、瞬時溶融させて半球状のｉ１Ｃ
極を作成する方法について述べたが、Ｉ ｎ −ｂ ｎ
合金あルイはＩｎ−Ｂ１合ｉｔ、ＩｎとＳｎあるいはＩ
ｎとＢｉの同時蒸着法によって作成した場合においても
前記実施例と同様の結果が得られた。
の金属を積層したのち、瞬時溶融させて半球状のｉ１Ｃ
極を作成する方法について述べたが、Ｉ ｎ −ｂ ｎ
合金あルイはＩｎ−Ｂ１合ｉｔ、ＩｎとＳｎあるいはＩ
ｎとＢｉの同時蒸着法によって作成した場合においても
前記実施例と同様の結果が得られた。
以上説明し夜ごとく本発明によればトンネル（接合）型
ジョセフソンＬＳＩの外部接続用突起電極が再現よく作
成できるようになり、しかも１２０１：以下の低い臨席
で前記ＬＳＩを実装用基板にリフローボンディングがｏ
Ｔ能となり、ジョセフソンＬＳＩの組立ての歩留りと信
頼性が著しく向上した。
ジョセフソンＬＳＩの外部接続用突起電極が再現よく作
成できるようになり、しかも１２０１：以下の低い臨席
で前記ＬＳＩを実装用基板にリフローボンディングがｏ
Ｔ能となり、ジョセフソンＬＳＩの組立ての歩留りと信
頼性が著しく向上した。
第１図は本発明におけるトンネル型ジョセフノン接合素
子の断面図を示す。 ｌ・・・基板、２・・・絶縁層（Ｓ １Ｏｔ４）、３・
・・上部電極、４・・・層間絶縁膜、５・・・トンネル
障壁層、６・・・上部電極、７・・・保護膜、８，９・
・・突起電極下地雀属膜、１０・・・接続端子用突起電
極。 代理人 弁理士 薄田利幸
子の断面図を示す。 ｌ・・・基板、２・・・絶縁層（Ｓ １Ｏｔ４）、３・
・・上部電極、４・・・層間絶縁膜、５・・・トンネル
障壁層、６・・・上部電極、７・・・保護膜、８，９・
・・突起電極下地雀属膜、１０・・・接続端子用突起電
極。 代理人 弁理士 薄田利幸
Claims (1)
- １、二つの超電導４編の間に＋ＩＩ＆薄のトンネル障壁
層を挾んだサンドインチ構造からなる超電導薄膜機能素
子において、該機能素子の外部接続用端子電極として１
ｎＫ８ｎ、Ｂｉのいずれか一方の金属を３０〜５０Ｉｓ
（重量比）ｆ、添加した分速を用い、リフローにより半
球状としたことを！ＴＩ淑とする超電導薄膜機能素子の
接続端子用突起電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195703A JPS5897881A (ja) | 1981-12-07 | 1981-12-07 | 超電導薄膜機能素子の接続端子用突起電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195703A JPS5897881A (ja) | 1981-12-07 | 1981-12-07 | 超電導薄膜機能素子の接続端子用突起電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897881A true JPS5897881A (ja) | 1983-06-10 |
Family
ID=16345569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195703A Pending JPS5897881A (ja) | 1981-12-07 | 1981-12-07 | 超電導薄膜機能素子の接続端子用突起電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897881A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120165199A1 (en) * | 2009-09-07 | 2012-06-28 | Furukawa Electric Co., Ltd. | Tape base for superconducting wire, and superconducting wire |
-
1981
- 1981-12-07 JP JP56195703A patent/JPS5897881A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120165199A1 (en) * | 2009-09-07 | 2012-06-28 | Furukawa Electric Co., Ltd. | Tape base for superconducting wire, and superconducting wire |
| US8921275B2 (en) * | 2009-09-07 | 2014-12-30 | Furukawa Electric Co., Ltd. | Tape-shaped base for superconducting wire, and superconducting wire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US4360142A (en) | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US6822336B2 (en) | Semiconductor device | |
| US4290079A (en) | Improved solder interconnection between a semiconductor device and a supporting substrate | |
| EP0037852B1 (en) | Connection for superconductive circuitry | |
| US3290565A (en) | Glass enclosed, passivated semiconductor with contact means of alternate layers of chromium, silver and chromium | |
| JPS5897881A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPH0158875B2 (ja) | ||
| JP2730492B2 (ja) | 半導体装置 | |
| JPS63128648A (ja) | 半導体装置 | |
| JPS5897880A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPH0114715B2 (ja) | ||
| JP2005268442A (ja) | 半導体装置およびその製造方法 | |
| JPS6260836B2 (ja) | ||
| JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59107586A (ja) | 超伝導フリツプチツプボンデイング方法 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JP2564827B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04236469A (ja) | 超伝導集積回路実装用半田バンプ形成方法 | |
| JPH038346A (ja) | ろう付け材料 | |
| JPH01238044A (ja) | 半導体装置 | |
| JP2002222898A (ja) | 半導体装置及びその製造方法 | |
| JPH04127436A (ja) | バンプの形成方法 |