JPS5897880A - 超電導薄膜機能素子の接続端子用突起電極 - Google Patents
超電導薄膜機能素子の接続端子用突起電極Info
- Publication number
- JPS5897880A JPS5897880A JP56195702A JP19570281A JPS5897880A JP S5897880 A JPS5897880 A JP S5897880A JP 56195702 A JP56195702 A JP 56195702A JP 19570281 A JP19570281 A JP 19570281A JP S5897880 A JPS5897880 A JP S5897880A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- projecting electrode
- layer
- superconducting
- immersed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１、発明の利用分野
本発明は、超電導薄膜機能素子、とくにジョセフソン接
合素子の外部接続に用いる超電導突起電−極に関するも
のである。
合素子の外部接続に用いる超電導突起電−極に関するも
のである。
２ 従来技術
トンネルをジョセフソン接合素子は、２つの超電導薄膜
の間に厚さ数ｎｍの極めて薄い絶縁膜を挾んだサンドイ
ッチ構造で、極低温（〜４Ｋ）における超電導トンネル
現象を応用したスイッチング素子である。この素子は、
従来の半導体素子に比べ、スイッチング速度は約１桁、
消費電力は約３桁小さいという特長がおり、将来の超高
速計算機用の論理演算素子、記憶素子として期待されて
いる。これらの素子を構成するだめの超電導薄膜には、
おもにＰｂ−Ｉｎ−Ａｕ合金、Ｐｂ−Ａｕ合金、あるい
はＮｂが使用されている。また極薄のトンネル障壁層に
はＰｂの酸化物あるいはＮｂの酸化物が用いられている
。ととろでこれらのジョセフソン接合素子を超高速計算
機用の素子として用いるためにはそれらをＬＳＩレベル
に集積化した論理演算回路、記憶回路を開発する必要が
ある。これらの回路をモジュール基板に実装（ボンディ
ング）する上で、特に注意すべきことは、（１） ジ
ョセフソン素子と他のジョセフソン素子を配線を介して
接続する場合、それらの配線、接続用電極（入出力信号
の取出し電極）は、全て超電導金属で構成する必要のお
ること。
の間に厚さ数ｎｍの極めて薄い絶縁膜を挾んだサンドイ
ッチ構造で、極低温（〜４Ｋ）における超電導トンネル
現象を応用したスイッチング素子である。この素子は、
従来の半導体素子に比べ、スイッチング速度は約１桁、
消費電力は約３桁小さいという特長がおり、将来の超高
速計算機用の論理演算素子、記憶素子として期待されて
いる。これらの素子を構成するだめの超電導薄膜には、
おもにＰｂ−Ｉｎ−Ａｕ合金、Ｐｂ−Ａｕ合金、あるい
はＮｂが使用されている。また極薄のトンネル障壁層に
はＰｂの酸化物あるいはＮｂの酸化物が用いられている
。ととろでこれらのジョセフソン接合素子を超高速計算
機用の素子として用いるためにはそれらをＬＳＩレベル
に集積化した論理演算回路、記憶回路を開発する必要が
ある。これらの回路をモジュール基板に実装（ボンディ
ング）する上で、特に注意すべきことは、（１） ジ
ョセフソン素子と他のジョセフソン素子を配線を介して
接続する場合、それらの配線、接続用電極（入出力信号
の取出し電極）は、全て超電導金属で構成する必要のお
ること。
（２）集積回路チップの実装基板へのポ／ディ／グは、
極薄のトンネル障壁層の劣化防止のため極力低温（１２
０Ｃ以下）で行う必ｇ！かりること。
極薄のトンネル障壁層の劣化防止のため極力低温（１２
０Ｃ以下）で行う必ｇ！かりること。
上記２項目は従来の半導体プロセスと大きく異るところ
である。
である。
工
従来、ＬＳＩテンプと外部′ｒＩＬ極との接続はＡｔ電
極−ＡｔＭ−による超音波ワイヤボンディング、Ａｕｔ
ｍ−ＡｕＭＪ巌 、Ａｔ電極−Ａｕ細ｍによる熱圧層ワ
イヤボンディング、Ａｕ１ｌｌ：ｍ−８ｎメ７キリード
あるいは半田電極−半田電極によるり７０−ポンディン
グなどが使用されている。これらの方法のうちジョセフ
ソ７ＬＳＩの組立に適用が可能な方法に半田電極による
リフローボンディングである。これは半田ｖｔ極自身が
超電導特性を示すことによる。一般にリフローボンディ
ングに使用される半田の成分は重量比でＰｂが６０％。
極−ＡｔＭ−による超音波ワイヤボンディング、Ａｕｔ
ｍ−ＡｕＭＪ巌 、Ａｔ電極−Ａｕ細ｍによる熱圧層ワ
イヤボンディング、Ａｕ１ｌｌ：ｍ−８ｎメ７キリード
あるいは半田電極−半田電極によるり７０−ポンディン
グなどが使用されている。これらの方法のうちジョセフ
ソ７ＬＳＩの組立に適用が可能な方法に半田電極による
リフローボンディングである。これは半田ｖｔ極自身が
超電導特性を示すことによる。一般にリフローボンディ
ングに使用される半田の成分は重量比でＰｂが６０％。
Ｂｎが４０％からなるｐ ｂ −ｓｎ合金（共晶合金）
で、その融点は１８３Ｃである。通常半田電極を形成し
たＬＳＩ ＜ｓ １−Ｌｓｘ ＞を実装基板上にり７０
−ボンティングする場合、ＬＳＩと基板金およそ２００
〜２３ＱＣに加熱し、半田ｉ！極を溶融させて目標を達
成している。本方式金ジョセフンンＬＳＩチップの実装
基板への搭載法として採用した場合１次のような問題が
生ずる。すなわちジョセフソン接合素子は、厚さ２０〜
３０人の極薄の酸化物障壁層を使用しているが、リフロ
ーボンディング時の熱によυ、それら酸化物層中の酸素
原子が上部あるいは下部にある超電導電極に拡散し、い
わゆる超電導の特性が劣化する。Ｎｂｅ超電導電極とし
て用いたジョセフソンＬ８Ｉの場合、前述の如き劣化を
防止するための許容温度限界はおよそ１２０１：’以下
である。したがって従来の半田電極の場合、ジョセフソ
ンＬＳＩの組立にそのまま適用することは不可能であっ
た。
で、その融点は１８３Ｃである。通常半田電極を形成し
たＬＳＩ ＜ｓ １−Ｌｓｘ ＞を実装基板上にり７０
−ボンティングする場合、ＬＳＩと基板金およそ２００
〜２３ＱＣに加熱し、半田ｉ！極を溶融させて目標を達
成している。本方式金ジョセフンンＬＳＩチップの実装
基板への搭載法として採用した場合１次のような問題が
生ずる。すなわちジョセフソン接合素子は、厚さ２０〜
３０人の極薄の酸化物障壁層を使用しているが、リフロ
ーボンディング時の熱によυ、それら酸化物層中の酸素
原子が上部あるいは下部にある超電導電極に拡散し、い
わゆる超電導の特性が劣化する。Ｎｂｅ超電導電極とし
て用いたジョセフソンＬ８Ｉの場合、前述の如き劣化を
防止するための許容温度限界はおよそ１２０１：’以下
である。したがって従来の半田電極の場合、ジョセフソ
ンＬＳＩの組立にそのまま適用することは不可能であっ
た。
１ 発明の目的
本発明は、前述の問題点を解消するために考案されたも
ので、超電導特性を示しかっ、１２０？？以下の温度で
リフローボンディングが可能な突起電極を提供するため
になされたものである。
ので、超電導特性を示しかっ、１２０？？以下の温度で
リフローボンディングが可能な突起電極を提供するため
になされたものである。
４、発明の詳細説明
なる低融点超電導金Ｒ’にジョセフンンＬＳＩのリフロ
ーボンディ／グ用の突起電極として使用するものでおる
。ジョセフソン接合素子は，前述のように液体へリクム
温度（〜４Ｋ）に冷却しながら使用する。したがって素
子に使用する金属のＴｃは一部を除き少くとも７に以上
の特性が必要である。９ｉ−ｐｂ−ｉ９ｂの共晶合金の
組成は重量比でａｓｓｓ％．Ｐｂ４０％，Ｓｂ４％で，
合金の超電導臨界温度Ｔｃは８．９にと高く、また融点
もおよそ１０５Ｃと低い。このように比較的高いＴｃを
示す合金組成の範囲はＰｂが３３〜４２％，Ｓｂが２〜
１１％，残，？Ｂｉ （重量比）である。１３ｉ−ｐｂ
−Ｂｂ金合金突起電極はフォトリングラフィ技術と蒸着
法あるいはメッキ法によって形成する。
ーボンディ／グ用の突起電極として使用するものでおる
。ジョセフソン接合素子は，前述のように液体へリクム
温度（〜４Ｋ）に冷却しながら使用する。したがって素
子に使用する金属のＴｃは一部を除き少くとも７に以上
の特性が必要である。９ｉ−ｐｂ−ｉ９ｂの共晶合金の
組成は重量比でａｓｓｓ％．Ｐｂ４０％，Ｓｂ４％で，
合金の超電導臨界温度Ｔｃは８．９にと高く、また融点
もおよそ１０５Ｃと低い。このように比較的高いＴｃを
示す合金組成の範囲はＰｂが３３〜４２％，Ｓｂが２〜
１１％，残，？Ｂｉ （重量比）である。１３ｉ−ｐｂ
−Ｂｂ金合金突起電極はフォトリングラフィ技術と蒸着
法あるいはメッキ法によって形成する。
上記突起電極は，ＬＳＩチップ内に形成したＮｂ電極の
パッド部に，拡散防止用突起電極下地金属層を介して形
成される。この拡散防止用突起電極下地金属層は、前記
突起電極とＮｂ電極の相互拡散の防止と両電極金属の接
着性の向上のために設けるもので，一般にはｐ ｄ ／
Ａ ｕ，が用いられている。
パッド部に，拡散防止用突起電極下地金属層を介して形
成される。この拡散防止用突起電極下地金属層は、前記
突起電極とＮｂ電極の相互拡散の防止と両電極金属の接
着性の向上のために設けるもので，一般にはｐ ｄ ／
Ａ ｕ，が用いられている。
ｉ 実施例
以下、本発明を実施例を参照してｆＰ細に説明する。ろ
らかしめ清浄化処理したシリコン単結晶基板ｌ上に熱酸
化法によシ厚さ約６０００人のｓｒｏｔ層２を形成する
。再び基板を清浄化処理したのち、１ ０−”ｌ’ｏｒ
ｒ以下の高真空中でＮｂを約３０００人の厚さに蒸着す
る。つぎに７オトレジストと弗酸−硝酸水溶液を用いて
Ｎｂを所望のパターンにエツチングし、下部電極３を形
成する。つぎに前記ＮｂｉｌＥ他面上に層間絶縁Ｍ４の
ｓｉｏｆ．形成する。
らかしめ清浄化処理したシリコン単結晶基板ｌ上に熱酸
化法によシ厚さ約６０００人のｓｒｏｔ層２を形成する
。再び基板を清浄化処理したのち、１ ０−”ｌ’ｏｒ
ｒ以下の高真空中でＮｂを約３０００人の厚さに蒸着す
る。つぎに７オトレジストと弗酸−硝酸水溶液を用いて
Ｎｂを所望のパターンにエツチングし、下部電極３を形
成する。つぎに前記ＮｂｉｌＥ他面上に層間絶縁Ｍ４の
ｓｉｏｆ．形成する。
その際り７トオフプロセスを用いて前記Ｎｂ電極の一部
が露出するように開口部を設ける。つぎに前記開口部に
露出したＮｂ電極表面をｓｘｉｏ−”Ｔｏｒｒ Ｋ＃Ｃ
圧し′ｆｃＡｒ雰囲気中でスパッタクリーニングしたの
ち、引続いて５ Ｘ １ ０−”ｆｏｒｒ以下に減圧し
、Ａ ’ガスを放出したのち０，ガスを導入してから１
０−２ＴＯｒｒに減圧する。０，ガス圧が一定になって
から高周波出力２０Ｗで発生した酸素プラズマ中で露出
したＮｂ電極表面に厚さ約３０人のトンネル障壁層５の
Ｎｂ酸化物膜を形成する。ついでＮｂを約４０００人の
厚さに蒸着して上部電極６を形成する。つぎにＳｉＯを
蒸着して前記電極表面に層間絶縁層（保護膜）７を形成
する。なおこれら層間絶縁膜はＳｉＯ以外に５ｉｏｔあ
るいはＳｉ、Ｎ、 ｓ ポリイミド樹脂等を用いてもよ
い。ついでウェハ全面にＮｂ電極と突起電極との拡散防
止と接着性向上のための突起電極下地金属８．９を蒸着
する。この突起電極下地金属層には一般に厚さ約１００
０人のＰｄ／ＡＵの積層膜が用いられている。この突起
電極下地金属膜は、電気メツキ法によりバンプを形成す
る場合の電極として使用する。
が露出するように開口部を設ける。つぎに前記開口部に
露出したＮｂ電極表面をｓｘｉｏ−”Ｔｏｒｒ Ｋ＃Ｃ
圧し′ｆｃＡｒ雰囲気中でスパッタクリーニングしたの
ち、引続いて５ Ｘ １ ０−”ｆｏｒｒ以下に減圧し
、Ａ ’ガスを放出したのち０，ガスを導入してから１
０−２ＴＯｒｒに減圧する。０，ガス圧が一定になって
から高周波出力２０Ｗで発生した酸素プラズマ中で露出
したＮｂ電極表面に厚さ約３０人のトンネル障壁層５の
Ｎｂ酸化物膜を形成する。ついでＮｂを約４０００人の
厚さに蒸着して上部電極６を形成する。つぎにＳｉＯを
蒸着して前記電極表面に層間絶縁層（保護膜）７を形成
する。なおこれら層間絶縁膜はＳｉＯ以外に５ｉｏｔあ
るいはＳｉ、Ｎ、 ｓ ポリイミド樹脂等を用いてもよ
い。ついでウェハ全面にＮｂ電極と突起電極との拡散防
止と接着性向上のための突起電極下地金属８．９を蒸着
する。この突起電極下地金属層には一般に厚さ約１００
０人のＰｄ／ＡＵの積層膜が用いられている。この突起
電極下地金属膜は、電気メツキ法によりバンプを形成す
る場合の電極として使用する。
つぎにウェハ全面にホトレジストを塗布したのち突起電
極を形成するため、所望の個所に開口部を設け、突起電
極下地金属を露出させたメッキ用レジストハターンを形
成する。つぎに前記ウェハを塩化ビスマスを主成分とす
るＢｉメッキ液に浸漬し厚さ約５７μｍの１３ｉを形成
する。つぎにホう弗化鉛を主成分とするｐｂメッキ液に
前記ウェハを浸漬し前記ＳｉＯ上に厚さ約３６μｍのｐ
ｂを形成する。さらに塩化アンチモンを生成分とするＳ
ｂメッキ液に前記ウエノ１を浸漬し、ＰｂＯ上に厚さ約
８μｍのＳｂを形成する。その後前記ウェハをあらかじ
め加熱しである電気炉に挿入し約１２０ＣのＡｒ、Ｎｓ
あるいはＮｘ ＋ Ｈ！ （５％）の雰囲気中で前記積
層メッキ層を瞬時溶融させ、半球状のＢｉ−ｐｂ−Ｂｂ
の超電導突起電極１０を形成する。一般にメッキ法によ
って半球状の突起′＃ｌＬ惚１０を形成する場合、突起
電極の寸法は、メッキ用レジストの開口部の寸法とメッ
キの厚さによって制御する。突起を種下地金属膜上のメ
ツキレシスト開口部の寸法を６０μｍｏとした場合、前
述の方法によれば゛、ｄ径約１３０μｍφの半球状の突
起電極を形成することができる。つぎにメツキレシスト
を除去したのち半球状の突起を憔をマスクにして不用な
突−起ｉ！極下地金属膜（Ｐｄ／ＡＵ）を除去する。以
上述べた方法によってＢニールｂ−８ｂからなる低融点
の超電導突起電極を作成することができる。
極を形成するため、所望の個所に開口部を設け、突起電
極下地金属を露出させたメッキ用レジストハターンを形
成する。つぎに前記ウェハを塩化ビスマスを主成分とす
るＢｉメッキ液に浸漬し厚さ約５７μｍの１３ｉを形成
する。つぎにホう弗化鉛を主成分とするｐｂメッキ液に
前記ウェハを浸漬し前記ＳｉＯ上に厚さ約３６μｍのｐ
ｂを形成する。さらに塩化アンチモンを生成分とするＳ
ｂメッキ液に前記ウエノ１を浸漬し、ＰｂＯ上に厚さ約
８μｍのＳｂを形成する。その後前記ウェハをあらかじ
め加熱しである電気炉に挿入し約１２０ＣのＡｒ、Ｎｓ
あるいはＮｘ ＋ Ｈ！ （５％）の雰囲気中で前記積
層メッキ層を瞬時溶融させ、半球状のＢｉ−ｐｂ−Ｂｂ
の超電導突起電極１０を形成する。一般にメッキ法によ
って半球状の突起′＃ｌＬ惚１０を形成する場合、突起
電極の寸法は、メッキ用レジストの開口部の寸法とメッ
キの厚さによって制御する。突起を種下地金属膜上のメ
ツキレシスト開口部の寸法を６０μｍｏとした場合、前
述の方法によれば゛、ｄ径約１３０μｍφの半球状の突
起電極を形成することができる。つぎにメツキレシスト
を除去したのち半球状の突起を憔をマスクにして不用な
突−起ｉ！極下地金属膜（Ｐｄ／ＡＵ）を除去する。以
上述べた方法によってＢニールｂ−８ｂからなる低融点
の超電導突起電極を作成することができる。
なお実施例にはメッキ法によるＢｉ−ｐｂ−８ｂ積噛膜
の形成法についてのみ記載したが、それら −積ｒ＠
膜の形成法として真空蒸着法を採用して行っても、まっ
たく同様の結果が得られた。
の形成法についてのみ記載したが、それら −積ｒ＠
膜の形成法として真空蒸着法を採用して行っても、まっ
たく同様の結果が得られた。
また本発明の実施例においては突起電極を構成する各々
の金属を積層したのち、瞬時溶融させて半球状の電極を
作製する方法について述べたが、Ｂｉ、ｐｂ、ｓｂの３
源同時蒸着法によって作製した場合においても前記実施
例と同様の結果が得られる。
の金属を積層したのち、瞬時溶融させて半球状の電極を
作製する方法について述べたが、Ｂｉ、ｐｂ、ｓｂの３
源同時蒸着法によって作製した場合においても前記実施
例と同様の結果が得られる。
６、まとめ
以上説明したごとく本発明によれば、トンネル接合型ジ
ョセフソ／Ｌ８１の外部接続用突起電極が安定に再現よ
く作成できるようになシ、シかも１２０Ｃ以下の低い温
度で前記ＬＳ Ｉｆｔ実装基板にリフローボンディング
が可能となり、ジョセフソ／ＬｓＩの組立ての歩留りと
信頼性が著しく向上した。
ョセフソ／Ｌ８１の外部接続用突起電極が安定に再現よ
く作成できるようになシ、シかも１２０Ｃ以下の低い温
度で前記ＬＳ Ｉｆｔ実装基板にリフローボンディング
が可能となり、ジョセフソ／ＬｓＩの組立ての歩留りと
信頼性が著しく向上した。
第１図は、本発明におけるトシネル型ジョセフソ／接合
素子の断面図を示す。 １・・・基板、２・・・絶縁層＜５ｉｏｔ層）、３・・
・下部電極、４・・・層間絶縁膜、５・・・トンネル障
壁層、６・・・上部電極、７・・・保護膜、８．９・・
・突起電極下地金属膜、１０・・・接続端子用突起電極
。
素子の断面図を示す。 １・・・基板、２・・・絶縁層＜５ｉｏｔ層）、３・・
・下部電極、４・・・層間絶縁膜、５・・・トンネル障
壁層、６・・・上部電極、７・・・保護膜、８．９・・
・突起電極下地金属膜、１０・・・接続端子用突起電極
。
Claims (1)
- 二つの超電導薄膜の間に極薄のトンネル障壁層を挾んた
サンドイッチ構造からなる超電導薄膜機能素子において
、該機能素子の外部接続用端子電極がＨｉ−Ｐｂ−８ｂ
の三元合金で構成されたこと１に待機とする超電導薄膜
機能素子の接続端子用突起電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195702A JPS5897880A (ja) | 1981-12-07 | 1981-12-07 | 超電導薄膜機能素子の接続端子用突起電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195702A JPS5897880A (ja) | 1981-12-07 | 1981-12-07 | 超電導薄膜機能素子の接続端子用突起電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897880A true JPS5897880A (ja) | 1983-06-10 |
Family
ID=16345553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195702A Pending JPS5897880A (ja) | 1981-12-07 | 1981-12-07 | 超電導薄膜機能素子の接続端子用突起電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897880A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154613A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 極低温用半導体装置 |
| US5447908A (en) * | 1987-07-17 | 1995-09-05 | Sumitomo Electric Industries, Ltd. | Superconducting thin film and a method for preparing the same |
-
1981
- 1981-12-07 JP JP56195702A patent/JPS5897880A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154613A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 極低温用半導体装置 |
| US5447908A (en) * | 1987-07-17 | 1995-09-05 | Sumitomo Electric Industries, Ltd. | Superconducting thin film and a method for preparing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| US3663184A (en) | Solder bump metallization system using a titanium-nickel barrier layer | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US4360142A (en) | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JP4685834B2 (ja) | 集積回路デバイス | |
| EP0037852B1 (en) | Connection for superconductive circuitry | |
| US20040157450A1 (en) | Waferlevel method for direct bumping on copper pads in integrated circuits | |
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| KR20000028968A (ko) | 집적 회로 칩을 지지 기판에 접착시키는 방법 및 집적회로 패키지 | |
| US4290079A (en) | Improved solder interconnection between a semiconductor device and a supporting substrate | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPS5897880A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JPH0158875B2 (ja) | ||
| JPS63128648A (ja) | 半導体装置 | |
| JP3272945B2 (ja) | 配線基板の製造方法 | |
| JPS5897881A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JP2005268442A (ja) | 半導体装置およびその製造方法 | |
| JPS63122155A (ja) | 半導体チツプの接続バンプ | |
| JPS59107586A (ja) | 超伝導フリツプチツプボンデイング方法 | |
| JPH0114715B2 (ja) | ||
| JPS6260836B2 (ja) | ||
| JPH08213401A (ja) | バンプ電極及びその製造方法 |