JPH0158875B2 - - Google Patents
Info
- Publication number
- JPH0158875B2 JPH0158875B2 JP59126459A JP12645984A JPH0158875B2 JP H0158875 B2 JPH0158875 B2 JP H0158875B2 JP 59126459 A JP59126459 A JP 59126459A JP 12645984 A JP12645984 A JP 12645984A JP H0158875 B2 JPH0158875 B2 JP H0158875B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- superconducting
- electrode
- metal film
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 claims description 104
- 238000000034 method Methods 0.000 claims description 19
- 229910045601 alloy Inorganic materials 0.000 claims description 17
- 239000000956 alloy Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000010953 base metal Substances 0.000 claims description 13
- 229910020012 Nb—Ti Inorganic materials 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910001128 Sn alloy Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910001152 Bi alloy Inorganic materials 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910018956 Sn—In Inorganic materials 0.000 description 1
- 229910018978 Sn—In—Bi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ジヨセフソン接合素子を搭載した超
電導集積回路の外部接続に用いる超電導突起電極
用下地金属膜に関するものである。
電導集積回路の外部接続に用いる超電導突起電極
用下地金属膜に関するものである。
トンネル型ジヨセフソン接合素子は、２つの超
電導薄膜の間に厚さ数nmの極めて薄い絶縁膜を
挾んだサンドイツチ構造で、極低温（〜4K）に
おける超電導トンネル現象を応用したスイツチン
グ素子である。この素子は、従来の半導体素子に
比べ、スイツチング速度は約１桁早く、消費電力
は約３桁小さいという特長があり、将来の超高速
計算機用の論理演算素子、記憶素子として期待さ
れている。これらの素子を構成するための超電導
薄膜には、おもにPb・In・Au合金、Pb・Bi合
金、Pb・Au合金、Nb及びNbNなどが用いられ
ている。また極薄のトンネル障壁層にはPb及び
Inの酸化物あるいはNbの酸化物が用いられてい
る。ところでこれらジヨセフソン接合素子を超高
速計算機用の素子として用いるためにはそれらを
LSIレベルに集積化したチツプを多数用いて実装
し、モジユールした論理演算回路、記憶回路を開
発する必要がある。LSIチツプをモジユール基板
に実装する上で特に留意すべきことは、 (1) 超電算LSIチツプと他の超電導LSIチツプを
配線を介して接続する場合、それらの配線、接
続用電極（入、出力信号の取出し電極）は、全
て超電導金属で構成する必要のあること、 (2) LSIチツプの実装基板へのボンデイングは薄
膜のトンネル障壁層の劣化防止のため極力低温
で行う必要のあること、 などである。
電導薄膜の間に厚さ数nmの極めて薄い絶縁膜を
挾んだサンドイツチ構造で、極低温（〜4K）に
おける超電導トンネル現象を応用したスイツチン
グ素子である。この素子は、従来の半導体素子に
比べ、スイツチング速度は約１桁早く、消費電力
は約３桁小さいという特長があり、将来の超高速
計算機用の論理演算素子、記憶素子として期待さ
れている。これらの素子を構成するための超電導
薄膜には、おもにPb・In・Au合金、Pb・Bi合
金、Pb・Au合金、Nb及びNbNなどが用いられ
ている。また極薄のトンネル障壁層にはPb及び
Inの酸化物あるいはNbの酸化物が用いられてい
る。ところでこれらジヨセフソン接合素子を超高
速計算機用の素子として用いるためにはそれらを
LSIレベルに集積化したチツプを多数用いて実装
し、モジユールした論理演算回路、記憶回路を開
発する必要がある。LSIチツプをモジユール基板
に実装する上で特に留意すべきことは、 (1) 超電算LSIチツプと他の超電導LSIチツプを
配線を介して接続する場合、それらの配線、接
続用電極（入、出力信号の取出し電極）は、全
て超電導金属で構成する必要のあること、 (2) LSIチツプの実装基板へのボンデイングは薄
膜のトンネル障壁層の劣化防止のため極力低温
で行う必要のあること、 などである。
上記２項目は、従来の半導体プロセスと著しく
異るところである。
異るところである。
従来、LSIチツプと外部電極との接続かAl電極
−Al細線による超音波ワイヤボンデイング、Au
電極−Au細線、Al電極−Au細線による熱圧着ワ
イヤボンデイング、Au電極−Snメツキリードあ
るいは半田電極−半田電極によるリフローボンデ
イングなどが使用されている。これらの方法のう
ち、超電導LSIの組立に適用が可能な方法は、半
田電極によるリフローボンデイングである。これ
は半田電極自身が超電導特性を示すこと、またチ
ツプ実装による配線長は他の方法に比べ短くで
き、高密度実装に適しているなどによる。一般に
リフローボンデイングに使用される半田の成分は
重量比でPbが60％、Snが40％からなるPb−Sn合
金（共晶合金）で、その融点は183℃である。通
常、半田電極を形成したLSI（Si−LSI）を実装基
板上にリフローボンデイングする場合、LSIと基
板をおよそ200〜300℃に加熱し、電極材料の半田
を溶融させて目的を達成している。本方式を超電
導LSIチツプの実装基板への搭載法として採用し
た場合、次のような問題が生ずる。すなわちジヨ
セフソン接合素子は、厚さ20〜40Aの極薄の酸化
物障壁層を使用しているが、リフローボンデイン
グ時の熱により、それら酸化物層中の酸素原子
が、上部あるいは下部にある超電導電極内部に拡
散し、接合の界面の状態が変わり、いわゆる超電
導特性が劣化する。Pbを超電導電極として用い
た超電導LSIの場合、前述の如き劣化を防止する
ための許容温度上昇限界はおよそ90℃であり、ま
たNb系を用いた場合はおよそ250℃である。した
がつて従来の半田電極の場合は超電導LSIの組立
にそのまま適用することができない。このため90
℃以下の温度で溶融し、かつそれ自身超電導特性
を示すような突起電極材料の開発が必要である。
それらの代表的な材料は、In・Sn合金、In・
Sn・Bi合金などである。また他の一つの問題は、
前述の突起電極を超電導LSIの端子部に形成する
場合、機械的に十分な大きさの接着強度が得ら
れ、かつ電気的には超電導接続ないしはコンタク
ト抵抗の低い接続が要求される。このため突起電
極と超電導LSIの端子部の間に接続用金属膜（突
起電極下地金属膜）を設けている。一般にそれら
の金属膜はAu／Pb膜（上層Au、下層Pb）が用
いられている。Auは突起電極と下地のPd膜、Pd
膜は超電導LSIチツプに設けた端子電極（一般に
Nb膜を用いる）との接着及び突起電極材がLSI
チツプの端子電極内部に拡散するのを防止するの
を防止する役割を各々担つている。超電導LSIに
使用しているPd／Au二層膜の厚さは夫々1000Å
である。この二層膜は極低温（〜4K）では超電
導特性を示さないため、わずかな抵抗（コンタク
ト抵抗）を示し、ジユール熱による発熱が生ず
る。このため極低温冷媒である液体ヘリウムが気
化して発泡し、超電導LSIの冷却効率を低下させ
る原因になる。冷却効果を改善するには、突起電
極用下地膜に超電導特性を示す接続用金属膜を使
用する必要がある。しかし現状ではそのような金
属膜は未だ見当らない。
−Al細線による超音波ワイヤボンデイング、Au
電極−Au細線、Al電極−Au細線による熱圧着ワ
イヤボンデイング、Au電極−Snメツキリードあ
るいは半田電極−半田電極によるリフローボンデ
イングなどが使用されている。これらの方法のう
ち、超電導LSIの組立に適用が可能な方法は、半
田電極によるリフローボンデイングである。これ
は半田電極自身が超電導特性を示すこと、またチ
ツプ実装による配線長は他の方法に比べ短くで
き、高密度実装に適しているなどによる。一般に
リフローボンデイングに使用される半田の成分は
重量比でPbが60％、Snが40％からなるPb−Sn合
金（共晶合金）で、その融点は183℃である。通
常、半田電極を形成したLSI（Si−LSI）を実装基
板上にリフローボンデイングする場合、LSIと基
板をおよそ200〜300℃に加熱し、電極材料の半田
を溶融させて目的を達成している。本方式を超電
導LSIチツプの実装基板への搭載法として採用し
た場合、次のような問題が生ずる。すなわちジヨ
セフソン接合素子は、厚さ20〜40Aの極薄の酸化
物障壁層を使用しているが、リフローボンデイン
グ時の熱により、それら酸化物層中の酸素原子
が、上部あるいは下部にある超電導電極内部に拡
散し、接合の界面の状態が変わり、いわゆる超電
導特性が劣化する。Pbを超電導電極として用い
た超電導LSIの場合、前述の如き劣化を防止する
ための許容温度上昇限界はおよそ90℃であり、ま
たNb系を用いた場合はおよそ250℃である。した
がつて従来の半田電極の場合は超電導LSIの組立
にそのまま適用することができない。このため90
℃以下の温度で溶融し、かつそれ自身超電導特性
を示すような突起電極材料の開発が必要である。
それらの代表的な材料は、In・Sn合金、In・
Sn・Bi合金などである。また他の一つの問題は、
前述の突起電極を超電導LSIの端子部に形成する
場合、機械的に十分な大きさの接着強度が得ら
れ、かつ電気的には超電導接続ないしはコンタク
ト抵抗の低い接続が要求される。このため突起電
極と超電導LSIの端子部の間に接続用金属膜（突
起電極下地金属膜）を設けている。一般にそれら
の金属膜はAu／Pb膜（上層Au、下層Pb）が用
いられている。Auは突起電極と下地のPd膜、Pd
膜は超電導LSIチツプに設けた端子電極（一般に
Nb膜を用いる）との接着及び突起電極材がLSI
チツプの端子電極内部に拡散するのを防止するの
を防止する役割を各々担つている。超電導LSIに
使用しているPd／Au二層膜の厚さは夫々1000Å
である。この二層膜は極低温（〜4K）では超電
導特性を示さないため、わずかな抵抗（コンタク
ト抵抗）を示し、ジユール熱による発熱が生ず
る。このため極低温冷媒である液体ヘリウムが気
化して発泡し、超電導LSIの冷却効率を低下させ
る原因になる。冷却効果を改善するには、突起電
極用下地膜に超電導特性を示す接続用金属膜を使
用する必要がある。しかし現状ではそのような金
属膜は未だ見当らない。
本発明は、前述の問題点を解消するために考案
されたもので、機械的に十分な大きさの接着強度
が得られ、コンタクト抵抗のない、しかも拡散防
止効果の優れた、突起電極下地金属膜とその製造
方法を提供するためになされたものである。
されたもので、機械的に十分な大きさの接着強度
が得られ、コンタクト抵抗のない、しかも拡散防
止効果の優れた、突起電極下地金属膜とその製造
方法を提供するためになされたものである。
本発明は、最下層にNb−Tiの合金膜を、上層
にAu、Ag、Cuのいずれか一つの金属膜で構成し
た積層膜を超電導接続用突起電極の下地金属膜と
して、超電導LSIチツプ内に設けた外部接続用端
子電極上に形成するものである。Nb−Ti合金膜
は、超電導LSIチツプの外部接続用端子電極の
Nbと低温成膜においても十分な接着性が得られ、
しかも極低温下で安定な超電導特性（Nb：20％
以上でTc＞7K）を示すこと、さらに、上層に形
成するAu、Ag、Cuとの接着性も優れている。ま
た、Nb−Ti合金膜はAu、Ag、Cuとの拡散に対
しても障壁性があり、金属的に安定であるなど、
超電導LSIチツプの電極用材料として優れた特性
を示すことが判明した。
にAu、Ag、Cuのいずれか一つの金属膜で構成し
た積層膜を超電導接続用突起電極の下地金属膜と
して、超電導LSIチツプ内に設けた外部接続用端
子電極上に形成するものである。Nb−Ti合金膜
は、超電導LSIチツプの外部接続用端子電極の
Nbと低温成膜においても十分な接着性が得られ、
しかも極低温下で安定な超電導特性（Nb：20％
以上でTc＞7K）を示すこと、さらに、上層に形
成するAu、Ag、Cuとの接着性も優れている。ま
た、Nb−Ti合金膜はAu、Ag、Cuとの拡散に対
しても障壁性があり、金属的に安定であるなど、
超電導LSIチツプの電極用材料として優れた特性
を示すことが判明した。
一般にNb、Tiは高融点金属であり、合金膜の
形成には高温の熱処理が必要である。超電導LSI
の製造過程では接合特性の変化を抑制するため高
温での熱処理を導入することができず、それ故良
質の合金電極膜を使用することが不可能であつ
た。しかしそれら合金膜の成膜法を改良すること
で、低温でそれらの合金膜が作製できることがわ
かつた。すなわち前記合金膜の作製法として高速
スパツタ法を応用し、その際ターゲツトとして
Nbが内側に、Tiを外側に配置した２重の環状電
極を用い、放電中のプラズマリングを外部の電磁
石によつて制御することにより、Nb、あるいは
Tiを同時にまたは、いずれから優先的に堆積で
きるようにした。これにより、Nb、Ti各々の濃
度を任意に変えた積層膜を形成することができ、
しかも同一装置内で、200〜250℃の加熱処理する
ことにより、積層膜を合金化することが可能にな
つた。
形成には高温の熱処理が必要である。超電導LSI
の製造過程では接合特性の変化を抑制するため高
温での熱処理を導入することができず、それ故良
質の合金電極膜を使用することが不可能であつ
た。しかしそれら合金膜の成膜法を改良すること
で、低温でそれらの合金膜が作製できることがわ
かつた。すなわち前記合金膜の作製法として高速
スパツタ法を応用し、その際ターゲツトとして
Nbが内側に、Tiを外側に配置した２重の環状電
極を用い、放電中のプラズマリングを外部の電磁
石によつて制御することにより、Nb、あるいは
Tiを同時にまたは、いずれから優先的に堆積で
きるようにした。これにより、Nb、Ti各々の濃
度を任意に変えた積層膜を形成することができ、
しかも同一装置内で、200〜250℃の加熱処理する
ことにより、積層膜を合金化することが可能にな
つた。
前述の方法により得られたNb−Ti合金膜の超
電導遷移温度Tcは6.5〜9.5Kであり、超電導LSI
の電極下地膜として適していることが判明した。
電導遷移温度Tcは6.5〜9.5Kであり、超電導LSI
の電極下地膜として適していることが判明した。
以下、本発明を実施例を参照して、第１図によ
り詳細に説明する。
り詳細に説明する。
実施例 １
あらかじめ清浄化処理したシリコン単結晶基板
１上に熱酸化により厚さ約600nmのSiO2層２を
形成する。再び基板を清浄化処理したのち、真空
装置内に入れ、５×10-8Torr以下の高真空中で
Nbを約300nmの厚さに蒸着する。なお、Nb膜は
前述の真空蒸着法のほかにスパツタ法によつても
良い。つぎにフオトエツチング法によりNbを所
望のパターンに加工し、グランドプレーン３を形
成する。化学エツチング法では一般にHF−
HNO3混合液が、また物理エツチング法では、
Ar、CF4などのイオンエツチング法を用いる。こ
のグランドプレーンは、超電導LSIの能動素子部
に形成したジヨセフソン接合のための外部磁気の
遮へいの効果、及び制御線から発生する磁束のミ
ラー効果のほか、LSI内のアース端子、ならびに
突起電極用の端子４の役割を担う。つぎに前述の
アース端子及び突起電極用の端子に使用するNb
膜表面を陽極酸化し、グランドプレーン保護膜６
を形成したのちSiO膜からなる第１層間絶縁膜６
を形成する。つぎにMo膜からなる抵抗７を、つ
いでSiO膜からなる抵抗絶縁膜８を、さらにNb
膜からなる配線接続層９及び下部電極膜１０を形
成する。つぎにSiO膜からなる第２層間絶縁膜１
１を形成したのちプラズマ酸化法により所望の下
部電極表面にトンネル障壁層１２を形成し、引続
いてNb膜からなる上部電極膜１３を形成する。
さらにSiO膜からなる第３層間絶縁膜１４を、つ
づいて制御線１５及び第４層間絶縁膜１６を形成
する。つぎに突起電極用の端子４のNb表面を１
０-3TorrのArガス減圧下でスパツタエツチング
したのち、高速スパツタ法により、まず、Nb１
７を50nm、つぎにTi１８を50nm堆積させたの
ち250℃で30分間加熱・拡散処理しNb−Tiの合
金膜を形成する。つぎにAu１９を100nmの厚さ
に蒸着する。その後前記積層をArイオンを用い
てドライエツチングし、所望のパターン形状とし
た。
１上に熱酸化により厚さ約600nmのSiO2層２を
形成する。再び基板を清浄化処理したのち、真空
装置内に入れ、５×10-8Torr以下の高真空中で
Nbを約300nmの厚さに蒸着する。なお、Nb膜は
前述の真空蒸着法のほかにスパツタ法によつても
良い。つぎにフオトエツチング法によりNbを所
望のパターンに加工し、グランドプレーン３を形
成する。化学エツチング法では一般にHF−
HNO3混合液が、また物理エツチング法では、
Ar、CF4などのイオンエツチング法を用いる。こ
のグランドプレーンは、超電導LSIの能動素子部
に形成したジヨセフソン接合のための外部磁気の
遮へいの効果、及び制御線から発生する磁束のミ
ラー効果のほか、LSI内のアース端子、ならびに
突起電極用の端子４の役割を担う。つぎに前述の
アース端子及び突起電極用の端子に使用するNb
膜表面を陽極酸化し、グランドプレーン保護膜６
を形成したのちSiO膜からなる第１層間絶縁膜６
を形成する。つぎにMo膜からなる抵抗７を、つ
いでSiO膜からなる抵抗絶縁膜８を、さらにNb
膜からなる配線接続層９及び下部電極膜１０を形
成する。つぎにSiO膜からなる第２層間絶縁膜１
１を形成したのちプラズマ酸化法により所望の下
部電極表面にトンネル障壁層１２を形成し、引続
いてNb膜からなる上部電極膜１３を形成する。
さらにSiO膜からなる第３層間絶縁膜１４を、つ
づいて制御線１５及び第４層間絶縁膜１６を形成
する。つぎに突起電極用の端子４のNb表面を１
０-3TorrのArガス減圧下でスパツタエツチング
したのち、高速スパツタ法により、まず、Nb１
７を50nm、つぎにTi１８を50nm堆積させたの
ち250℃で30分間加熱・拡散処理しNb−Tiの合
金膜を形成する。つぎにAu１９を100nmの厚さ
に蒸着する。その後前記積層をArイオンを用い
てドライエツチングし、所望のパターン形状とし
た。
なお、前述のドライエツチングではArのみ記
載したが、その他にCF4、CCl4ガスを用いたドラ
イエツチングによつても良好な形状のパターンを
形成できることを確認している。
載したが、その他にCF4、CCl4ガスを用いたドラ
イエツチングによつても良好な形状のパターンを
形成できることを確認している。
つぎに前記突起電極用地膜に対し、幾何学的に
対応させた位置に穿孔部を設けたMoメタルマス
クを基板１に積み重ね位置合せを行つたのち、マ
スク用治具に固定する。つぎに蒸着装置内に前記
治具を装着し、突起電極材であるPb−Sn、Sn−
In、Sn−In−Bi、Pb−Sn−Bi、Pb−Sn−In、な
どのいずれか一組の金属材料系を選び、５×
10-7Torr以下の真空中で加熱蒸発させ、突起電
極２０を形成する。この突起電極の横断面の形状
は、前記メタルマスクに形成した穿孔部の形状に
よつて決まるが、丸形、あるいは方形のどちらを
選んでも良い。本実施例では丸形を用い、蒸着金
属の直径は150μｍφ、高さは30μｍとした。その
後メタルマスクを取はずし、基板１を５％の水素
ガスを含む窒素ガス雰囲気中で200℃に加熱し、
前記突起電極材２０をリフローさせ、表面張力を
利用し半球状の突起電極とした。なお、球状の突
起電極の直径はおよそ100μｍである。以上述べ
た方法により作製した突起電極下地金属膜を用い
た場合の電極膜とのコンタクト抵抗は常温で
0.001〜0.002Ω／□であり、従来の突起電極下地
金属膜のおよそ1/3程度に低減できるほか、4Kの
極低温下では超電導状態を示すことがわかつた。
また、突起電極の接着強度は、１電極当りの剪断
強度で45〜65gが得られ、機械的に十分な強度が
得られることを確認した。
対応させた位置に穿孔部を設けたMoメタルマス
クを基板１に積み重ね位置合せを行つたのち、マ
スク用治具に固定する。つぎに蒸着装置内に前記
治具を装着し、突起電極材であるPb−Sn、Sn−
In、Sn−In−Bi、Pb−Sn−Bi、Pb−Sn−In、な
どのいずれか一組の金属材料系を選び、５×
10-7Torr以下の真空中で加熱蒸発させ、突起電
極２０を形成する。この突起電極の横断面の形状
は、前記メタルマスクに形成した穿孔部の形状に
よつて決まるが、丸形、あるいは方形のどちらを
選んでも良い。本実施例では丸形を用い、蒸着金
属の直径は150μｍφ、高さは30μｍとした。その
後メタルマスクを取はずし、基板１を５％の水素
ガスを含む窒素ガス雰囲気中で200℃に加熱し、
前記突起電極材２０をリフローさせ、表面張力を
利用し半球状の突起電極とした。なお、球状の突
起電極の直径はおよそ100μｍである。以上述べ
た方法により作製した突起電極下地金属膜を用い
た場合の電極膜とのコンタクト抵抗は常温で
0.001〜0.002Ω／□であり、従来の突起電極下地
金属膜のおよそ1/3程度に低減できるほか、4Kの
極低温下では超電導状態を示すことがわかつた。
また、突起電極の接着強度は、１電極当りの剪断
強度で45〜65gが得られ、機械的に十分な強度が
得られることを確認した。
第２図ａは、上記により得られる下地金属膜の
断面構造を示す。
断面構造を示す。
また、本実施例では突起電極下地金属膜の作製
法として、Nb−Ti合金膜及びAu膜の組合せにつ
いて述べたが、上層膜にAgおよびCuを各々用い
た場合についても本実施例と同様の結果が得られ
ている。
法として、Nb−Ti合金膜及びAu膜の組合せにつ
いて述べたが、上層膜にAgおよびCuを各々用い
た場合についても本実施例と同様の結果が得られ
ている。
実施例 ２
実施例１では突起電極下地膜の構成材料である
Ni−Ti合金膜の作製法として拡散方式の一例を
述べたが、つぎに第二の実施例について述べる。
Ni−Ti合金膜の作製法として拡散方式の一例を
述べたが、つぎに第二の実施例について述べる。
Si単結晶基板１上にグランドプレーン３、グラ
ンドプレーン保護膜５、第１層間絶縁膜６、抵抗
７、抵抗絶縁膜８、配線接続層９、下部電極膜１
０、第２層間絶縁膜１１、トンネル障壁層１２、
上部電極膜１３、第３層間絶縁膜１４、制御線１
５及び第４層間絶縁膜１６を各々実施例１と同様
の方法で作製する。つぎに突起電極用の端子４の
Nb表面を10-3TorrのArガス減圧下でスパツタエ
ツチングしたのち、高速スパツタ法によりNb１
７とTi１８を5nmづつ交互に繰返して積層し、
最表面層にTi膜を形成した積層膜２１を100nm
の厚さに作製する。そののち250℃で30分間加熱、
拡散処理し、最表面にTi濃度の高いNb−Ti合金
膜を形成する。つぎにAu膜１９、突起電極２０
を形成し、最後にリフロー処理を行い、半球状の
電極とした。Au膜１９のパターン形成ならびに
突起電極の材料およびリフロー法は、前述の実施
例１と同様である。本方式で作製したNb−Ti合
金膜の超電導臨界温度Tcは８〜9.5Kを示した。
また本方式で作製した突起電極下地金属膜を用い
た場合の突起電極の接着強度も１電極当り45ｇ以
上の強度が得られることを確認した。なお、本実
施例では、Nb及びTiを交互に積層したのち、拡
散処理した場合について示したが、Nb及びTiの
積層膜を形成する際、基板を250℃に加熱した場
合も同様な性質が得られる。この場合拡散処理を
省くことが出来る。
ンドプレーン保護膜５、第１層間絶縁膜６、抵抗
７、抵抗絶縁膜８、配線接続層９、下部電極膜１
０、第２層間絶縁膜１１、トンネル障壁層１２、
上部電極膜１３、第３層間絶縁膜１４、制御線１
５及び第４層間絶縁膜１６を各々実施例１と同様
の方法で作製する。つぎに突起電極用の端子４の
Nb表面を10-3TorrのArガス減圧下でスパツタエ
ツチングしたのち、高速スパツタ法によりNb１
７とTi１８を5nmづつ交互に繰返して積層し、
最表面層にTi膜を形成した積層膜２１を100nm
の厚さに作製する。そののち250℃で30分間加熱、
拡散処理し、最表面にTi濃度の高いNb−Ti合金
膜を形成する。つぎにAu膜１９、突起電極２０
を形成し、最後にリフロー処理を行い、半球状の
電極とした。Au膜１９のパターン形成ならびに
突起電極の材料およびリフロー法は、前述の実施
例１と同様である。本方式で作製したNb−Ti合
金膜の超電導臨界温度Tcは８〜9.5Kを示した。
また本方式で作製した突起電極下地金属膜を用い
た場合の突起電極の接着強度も１電極当り45ｇ以
上の強度が得られることを確認した。なお、本実
施例では、Nb及びTiを交互に積層したのち、拡
散処理した場合について示したが、Nb及びTiの
積層膜を形成する際、基板を250℃に加熱した場
合も同様な性質が得られる。この場合拡散処理を
省くことが出来る。
第２図ｂは本実施例で得られる下地金属膜の断
面構造を示す。
面構造を示す。
以上説明したごとく本発明によれば、超電導
LSIの外部接続用突起電極の下地金属膜が安定に
形成できるようになり、接着強度が大きく、コン
タクト抵抗ゼロの超電導特性を示す電極構造が再
現良く作製できるようになつた。
LSIの外部接続用突起電極の下地金属膜が安定に
形成できるようになり、接着強度が大きく、コン
タクト抵抗ゼロの超電導特性を示す電極構造が再
現良く作製できるようになつた。
第１図は、本発明に係る超電導LSIの外部接続
用突起電極部の断面図、第２図ａ，ｂは突起電極
下地金属膜の構造を示す断面図を各々示す。 １……基板、２……絶縁層（SiO2膜）、３……
グランドプレーン、４……超電導LSIの端子電
極、５……グランドプレーン保護膜、６……第１
層間絶縁膜、７……抵抗、８……低抗絶縁膜、９
……配線接続層、１０……下部電極、１１……第
２層間絶縁膜、１２……トンネル障壁層、１３…
…上部電極膜、１４……第３層間絶縁膜、１５…
…制御線、１６……第４層間絶縁膜、１７……
Nb膜、１８……Ti膜、１９……Au膜、２０……
突起電極、２１……積層膜。
用突起電極部の断面図、第２図ａ，ｂは突起電極
下地金属膜の構造を示す断面図を各々示す。 １……基板、２……絶縁層（SiO2膜）、３……
グランドプレーン、４……超電導LSIの端子電
極、５……グランドプレーン保護膜、６……第１
層間絶縁膜、７……抵抗、８……低抗絶縁膜、９
……配線接続層、１０……下部電極、１１……第
２層間絶縁膜、１２……トンネル障壁層、１３…
…上部電極膜、１４……第３層間絶縁膜、１５…
…制御線、１６……第４層間絶縁膜、１７……
Nb膜、１８……Ti膜、１９……Au膜、２０……
突起電極、２１……積層膜。
Claims (1)
- 【特許請求の範囲】 １ 二つの超電導薄膜の間に極薄のトンネル障壁
層を挾んだサンドイツチ構造を主要素子とし、該
素子に超電導性の突起電極を接続してなる超電導
集積回路において、該突起電極の下地金属膜とし
て、Nb−Ti合金膜上の上層膜にAu、Ag、Cuの
いずれか一つの金属膜を用いて構成された積層膜
を用いたことを特徴とする超電導集積回路の端子
電極。 ２ 下部にNbを上部にTiを堆積させたのち合金
化し、その上にAu、Ag、Cuのいずれか一つの金
属膜を被着して下地金属膜としての積層膜を形成
したことを特徴とする超電導集積回路の端子電極
の製造方法。 ３ NbおよびTiを交互に繰返し堆積し、かつ該
堆積層の最上面がTiになるように堆積させたの
のち合金化し、その上に、Au、Ag、Cuのいずれ
か一つの金属膜を被着して、下地金属膜としての
積層膜を形成したことを特徴とする超電導集積回
路の端子電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126459A JPS616882A (ja) | 1984-06-21 | 1984-06-21 | 超電導集積回路の端子電極とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126459A JPS616882A (ja) | 1984-06-21 | 1984-06-21 | 超電導集積回路の端子電極とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS616882A JPS616882A (ja) | 1986-01-13 |
| JPH0158875B2 true JPH0158875B2 (ja) | 1989-12-13 |
Family
ID=14935743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126459A Granted JPS616882A (ja) | 1984-06-21 | 1984-06-21 | 超電導集積回路の端子電極とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616882A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183573A (ja) * | 1986-02-08 | 1987-08-11 | Agency Of Ind Science & Technol | 超電導集積回路 |
| US5227361A (en) * | 1987-05-06 | 1993-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer |
| JPS63314850A (ja) * | 1987-06-18 | 1988-12-22 | Fujitsu Ltd | 半導体装置 |
| US5179426A (en) * | 1987-08-04 | 1993-01-12 | Seiko Epson Corporation | Josephson device |
| NL8800857A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Inrichting en werkwijze voor het vervaardigen van een inrichting. |
-
1984
- 1984-06-21 JP JP59126459A patent/JPS616882A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS616882A (ja) | 1986-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360142A (en) | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate | |
| US6063506A (en) | Copper alloys for chip and package interconnections | |
| US4840302A (en) | Chromium-titanium alloy | |
| JPH0145976B2 (ja) | ||
| EP1334519A2 (en) | Ball limiting metallurgy for input/outputs and methods of fabrication | |
| US4290079A (en) | Improved solder interconnection between a semiconductor device and a supporting substrate | |
| US9373595B2 (en) | Mounting structure and manufacturing method for same | |
| US4316200A (en) | Contact technique for electrical circuitry | |
| JPH0235475B2 (ja) | ||
| JPH0158875B2 (ja) | ||
| JPH02137230A (ja) | 集積回路装置 | |
| US3480841A (en) | Solderable backside ohmic contact metal system for semiconductor devices and fabrication process therefor | |
| JPH0114715B2 (ja) | ||
| JPS6260836B2 (ja) | ||
| JP2641451B2 (ja) | 酸化物超電導集積回路 | |
| JP3213722B2 (ja) | 超伝導集積回路のフリップチップ接続方法 | |
| JPS5897880A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPS59107586A (ja) | 超伝導フリツプチツプボンデイング方法 | |
| JPH0334236B2 (ja) | ||
| JPS5897881A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPS63155743A (ja) | 半導体装置 | |
| JPH0199239A (ja) | 半導体装置 | |
| US7468557B2 (en) | Method of producing an ultra thin electrically conducting film with very low electrical resistance | |
| JPH0845938A (ja) | 半導体装置及びその製造方法 | |
| JP2986948B2 (ja) | ＡｌＮ回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |