JPS62183573A - 超電導集積回路 - Google Patents

超電導集積回路

Info

Publication number
JPS62183573A
JPS62183573A JP61024966A JP2496686A JPS62183573A JP S62183573 A JPS62183573 A JP S62183573A JP 61024966 A JP61024966 A JP 61024966A JP 2496686 A JP2496686 A JP 2496686A JP S62183573 A JPS62183573 A JP S62183573A
Authority
JP
Japan
Prior art keywords
superconducting
terminal electrode
electrode
integrated circuit
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61024966A
Other languages
English (en)
Other versions
JPH0334236B2 (ja
Inventor
Mikio Hirano
幹夫 平野
Hideaki Nakane
中根 英章
Yoshinobu Taruya
良信 樽谷
Ushio Kawabe
川辺 潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP61024966A priority Critical patent/JPS62183573A/ja
Publication of JPS62183573A publication Critical patent/JPS62183573A/ja
Publication of JPH0334236B2 publication Critical patent/JPH0334236B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、超電導集積回路用端子電極に係り、特にジョ
セフソン接合素子を搭載した超電導集積回路の外部接続
に用いる超電導突起電極用下地金属膜に関するものであ
る。
〔発明の背景〕
トンネル型ジョセフソン接合素子は、2つの超電導薄膜
の間に厚さ数nmの極めて薄い絶縁膜を挾んだサンドイ
ッチ構造で、極低温(〜4K)における超電導トンネル
現象を応用したスイッチング素子である。この素子は、
従来の半導体素子に比べ、スイッチング速度は約1桁早
く、消費電力は約3桁小さいという特長があり、将来の
超高速計算機用の論理演算素子、記憶素子として期待さ
れている。これらの素子を構成するための超電導薄膜に
は、主にpb金合金Nb、NbNなどが用いられている
。また極薄のトンネル障壁層にはpb及びInの酸化物
あるいはNbの酸化物が用いられている。ところでこれ
らのジョセフソン接合素子を超高速計算機用の素子とし
て用いるためには、それらをLSIレベルに集積化した
チップを多数用いて実装し、モジュール化した論理演算
回路、記憶回路を開発する必要がある。LSIチップを
モジュール基板に実装する場合、留意すべきことは、 (1)超電導LSIチップと他の超電導LSIチップを
配線を介して接続する場合、それらの配線。
接続用電極(人、出力信号の取出し電極)は、全て超電
導金属で構成する必要のあること。
(2)超電導LSIチップの端子電極上に形成する接続
用突起電極(バンプ)は十分な接着強度を有すること。
(3)LSIチップの実装基板へのボンディングは薄膜
のトンネル障壁層の劣化防止のため極力低温で行う必要
がある。その際LSIチップとモジュール基板とのボン
ディング強度は、300〜4にの熱サイクルに十分耐え
るだけの強度を有すること。
などである。
従来、LSIチップと外部電極との接続はAu電極−A
u細線による超音波ワイヤボンディング。
Au電極−Au細線、Au電極−Au細線による熱圧着
ワイヤボンディング、Au電極−8nメツキリードある
いは半田電極−半田電極によるリフローボンディングな
どが使用されている。これらの方法のうち、超電導LS
Iの組立に適用が可能な方法は、半田電極によるリフロ
ーボンディングである。これは半田電極自身が超電導特
性を示すこと、またチップ実装による配線長は他の方法
に比べ短くでき、高密度実装に適しているなどによる。
半田電極を用いたりフローボンディング方式を超電導L
SIチップの実装基板への搭載法として採用した場合法
のような問題が生ずる。すなわち前述の突起電極を超電
導LSIの端子部に形成する場合、機械的に十分な大き
さの接着強度が得られ、かつ電気的には超電導接続が要
求される。
一般に突起電極と超電導LSIの端子部の間に接3一 層Pd)が用いられている。(シイ−・ワイ・ティング
他、ジャーナル・オブ・エレクトロケミカル・ソサイア
テイ:ソリッドーステート・サイエンス・アンド・テク
ノロジー 第129巻、第4号(1982) [C,Y
、Ting et alJ 、 E 1ectroch
e+*、 S oc、 : S olid−S tat
eScience and Technology V
ol、 129 、 No、 4(1982)]。Au
膜は突起電極と下地のPd膜、Pd膜は超電導LSIチ
ップに設けた端子電極(一般にNb膜を用いる)との接
着及び突起電極材がLSIチップの端子電極内部に拡散
するのを防止する役割を各々担っている。超電導LSI
に使用しているP d / A u 二層膜の厚さは夫
々1100nである。この二層膜は極低温(〜4K)で
は超電導特性を示さないため、わずかな抵抗(コンタク
ト抵抗)を示し、ジュール熱による発熱が生ずる。この
ため極低温冷媒である液体ヘリウムが気化して発泡し、
超電導LSIの冷却効率=4− を低下させる原因になる。またそのようなコンタクト抵
抗があるため、高速で伝送される信号の波形に歪みが生
じ、超電導の高速伝搬特性が低下するなど問題になる。
このような問題を改善するには、突起電極用下地膜に超
電導特性を示す接続用金属膜を使用する必要がある。
〔発明の目的〕
本発明は、前述の問題点を解消するためになされたもの
で、その目的は機械的に十分な大きさの接着強度が得ら
れ、コンタクト抵抗の生じない突起電極下地金属膜を提
供することにある。
〔発明の概要〕
本発明は、超電導集積回路から延在された端子電極面に
、突起電極接着用の下地金属膜を端子電極面に対して部
分的に、例えば島状に散在させて形成し、超電導電極面
と下地金属膜を混在させ、超電導電極面と突起電極の接
続界面では、超電導コンタクトを、−右下地金属膜は超
電導電極と突起電極の間の接着強度維持を、各々同時に
達成させようとするものである。以上述べた方法により
、超電導集積回路の端子電極と、接続用の突起電極の間
の超電導臨界電流は、少くとも600mA以上、突起電
極の接着強度は剪断強度で少くとも50g以上が得られ
ることが判明した。
なお前記突起電極を形成する超電導集積回路の端子部に
形成する下地金属膜は、前述のような島状に点在させる
方法のほか、格子縞状に形成する方法もあり、接着界面
の超電導臨界電流、接着強度共に十分初期の目的を達成
できることを確認した。
〔発明の実施例〕
以下、本発明の実施例を第1図〜第4図により詳細に説
明する。
実施例1 あらかじめ清浄化処理したシリコン単結晶基板1上に熱
酸化により厚さ約600nmのSiO□層2を形成する
。再び基板を清浄化処理したのち、真空装置内に入れ、
5X10−’Torr以下の高真空中でNbを約300
nmの厚さに蒸着する。
なお、Nb膜は前述の真空蒸着法のほかにスパンタ法に
よっても良い。つぎにフォトエツチング法によりNbを
所望のパターンに加工し、グランドプレーン3を形成す
る。化学エツチング法では、一般にHF−HN09混合
液が、また物理エツチング法では、Ar、CF4などの
反応性イオンエツチング法を用いる。このグランドプレ
ーンは、超電導LSIの能動素子部に形成したジョセフ
ソン接合のための外部磁気の遮へいの効果、及び制御線
から発生する磁束のミラー効果のほか、LSI内のアー
ス端子、ならびに突起電極用の端子4の役割を担う。つ
ぎに前述のNb膜上の、アース端子部及び突起電極形成
領域を除いたそれ以外のNb膜上に第1層間絶縁膜5を
形成する。つぎにM o N X膜からなる抵抗6を、
さらにNb/NbN二層膜からなる配線接続層7及び下
部電極膜8を形成する。つぎにSiO膜からなる第2層
間絶縁膜9を形成する。その際下部電極の一部に開口部
を設けNbN面を露出させる。つぎにプラズマ酸化法に
より開口部のNbN下部電極表面にトンネル障壁層10
を形成し、引続いてPb合金からなる上部電極11を形
成する。さらにSiO膜からなる第3層間絶縁膜12を
、つづいて制御線13及び第4層間絶縁膜14を形成す
る。つぎに突起電極用の端子4のNb表面の所望の領域
に、リフトオフ用のレジストパターンを島状に散在させ
形成する。ついでTi21を1100n、Pd22を2
00nm、更にA u 23を300nm堆積させたう
えリフトオフを行い、突起電極用端子部4上の所望の部
分にT i −P d −A u膜15を形成する(第
2図および第3図参照)。その後、前記突起電極用端子
部4を露出させて突起電極形成用レジストステンシルパ
ターンを形成する。つぎにTi−Pd−Au膜が形成さ
れていないNb表面の清浄化のため1O−3Torrに
減圧されたAr雰囲気中でrfスパッタエツチングを行
った。
rf放電電圧は250 V P  P を放電時間は3
0分間である。その後引続いて突起電極の材料であるP
b、Sn、Biを順次蒸着する。蒸着は10””Tor
r以下の真空中で行い、直径は150μmφ、蒸着膜厚
は30μmとした。ついでリフトオフを行い不用部分の
蒸着膜を除去したのち、基板1を5%の水素ガスを含む
窒素ガス雰囲気中で200℃に加熱し、前記突起電極材
をリフローさせ1表面張力を利用して半球状の突起16
とした。なお、球状の突起電極の直径はおよそ100μ
mである。
以上述べた方法により作製した突起電極下地金属膜を用
いた場合の超電導集積回路の電極端子との接続は、4.
2にの極低温下で超電導状態を示した。100μm0内
の端子部に40μm2および30μm2の下地金属膜を
各々5個及び4個形成した場合、得られた超電導臨界電
流は700mAであり、また突起電極1個当りの剪断強
度は60gが得られた。
尚、本実施例では下地金属膜を島状に散在させて形成し
たが、第4図に示すように、下地金属膜を格子縞状に形
成した場合でも同様の効果が得られることを確認してい
る。
また、本実施例では下地金属膜材料としてTi−Pd−
Auについて示したが、T i −P d −A g、
 Cr−Cu−Au、 Cr−Cu−Ag、などを用い
ても同じ効果が得られることを確認している。
〔発明の効果〕
以上説明したごとく、本発明によれば、超電導LSIの
外部接続用突起電極金属が安定に形成でき、コンタクト
抵抗ゼロの超電導特性を示し、しかも接着強度の大きな
電極構造が再現良く作製できるようになった。
【図面の簡単な説明】
第1図は、本発明に係る超電導LSIの外部接続用突起
電極部の断面図、第2図は改良された突起電極下地金属
膜の構造を示す断面図、第3図および第4図は、突起電
極下地金属膜の構造を示す平面図である。 ■・・・基板、2・・・絶縁層(SiO2層)、3・・
・グランドプレーン、4・・・超電導LSIの端子電極
、5・・・第1層間絶縁膜、6・・・抵抗、7・・・配
線層、8・・・下部電極、9・・・第2層間絶縁膜、l
O・・・トンネル障壁層、11・・・上部電極、12・
・・第3層間絶縁膜、13・・・制御線、14・・・第
4層間絶縁膜、15.15’・・・突起電極下地金属膜
、21・・・Ti膜、22・・・Pd膜、23・・・A
u膜。

Claims (1)

  1. 【特許請求の範囲】 1、二つの超電導薄膜の間に極薄のトンネル障壁層を挾
    んだサンドイッチ構造を主要素子とし、該素子に超電導
    性の突起電極を接続してなる超電導集積回路において、
    該突起電極と超電導集積回路の端子電極の間に突起電極
    接着用の下地金属膜を、該端子電極面に対して部分的に
    形成したことを特徴とする超電導集積回路用端子電極。 2、特許請求の範囲第1項において、前記下地金属膜を
    、端子電極面に島状に散在させて形成したことを特徴と
    する超電導集積回路用端子電極。 3、特許請求の範囲第1項において、前記下地金属膜を
    、端子電極面に格子状に形成したことを特徴とする超電
    導集積回路用端子電極。 4、特許請求の範囲第2項又は第3項において、前記下
    地金属膜を端子電極に島状もしくは格子状に形成し、か
    つ端子電極を露出させるために設けた絶縁膜開口部に延
    在させ、該絶縁膜開口部を包囲して形成させたことを特
    徴とする超電導集積回路用端子電極。
JP61024966A 1986-02-08 1986-02-08 超電導集積回路 Granted JPS62183573A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61024966A JPS62183573A (ja) 1986-02-08 1986-02-08 超電導集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61024966A JPS62183573A (ja) 1986-02-08 1986-02-08 超電導集積回路

Publications (2)

Publication Number Publication Date
JPS62183573A true JPS62183573A (ja) 1987-08-11
JPH0334236B2 JPH0334236B2 (ja) 1991-05-21

Family

ID=12152711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61024966A Granted JPS62183573A (ja) 1986-02-08 1986-02-08 超電導集積回路

Country Status (1)

Country Link
JP (1) JPS62183573A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616882A (ja) * 1984-06-21 1986-01-13 Agency Of Ind Science & Technol 超電導集積回路の端子電極とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616882A (ja) * 1984-06-21 1986-01-13 Agency Of Ind Science & Technol 超電導集積回路の端子電極とその製造方法

Also Published As

Publication number Publication date
JPH0334236B2 (ja) 1991-05-21

Similar Documents

Publication Publication Date Title
US4660061A (en) Intermediate normal metal layers in superconducting circuitry
JPS62183573A (ja) 超電導集積回路
WO2004042819A1 (en) Device comprising circuit elements connected by bonding bump structure
JPH0158875B2 (ja)
JPS59229850A (ja) 半導体装置
JPH0114715B2 (ja)
JPS6260836B2 (ja)
JP3213722B2 (ja) 超伝導集積回路のフリップチップ接続方法
JP2641451B2 (ja) 酸化物超電導集積回路
JPS59107586A (ja) 超伝導フリツプチツプボンデイング方法
JPH09252026A (ja) 超伝導装置
JP2698364B2 (ja) 超伝導コンタクトおよびその製造方法
JPS58157181A (ja) 超電導回路用コンタクト
JPS6068681A (ja) 超伝導トランジスタ
JPS5897881A (ja) 超電導薄膜機能素子の接続端子用突起電極
JPH1041557A (ja) 超伝導平面回路及びその製造方法
JPS5897880A (ja) 超電導薄膜機能素子の接続端子用突起電極
JPS586188A (ja) ジヨセフソン接合素子
JPS589382A (ja) ジヨセフソン素子
JPH07183305A (ja) バンプ電極形成方法
JPH08227743A (ja) 酸化物超電導体用金属電極
JPH05251769A (ja) 超電導電流路の接続構造
JPH04127531A (ja) 半導体装置及びその製造方法
JPH07302932A (ja) 超伝導素子のボンディング用パッドおよびその製造方法
JPH0794631A (ja) セラミック回路基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term