JP3213722B2 - 超伝導集積回路のフリップチップ接続方法 - Google Patents
超伝導集積回路のフリップチップ接続方法Info
- Publication number
- JP3213722B2 JP3213722B2 JP10390599A JP10390599A JP3213722B2 JP 3213722 B2 JP3213722 B2 JP 3213722B2 JP 10390599 A JP10390599 A JP 10390599A JP 10390599 A JP10390599 A JP 10390599A JP 3213722 B2 JP3213722 B2 JP 3213722B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- flip
- integrated circuit
- superconducting
- chip connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、超伝導集積回路と回路
ボードとを超伝導状態で接続するためのフリップチップ
接続技術に関するもので、従来のフリップ接続技術と異
なり、高さ数ミクロンの薄膜バンプを用いることで、接
続部のインダクタンスを大幅に低減させ、高速信号伝送
特性を改善させることができる。
ボードとを超伝導状態で接続するためのフリップチップ
接続技術に関するもので、従来のフリップ接続技術と異
なり、高さ数ミクロンの薄膜バンプを用いることで、接
続部のインダクタンスを大幅に低減させ、高速信号伝送
特性を改善させることができる。
【０００２】
【従来の技術】半導体集積回路におけると同様、超伝導
集積回路においても集積回路を登載したチップをチップ
キャリアで支持して用いることが予定されている。そし
て、この際、当該超伝導集積回路チップとチップキャリ
ア間の電気的接続に要する配線長を極めて短くできるこ
とから有望視されているのが、いわゆるフリップチップ
接続技術である。
集積回路においても集積回路を登載したチップをチップ
キャリアで支持して用いることが予定されている。そし
て、この際、当該超伝導集積回路チップとチップキャリ
ア間の電気的接続に要する配線長を極めて短くできるこ
とから有望視されているのが、いわゆるフリップチップ
接続技術である。
【０００３】すなわち、超伝導集積回路チップには外部
回路に対する信号の入力や出力のためのボンディングパ
ッドが適当なる配置で必要個数設けられ、それらボンデ
ィングパッドのそれぞれに位置的に対応するようにチッ
プキャリアの方にも対応する個数のボンディングパッド
が設けられていて、これら対応するボンディングパッド
同士が互いに面と向かって接触し合うように、超伝導集
積回路チップは裏返しにされてチップキャリア上に載せ
られる。そして、接触し合うボンディングパッド間には
半田の塊、いわゆるハンダバンプが設けられているの
で、加熱しながら集積回路チップをチップキャリア側に
押圧することで、両者のボンディングパッド同士は電気
的にも物理的にも堅牢に接続される。
回路に対する信号の入力や出力のためのボンディングパ
ッドが適当なる配置で必要個数設けられ、それらボンデ
ィングパッドのそれぞれに位置的に対応するようにチッ
プキャリアの方にも対応する個数のボンディングパッド
が設けられていて、これら対応するボンディングパッド
同士が互いに面と向かって接触し合うように、超伝導集
積回路チップは裏返しにされてチップキャリア上に載せ
られる。そして、接触し合うボンディングパッド間には
半田の塊、いわゆるハンダバンプが設けられているの
で、加熱しながら集積回路チップをチップキャリア側に
押圧することで、両者のボンディングパッド同士は電気
的にも物理的にも堅牢に接続される。
【０００４】従来のフリップ接続技術では、高さ数十ミ
クロンの厚膜バンプが必要であった。例えば、文献 Ja
pan. J. Appl. Phys., Vol.31, pp.L36-L38, Jan. 1992
に記述されているワイヤーボンディング技術を利用した
スタッドバンプ法により形成されるバンプでは、３０ミ
クロンのバンプ高さであった。高さ数十ミクロンのバン
プは、電気的に大きなインダクタンス成分として作用す
るため、接続部を通過する高速信号の伝送特性、特に周
波数特性を劣化させていた。
クロンの厚膜バンプが必要であった。例えば、文献 Ja
pan. J. Appl. Phys., Vol.31, pp.L36-L38, Jan. 1992
に記述されているワイヤーボンディング技術を利用した
スタッドバンプ法により形成されるバンプでは、３０ミ
クロンのバンプ高さであった。高さ数十ミクロンのバン
プは、電気的に大きなインダクタンス成分として作用す
るため、接続部を通過する高速信号の伝送特性、特に周
波数特性を劣化させていた。
【０００５】
【発明が解決しようとする課題】それ故、本発明は、か
かる問題点を解決し、高さ数ミクロンのバンプを用いる
ことで、接続部のインダクタンスを大幅に低減させ、高
速信号伝送特性の改善を目指すものである。
かる問題点を解決し、高さ数ミクロンのバンプを用いる
ことで、接続部のインダクタンスを大幅に低減させ、高
速信号伝送特性の改善を目指すものである。
【０００６】
【課題を解決するための手段】本発明のフリップチップ
接続方法は、超伝導集積回路チップの基板上のNb配線上
にPb/In合金からなる数ミクロンの高さを有する薄膜バ
ンプを複数個配置し、かつ、マルチチップモジュールと
して用いられる回路ボードの基板上のNb配線上にPb/In
合金からなる数ミクロンの高さを有する薄膜バンプを複
数個配置し、前記回路ボードに対して、前記集積回路チ
ップを対向させるように保持し、両者の位置を正確にア
ライメントさせた後、互いに接触させ、一定時間加熱
し、加圧して接合を形成することを特徴としている。
接続方法は、超伝導集積回路チップの基板上のNb配線上
にPb/In合金からなる数ミクロンの高さを有する薄膜バ
ンプを複数個配置し、かつ、マルチチップモジュールと
して用いられる回路ボードの基板上のNb配線上にPb/In
合金からなる数ミクロンの高さを有する薄膜バンプを複
数個配置し、前記回路ボードに対して、前記集積回路チ
ップを対向させるように保持し、両者の位置を正確にア
ライメントさせた後、互いに接触させ、一定時間加熱
し、加圧して接合を形成することを特徴としている。
【０００７】本発明は、このように、蒸着法によりPb/I
n合金膜をフリップチップ用バンプに用いたことによ
り、接続部のインダクタンスを大幅に低減させることが
できるため、接続部を通じての高速信号の伝送特性を大
幅に改善することが可能となる。また、バンプの形成に
集積回路作製に用いられる高度に制御された薄膜堆積工
程を利用することができるため、バンプの高さ、形状と
もに再現性よく形成することができる。
n合金膜をフリップチップ用バンプに用いたことによ
り、接続部のインダクタンスを大幅に低減させることが
できるため、接続部を通じての高速信号の伝送特性を大
幅に改善することが可能となる。また、バンプの形成に
集積回路作製に用いられる高度に制御された薄膜堆積工
程を利用することができるため、バンプの高さ、形状と
もに再現性よく形成することができる。
【０００８】
【実施の形態】以下、本発明を適用する超伝導集積回路
のフリップチップ接続方法について、例示により、記述
する。図１には、本発明による超伝導集積回路のフリッ
プチップ接続方法の手順を示す。まず、図１(a)に示す
ように、マルチチップモジュールとして用いられる回路
ボード側、集積回路チップ側ともに、基板１０上のNb配
線１１の上にPb/Inバンプ１２を形成したのち、回路ボ
ードに対して、回路面が対向するように集積回路チップ
を配置し、両者のバンプの位置が重なるように、X軸、Y
軸、θ軸の３軸について、アライメント調整を行う。な
お、θ軸は、チップ側と回路ボード側の間の回転方向
（ねじれ方向ともいう）について、その回転軸をさして
いる。
のフリップチップ接続方法について、例示により、記述
する。図１には、本発明による超伝導集積回路のフリッ
プチップ接続方法の手順を示す。まず、図１(a)に示す
ように、マルチチップモジュールとして用いられる回路
ボード側、集積回路チップ側ともに、基板１０上のNb配
線１１の上にPb/Inバンプ１２を形成したのち、回路ボ
ードに対して、回路面が対向するように集積回路チップ
を配置し、両者のバンプの位置が重なるように、X軸、Y
軸、θ軸の３軸について、アライメント調整を行う。な
お、θ軸は、チップ側と回路ボード側の間の回転方向
（ねじれ方向ともいう）について、その回転軸をさして
いる。
【０００９】次に、図１(b)に示すように、集積回路チ
ップと回路ボードの両者を支持固定治具２０から温度10
0〜140℃で加熱しながら、両者が接触するまで近づけ、
１バンプ当たり250g重以上の力で加圧した状態で、１０
分以上保持した後、加圧を停止する。これによって、
超伝導集積回路のフリップチップ接続が完成する。
ップと回路ボードの両者を支持固定治具２０から温度10
0〜140℃で加熱しながら、両者が接触するまで近づけ、
１バンプ当たり250g重以上の力で加圧した状態で、１０
分以上保持した後、加圧を停止する。これによって、
超伝導集積回路のフリップチップ接続が完成する。
【００１０】次に、図２を参照して、集積回路の最終配
線層の上にPb/Inバンプを形成する方法について説明す
る。ここで、単に基板と称するものは、例えば、図３に
例示するような、Nbグランドプレーン、層間絶縁層、ジ
ョセフソン接合、Pd抵抗層、等からなる集積回路構造を
構成した基板を想定している。図２(a)において、Si、
石英、サファイアなどから構成することのできる基板１
０の上にスパッタ法、蒸着法などにより、Nbを堆積し、
配線用レジストパターン１４をフォトリソグラフィ技術
により形成した後、CF4、SF4などのガスを用いたRIE法
により、エッチングを行う。図２(b)において、レジス
ト１４を有機溶媒により除去することにより、基板１０
上に所定パターンのNb配線１１が形成される。
線層の上にPb/Inバンプを形成する方法について説明す
る。ここで、単に基板と称するものは、例えば、図３に
例示するような、Nbグランドプレーン、層間絶縁層、ジ
ョセフソン接合、Pd抵抗層、等からなる集積回路構造を
構成した基板を想定している。図２(a)において、Si、
石英、サファイアなどから構成することのできる基板１
０の上にスパッタ法、蒸着法などにより、Nbを堆積し、
配線用レジストパターン１４をフォトリソグラフィ技術
により形成した後、CF4、SF4などのガスを用いたRIE法
により、エッチングを行う。図２(b)において、レジス
ト１４を有機溶媒により除去することにより、基板１０
上に所定パターンのNb配線１１が形成される。
【００１１】図２(c)において、バンプ用レジストパタ
ーン１５をフォトリソグラフィ技術により形成した後、
PbおよびInを順に蒸着法により堆積する。ここで、Inの
厚さは、Pbの厚さの１０分の１とする。Ｐｂ／Ｉｎ膜の
作成手順は、全体の膜厚が３ミクロンの場合、Pb:Inの
膜厚比が９：１となるように、初めに2.7ミクロンのPb
膜を真空蒸着により堆積し、連続して、0.3ミクロンのI
n膜を真空蒸着により堆積して、Pb/In合金膜を作成す
る。室温で連続して堆積するだけで、In原子がPｂ膜の
中に拡散し、合金化する。Pbのみで超伝導膜として作用
するが、耐水性が全くないので、Inを１０％添加するこ
とにより、超伝導性を保ちながら、十分な耐水性を維持
することができる。
ーン１５をフォトリソグラフィ技術により形成した後、
PbおよびInを順に蒸着法により堆積する。ここで、Inの
厚さは、Pbの厚さの１０分の１とする。Ｐｂ／Ｉｎ膜の
作成手順は、全体の膜厚が３ミクロンの場合、Pb:Inの
膜厚比が９：１となるように、初めに2.7ミクロンのPb
膜を真空蒸着により堆積し、連続して、0.3ミクロンのI
n膜を真空蒸着により堆積して、Pb/In合金膜を作成す
る。室温で連続して堆積するだけで、In原子がPｂ膜の
中に拡散し、合金化する。Pbのみで超伝導膜として作用
するが、耐水性が全くないので、Inを１０％添加するこ
とにより、超伝導性を保ちながら、十分な耐水性を維持
することができる。
【００１２】図２(d)において、有機溶媒に浸潤させ、
レジスト上のPb/In膜をリフトオフ法により、除去する
ことにより、Pb/Inバンプ１２を形成する。なお、Pb/In
バンプ１２形成の後、バンプ表面の酸化を防ぐため、保
護用にレジストを塗布するとともに、フリップチップ接
続を実施する直前に保護用レジストを有機溶媒により除
去する。Pb/In合金バンプ１２の表面は、長時間空気に
さらされると酸化が進むので、これを防ぐ目的で、バン
プ１２を形成した後、すぐにチップ全体にレジストを塗
布しておく。実際にフリップチップ接続を実施する直前
になって、レジストを溶媒で溶かして、除去する。この
方法により、安定して、再現性よくフリップチップ接続
を行うことが可能になる。
レジスト上のPb/In膜をリフトオフ法により、除去する
ことにより、Pb/Inバンプ１２を形成する。なお、Pb/In
バンプ１２形成の後、バンプ表面の酸化を防ぐため、保
護用にレジストを塗布するとともに、フリップチップ接
続を実施する直前に保護用レジストを有機溶媒により除
去する。Pb/In合金バンプ１２の表面は、長時間空気に
さらされると酸化が進むので、これを防ぐ目的で、バン
プ１２を形成した後、すぐにチップ全体にレジストを塗
布しておく。実際にフリップチップ接続を実施する直前
になって、レジストを溶媒で溶かして、除去する。この
方法により、安定して、再現性よくフリップチップ接続
を行うことが可能になる。
【００１３】実際に、回路ボード側に３ミクロン高さの
バンプ、チップ側に１ミクロン高さのバンプを形成し
て、フリップチップ接続を実施したところ、バンプ接続
部で最大1.8〜1.9Aの超伝導電流を確認した。また、接
合部のシェアー強度を測定したところ、実用に供する１
バンプ当たり20〜25gの強度が得られた。
バンプ、チップ側に１ミクロン高さのバンプを形成し
て、フリップチップ接続を実施したところ、バンプ接続
部で最大1.8〜1.9Aの超伝導電流を確認した。また、接
合部のシェアー強度を測定したところ、実用に供する１
バンプ当たり20〜25gの強度が得られた。
【００１４】
【発明の効果】本発明によれば、従来のフリップ接続技
術と異なり、高さ数ミクロンの薄膜バンプを用いるた
め、接続部のインダクタンスを大幅に低減させことがで
き、接続部を通じての高速信号伝送特性を改善させるこ
とができる。
術と異なり、高さ数ミクロンの薄膜バンプを用いるた
め、接続部のインダクタンスを大幅に低減させことがで
き、接続部を通じての高速信号伝送特性を改善させるこ
とができる。
【図１】本発明により超伝導集積回路を回路ボードにフ
リップチップ接続を実施する手順を示す図である。
リップチップ接続を実施する手順を示す図である。
【図２】超伝導集積回路および回路ボードの上に超伝導
バンプを形成する手順を示す図である。
バンプを形成する手順を示す図である。
【図３】基板について説明するための図である。
１０ 基板 １１ Nb配線 １２ Pb/Inバンプ １４ 配線用レジスト １５ バンプ用レジスト ２０ 支持固定治具
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−204244（ＪＰ，Ａ) 特開 平４−19582（ＪＰ，Ａ) 特開 昭59−103391（ＪＰ，Ａ) 特開 平４−58573（ＪＰ，Ａ) 特開 平５−136147（ＪＰ，Ａ) 特開 平５−9713（ＪＰ，Ａ) 特開 平６−177135（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 39/02 H01L 21/60
Claims (2)
- 【請求項１】 超伝導集積回路チップとマルチチップモ
ジュールとして用いられる回路ボードとを超伝導状態で
接続するためのフリップチップ接続方法において、 前記超伝導集積回路チップの基板上のNb配線上にPb膜を
堆積した後連続して、In膜を堆積することにより、Pb/I
n合金からなる高さ数ミクロンの超伝導薄膜バンプを複
数個配置し、 前記回路ボードの基板上のNb配線上にPb膜を堆積した後
連続して、In膜を堆積することにより、Pb/In合金から
なる高さ数ミクロンの超伝導薄膜バンプを複数個配置
し、 前記回路ボードに対して、前記集積回路チップを対向さ
せるように保持し、両者の位置を正確にアライメントさ
せた後、互いに接触させ、一定時間加熱し、加圧して接
合を形成することを特徴とするフリップチップ接続方
法。 - 【請求項２】 前記薄膜バンプ形成後に、酸化防止のた
め、保護用レジストを塗布し、フリップチップ接続を実
施する直前に保護用レジストを有機溶媒により除去する
ことを特徴とする請求項１に記載のフリップチップ接続
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10390599A JP3213722B2 (ja) | 1999-04-12 | 1999-04-12 | 超伝導集積回路のフリップチップ接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10390599A JP3213722B2 (ja) | 1999-04-12 | 1999-04-12 | 超伝導集積回路のフリップチップ接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299505A JP2000299505A (ja) | 2000-10-24 |
| JP3213722B2 true JP3213722B2 (ja) | 2001-10-02 |
Family
ID=14366452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10390599A Expired - Lifetime JP3213722B2 (ja) | 1999-04-12 | 1999-04-12 | 超伝導集積回路のフリップチップ接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3213722B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7833835B2 (en) | 2003-06-20 | 2010-11-16 | National Institute Of Advanced Industrial Science And Technology | Multi-layer fin wiring interposer fabrication process |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216941B1 (en) * | 2000-01-06 | 2001-04-17 | Trw Inc. | Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials |
| JP2009111306A (ja) * | 2007-11-01 | 2009-05-21 | Hitachi Ltd | ジョセフソン接合を備えた電子デバイスとその製造方法 |
| WO2024063162A1 (ja) * | 2022-09-22 | 2024-03-28 | 国立研究開発法人産業技術総合研究所 | 構造体、超伝導装置及び構造体の製造方法 |
-
1999
- 1999-04-12 JP JP10390599A patent/JP3213722B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7833835B2 (en) | 2003-06-20 | 2010-11-16 | National Institute Of Advanced Industrial Science And Technology | Multi-layer fin wiring interposer fabrication process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000299505A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2717993B2 (ja) | 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術 | |
| US20060006544A1 (en) | Method of forming a micro solder ball for use in C4 bonding process | |
| JP3337461B2 (ja) | 高温超伝導体回路および他の脆い材料への高周波接続を形成させる方法 | |
| US6830999B2 (en) | Method of fabricating flip chip semiconductor device utilizing polymer layer for reducing thermal expansion coefficient differential | |
| JP3213722B2 (ja) | 超伝導集積回路のフリップチップ接続方法 | |
| US20070273025A1 (en) | Device Comprising Circuit Elements Connected By Bonding Bump Structure | |
| JPH0922883A (ja) | 半導体装置の製造方法 | |
| JPH08124930A (ja) | 半導体装置 | |
| JPS59107586A (ja) | 超伝導フリツプチツプボンデイング方法 | |
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| JPS6260836B2 (ja) | ||
| JP3003098B2 (ja) | チップの配線基板等実装方法 | |
| JPH0158875B2 (ja) | ||
| JPH0363813B2 (ja) | ||
| JPH04291993A (ja) | 薄膜ユニットの接合方法 | |
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JP2005167059A (ja) | 光・電気ポリイミドフィルム配線板およびポリイミドフィルム上への配線金属膜の形成方法 | |
| JP2001284387A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JPH0312941A (ja) | 超電導装置 | |
| JPS60180146A (ja) | ソルダバンプの一括形成方法 | |
| JPH06232462A (ja) | 酸化物超伝導体素子及びその製造方法 | |
| JPH03126236A (ja) | 半導体装置の製造方法 | |
| JPH02133937A (ja) | Ｉｃのベアチップ実装方法 | |
| JPS58207686A (ja) | 低温デバイスの超伝導接続方法 | |
| JPH0453096B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |