JPS58207686A - 低温デバイスの超伝導接続方法 - Google Patents

低温デバイスの超伝導接続方法

Info

Publication number
JPS58207686A
JPS58207686A JP57089697A JP8969782A JPS58207686A JP S58207686 A JPS58207686 A JP S58207686A JP 57089697 A JP57089697 A JP 57089697A JP 8969782 A JP8969782 A JP 8969782A JP S58207686 A JPS58207686 A JP S58207686A
Authority
JP
Japan
Prior art keywords
solder
metal film
chip
superconducting
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57089697A
Other languages
English (en)
Inventor
Koichi Fujiwara
幸一 藤原
Yoshiaki Takeuchi
善明 竹内
Shigeyuki Tsurumi
重行 鶴見
Katsuhiko Aoki
青木 克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57089697A priority Critical patent/JPS58207686A/ja
Publication of JPS58207686A publication Critical patent/JPS58207686A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はジョセフノンコ/ピユータ等の極低温で使用さ
れるデバイスの超伝導接続力法に関するものである。
従来%Slデバイスのノリッグチノブボ/デインク法に
おいては、At電極上にCr、Ti、Cu、Au等の中
間金スリ4が蒸着され、中間金属膜を介してはんだ接続
されていた。また、ジョセフソン素子の実装法として、
Nb電極上に中間金属としてpdを蒸着し、In−B1
−6n合金より成る低融点はんだにより接続する方法か
知られている。(K、R,Grebe他:” Orth
gonal 5older Interconecti
ons for JosephsonPackagin
g ” + Electrochemical 5oc
iety 、 SpringMeeting 、 Ab
stract 480 、 p 210 、1980 
)しかし、これらのフリップチップボンデイングにおい
ては、中間金属は液体ヘリウム温夏では超伝導にならな
いため、接続部で信号の減衰が生じ、将来の超高速コン
ピュータの素子実装上解決すべき問題となっていた。ま
た、中間金属を除去すると接続部の強度が著しく低下す
るという欠点がめ本発明は、これらの欠点を解決するた
め、接続点を電気的接続部と機械的接続部に分け、前者
では信号の減債のない超伏導接わ°こを、後者では中間
全域により接着強度伺与を図った低温デバイスの超伝導
接続方法を提供するものである。
以下図面により本発明の詳細な説明する。
第1図は本発明の実施例の断面図であって、1は超伝導
素子を搭載したSiチ、プ、2はSiウェハより成る配
線基板、3は電気的接続用はんだバング、4は機械的接
続用はんだバンプ、5はNbより成る超伝導配線、6は
Nbより成る下地金属膜、7はPdより成る密着用中間
金属膜、8は5IO2よシ成る保護膜である。
第2図は配線基板2上のはんだバンプ(バンプ径150
μn17)の配置の一例を示したものであって、3は電
気的接続用、はんだバンプ、4は機械的接続用はんだバ
ンプを示す。本、実施例においては、超伝導配IfM5
と下地金属膜6はフォトソノグラフィー法で同時に作製
し、はんだバンプ3.4はIn −Bi−8n合釜より
成り、メタルマスク蒸着法によ、9同時に作製した。ま
た、密層用金属膜7は電子ビーム蒸着法により形成した
。はんだバンプ3,4及び密着用金属膜7を蒸着する際
にはあらかじめ土地金属膜6と超伝導配線5のNb表面
のMスパッタクリーニングを行い、はんだパップ3と超
伝導配線5の超伝導接続、下地全域6と密層金属7の密
着性強化を図った。
本発明の接続法により、液体ヘリウム温度でチップlと
配線基板2間の超伝導接続を得るとともに、チップ1と
配線基板2の接着強度150g以上が得られ、室温と液
体ヘリウム温度の間のヒートサイクル試験にも100回
以上の耐性を示した。
一方、本発明において機械的接続用はんだバンプ4を削
除した比較試料の場合、チップ1と配線基板2の接着強
度は20g以下であった。比較試料の接続部を補強する
ために、チップの四隅を接着剤で固め、上記ヒツトサイ
クル試験を行ったが、数回程度の耐性しか得られなかっ
た。
以上説明したように、本発明は′電気的接続部と機械的
接続部を分離することにより、チップと配線基板との間
の超伝導接続及び接続強度の1ム」上を同時に達成する
ことができ、極低温と室温間のヒートサイクルに対して
信頼性の高い接続法となるものである。
接続部の分離・には、デバイス製造工程上中間金属とは
んだ材料の蒸着工程を分離するたけでよいため、生産性
を損うことはない。また、両接続部の熱膨張係数が等し
いため、ヒートサイクル耐性上の信頼性が高いという利
点がある。
【図面の簡単な説明】
第1図は本発明の実施例の断面図、第2図は平面図であ
る。 l・・・チップ、  2・・・配線基板、 ・3・・・
電気的接続用はんだバンプ、  4・・・機械的接続用
はんだバンプ、  5・・・超伝導配線、  6・・・
下地金属膜、7・・・密着用中間金属膜、  8・・・
保護膜。 特許出願人  日本電信電話公社 代 理  人   白  水  常  雄外1名

Claims (1)

    【特許請求の範囲】
  1. 超伝導素子等が搭載されたチップと配線基板を接続する
    フリ、プチップボノデインク法において、電気的接続部
    とは別の位置に機械的接続部を設け、該電気的接続部で
    は4に以上の超伝導臨界温度をイJするはんだにより超
    伝導配線間が直接接続され1一方前記機械的接続部では
    接続強度付与のため前d1、:チップと前記配線基板の
    表面に常伝導体からなる中間金属膜を蒸着し、該中間金
    属膜を介して前記電気的接続部に用いたはんだ又は該は
    んだと同一熱膨張係数を肩するはんだにより前記チップ
    とMil記配線基板を接層することを特徴とする低温デ
    バイスの超伝導接続力法。
JP57089697A 1982-05-28 1982-05-28 低温デバイスの超伝導接続方法 Pending JPS58207686A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57089697A JPS58207686A (ja) 1982-05-28 1982-05-28 低温デバイスの超伝導接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57089697A JPS58207686A (ja) 1982-05-28 1982-05-28 低温デバイスの超伝導接続方法

Publications (1)

Publication Number Publication Date
JPS58207686A true JPS58207686A (ja) 1983-12-03

Family

ID=13977953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57089697A Pending JPS58207686A (ja) 1982-05-28 1982-05-28 低温デバイスの超伝導接続方法

Country Status (1)

Country Link
JP (1) JPS58207686A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020536397A (ja) * 2017-10-05 2020-12-10 グーグル エルエルシー フリップチップ形状の低フットプリント共振器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020536397A (ja) * 2017-10-05 2020-12-10 グーグル エルエルシー フリップチップ形状の低フットプリント共振器
US11527696B2 (en) 2017-10-05 2022-12-13 Google Llc Low footprint resonator in flip chip geometry

Similar Documents

Publication Publication Date Title
US5291019A (en) Thin film flexible interconnect for infrared detectors
US3952404A (en) Beam lead formation method
US4840302A (en) Chromium-titanium alloy
US5208186A (en) Process for reflow bonding of bumps in IC devices
US4360142A (en) Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
JPH0145976B2 (ja)
JPS6149819B2 (ja)
US4290079A (en) Improved solder interconnection between a semiconductor device and a supporting substrate
EP0037852B1 (en) Connection for superconductive circuitry
US4096983A (en) Bonding copper leads to gold film coatings on alumina ceramic substrate
US6069026A (en) Semiconductor device and method of fabrication
JPS58207686A (ja) 低温デバイスの超伝導接続方法
EP0068091B1 (en) Method for connecting a semiconductor chip to a substrate and such connection
WO2001056081A1 (en) Flip-chip bonding arrangement
JPS59107586A (ja) 超伝導フリツプチツプボンデイング方法
JPS58207685A (ja) 超伝導接続はんだバンプ及びその製造方法
JP3213722B2 (ja) 超伝導集積回路のフリップチップ接続方法
JPS6260836B2 (ja)
JPS5897880A (ja) 超電導薄膜機能素子の接続端子用突起電極
JPS61225839A (ja) バンプ電極の形成方法
JPH0114715B2 (ja)
JPH04127547A (ja) Lsi実装構造体
JPH0732170B2 (ja) 半導体装置
JPH05166880A (ja) チップの配線基板等実装方法