JPH0732170B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0732170B2 JPH0732170B2 JP61228211A JP22821186A JPH0732170B2 JP H0732170 B2 JPH0732170 B2 JP H0732170B2 JP 61228211 A JP61228211 A JP 61228211A JP 22821186 A JP22821186 A JP 22821186A JP H0732170 B2 JPH0732170 B2 JP H0732170B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump
- bumps
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はTAB（TapeAutomated Bonding）方式の半導体装
置のバンプの改良に関する。
置のバンプの改良に関する。
（従来の技術） 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との２つに大別され
る。前者はワイヤで半導体チップの電極とリードフレー
ムのリード端子とを接続するものである。この技術は、
接続数が少ない場合には十分対応できるが、素子の高集
積化に伴い、電極の寸法が100μｍ□以下となり、かつ
高密度となるにつれ、特に信頼性の点で問題が多くな
る。これに対して、後者の方法は半導体チップの電極
と、リードフレームのリード端子又はガラス、セラミッ
ク基板上の電極とを一括してボンディングするものであ
り、素子の高集積化に対応して信頼性を確保するために
実用化がなされている。
術と、ワイヤレスボンディング技術との２つに大別され
る。前者はワイヤで半導体チップの電極とリードフレー
ムのリード端子とを接続するものである。この技術は、
接続数が少ない場合には十分対応できるが、素子の高集
積化に伴い、電極の寸法が100μｍ□以下となり、かつ
高密度となるにつれ、特に信頼性の点で問題が多くな
る。これに対して、後者の方法は半導体チップの電極
と、リードフレームのリード端子又はガラス、セラミッ
ク基板上の電極とを一括してボンディングするものであ
り、素子の高集積化に対応して信頼性を確保するために
実用化がなされている。
このワイヤレスボンディング技術としては、例えばテー
プオートメイティッドボンディング方式（TAB方式）、
フリップチップ方式あるいはCCB方式などが知られてお
り、これらの方式では通常半導体チップの電極上にバン
プを形成する。このバンプとしては、従来から高価な金
が検討されている。
プオートメイティッドボンディング方式（TAB方式）、
フリップチップ方式あるいはCCB方式などが知られてお
り、これらの方式では通常半導体チップの電極上にバン
プを形成する。このバンプとしては、従来から高価な金
が検討されている。
従来、半導体チップの電極上に形成される金からなるバ
ンプは、第５図に示すようなものである。第５図におい
て、シリコン基板31上には酸化シリコン膜等の絶縁膜32
を介してAl又はAl合金等からなる電極33がパターニング
されて形成され、全面に窒化シリコン膜等のパッシベー
ション膜34を被覆した後、電極33上のパッシベーション
膜34を選択的にエッチングして電極33を露出させてい
る。露出した電極33上にはCr,Ni,Mo,Cu,Au,Ag等からな
る下地金属35が形成されている。更に、下地金属35上に
は金バンプ36が形成されている。
ンプは、第５図に示すようなものである。第５図におい
て、シリコン基板31上には酸化シリコン膜等の絶縁膜32
を介してAl又はAl合金等からなる電極33がパターニング
されて形成され、全面に窒化シリコン膜等のパッシベー
ション膜34を被覆した後、電極33上のパッシベーション
膜34を選択的にエッチングして電極33を露出させてい
る。露出した電極33上にはCr,Ni,Mo,Cu,Au,Ag等からな
る下地金属35が形成されている。更に、下地金属35上に
は金バンプ36が形成されている。
前記下地金属35ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属35とし
ては１層〜３層の金属層が設けられ、種々の組合せが検
討されている。
けられるものである。この目的のために下地金属35とし
ては１層〜３層の金属層が設けられ、種々の組合せが検
討されている。
ところで、金バンプ36は通常めっき又は蒸着により形成
され、種々の方法が提案されているが、これらの方法は
以下に述べるようにいずれも欠点がある。
され、種々の方法が提案されているが、これらの方法は
以下に述べるようにいずれも欠点がある。
めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜を反応性イオンエッチングに
より除去し、全面に１〜３層の下地金属を蒸着し、電極
部が開孔しためっきレジストを被覆し、電極上の下地金
属上にのみはんだめっきを行ない、めっきレジスト及び
下地金属の不要部分をエッチングするという工程がとら
れる。
た後、電極上の自然酸化膜を反応性イオンエッチングに
より除去し、全面に１〜３層の下地金属を蒸着し、電極
部が開孔しためっきレジストを被覆し、電極上の下地金
属上にのみはんだめっきを行ない、めっきレジスト及び
下地金属の不要部分をエッチングするという工程がとら
れる。
このため工程が複雑になるという欠点がある。また蒸着
による方法では時間がかかり不都合である。
による方法では時間がかかり不都合である。
いずれにしても従来の方法では、下地金属を用い、しか
も電極部以外の部分に金がめっきあるいは蒸着されない
ようにマスクを形成しなければならない等、工程の煩雑
化につながる基本的な問題点がある。
も電極部以外の部分に金がめっきあるいは蒸着されない
ようにマスクを形成しなければならない等、工程の煩雑
化につながる基本的な問題点がある。
これを解決すべくZnを被覆したバンプつきテープが考案
（特開昭55−103734）があるが、Zn被覆層が硬く塑性変
形しにくいため接合が充分行れない。
（特開昭55−103734）があるが、Zn被覆層が硬く塑性変
形しにくいため接合が充分行れない。
（発明が解決しようとする問題点） 本発明は上記問題点を解消するためになされたものであ
り、電極上に下地金属なしで直接バンプを形成するもの
である。
り、電極上に下地金属なしで直接バンプを形成するもの
である。
（問題を解決するための手段と作用） 本願第１の発明は、半導体ペレットと、この半導体ペレ
ット上に形成されたAlを主成分とする電極と、この電極
に直接形成されたバンプと、このバンプに接続されたリ
ードとを備えた半導体装置において、少なくともバンプ
の電極との接合表面が、Zn,SnおよびCuの少なくとも２
種を主成分とする合金もしくはZn,Sn及びCuの少なくと
も１種とIn,Bi及びCdの少なくとも１種とを主成分とす
る合金で形成されており、バンプと電極との接合がAl−
Zn及びAl−Snの共晶又はAl−Cuの金属間化合物の少なく
とも１種の反応により直接接合されていることを特徴と
する半導体装置である。
ット上に形成されたAlを主成分とする電極と、この電極
に直接形成されたバンプと、このバンプに接続されたリ
ードとを備えた半導体装置において、少なくともバンプ
の電極との接合表面が、Zn,SnおよびCuの少なくとも２
種を主成分とする合金もしくはZn,Sn及びCuの少なくと
も１種とIn,Bi及びCdの少なくとも１種とを主成分とす
る合金で形成されており、バンプと電極との接合がAl−
Zn及びAl−Snの共晶又はAl−Cuの金属間化合物の少なく
とも１種の反応により直接接合されていることを特徴と
する半導体装置である。
本願第２の発明は、半導体ペレットと、この半導体ペレ
ット上に形成されたAlを主成分とする電極と、あらかじ
めバンプが形成されたリードとを備え、前記バンプが前
記電極に接合された半導体装置において、少なくともバ
ンプの電極との接合表面が、Zn,SnおよびCuの少なくと
も２種を主成分とする合金もしくはZn,Sn及びCuの少な
くとも１種とIn,Bi及びCdの少なくとも１種とを主成分
とする合金で形成されており、バンプと電極との接合が
Al−Zn及びAl−Snの共晶又はAl−Cuの金属間化合物の少
なくとも１種の反応により直接接合されていることを特
徴とする半導体装置である。
ット上に形成されたAlを主成分とする電極と、あらかじ
めバンプが形成されたリードとを備え、前記バンプが前
記電極に接合された半導体装置において、少なくともバ
ンプの電極との接合表面が、Zn,SnおよびCuの少なくと
も２種を主成分とする合金もしくはZn,Sn及びCuの少な
くとも１種とIn,Bi及びCdの少なくとも１種とを主成分
とする合金で形成されており、バンプと電極との接合が
Al−Zn及びAl−Snの共晶又はAl−Cuの金属間化合物の少
なくとも１種の反応により直接接合されていることを特
徴とする半導体装置である。
本発明を原理的に説明すると状態図に示される様に、Z
n,Sn,Cuの様にAlと共晶あるいは金属間化合物をつくる
成分元素がAl中に拡散し反応槽を形成する成分と、金属
体の硬度を下げ容易に塑性変形する事を助えるIn,Bi,Cd
の第２成分から金属体が構成される事により、Znだけあ
るいはCu,Snだけでできたバンプに比べ、Al電極との反
応層ができやすくなる。次にバンプ接合部の断面を第１
図をもちいて説明する。
n,Sn,Cuの様にAlと共晶あるいは金属間化合物をつくる
成分元素がAl中に拡散し反応槽を形成する成分と、金属
体の硬度を下げ容易に塑性変形する事を助えるIn,Bi,Cd
の第２成分から金属体が構成される事により、Znだけあ
るいはCu,Snだけでできたバンプに比べ、Al電極との反
応層ができやすくなる。次にバンプ接合部の断面を第１
図をもちいて説明する。
このバンプの構成は第１図（ａ）に示す様にバンプつき
リード３のバンプ部11の表面に本発明の合金被覆部２が
もうけられ半導体チップ５の上のAl電極４に反応層１に
より接合されているものである。
リード３のバンプ部11の表面に本発明の合金被覆部２が
もうけられ半導体チップ５の上のAl電極４に反応層１に
より接合されているものである。
さらに第１図（ｂ）では絶縁テープ６に付着されたリー
ド20にエッチングした穴を通しバンプ11を形成して本発
明の金属体２を被覆したものである。また第１図（ｃ）
はバンプ７表面に合金体２をもうけたもので、第１図
（ｄ）はバンプ８全体が本発明の合金体になっている事
を示している。
ド20にエッチングした穴を通しバンプ11を形成して本発
明の金属体２を被覆したものである。また第１図（ｃ）
はバンプ７表面に合金体２をもうけたもので、第１図
（ｄ）はバンプ８全体が本発明の合金体になっている事
を示している。
該金属体をもうける方法はめっき、蒸着、スパッタ、溶
融金属へのディップ等のいずれかの方法をとってもよ
い。またAl電極側にバンプを形成する場合は、溶融金属
中あるいは電極側基板に超音波をかけてバンプをたてて
もよい。さらにはんだで通常基本成分となっているpbを
含んでもよい。
融金属へのディップ等のいずれかの方法をとってもよ
い。またAl電極側にバンプを形成する場合は、溶融金属
中あるいは電極側基板に超音波をかけてバンプをたてて
もよい。さらにはんだで通常基本成分となっているpbを
含んでもよい。
リードとの接続は通常リード表面がAg,Sn,Au,Niはんだ
のいずれかのめっきがしてあるが、これとバンプの接続
は通常の熱圧着で行れ、第１図（ａ）〜（ｄ）に示され
る様な構成をもつ半導体装置となる。
のいずれかのめっきがしてあるが、これとバンプの接続
は通常の熱圧着で行れ、第１図（ａ）〜（ｄ）に示され
る様な構成をもつ半導体装置となる。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
実施例１ 第２図は本発明の実施例で、Cuのインナーリード３にバ
ンプ11を形成させその表面にZn−In合金めっき２をほど
こしてから、このめっきをAl電極４に直接接続し、Zn−
Al共晶反応層１によって接合された半導体装置である。
この半導体装置の製造法は以下の様になる。
ンプ11を形成させその表面にZn−In合金めっき２をほど
こしてから、このめっきをAl電極４に直接接続し、Zn−
Al共晶反応層１によって接合された半導体装置である。
この半導体装置の製造法は以下の様になる。
まず、通常のウェハプロセスにより配線・電極の形成を
行なった後、全面にパッシベーション膜を堆積し、更に
コンタクトバット用の開孔部を形成したシリコンウェハ
５を用意した。前記配線・電極はスパッタリング装置に
より形成された膜厚約１μｍのAl−２％Si−２％Cuから
なり、またパッシベーション膜としては窒化シリコン膜
が用いられている。そして、このシリコンウェハ５に形
成された各チップには80μｍ□の電極（コンパクトパッ
ド）がそれぞれ64個形成されている。次に、このシリコ
ンウェハ５についてはブレードダイシングを行なったの
ち、個々の半導体チップにわけている。
行なった後、全面にパッシベーション膜を堆積し、更に
コンタクトバット用の開孔部を形成したシリコンウェハ
５を用意した。前記配線・電極はスパッタリング装置に
より形成された膜厚約１μｍのAl−２％Si−２％Cuから
なり、またパッシベーション膜としては窒化シリコン膜
が用いられている。そして、このシリコンウェハ５に形
成された各チップには80μｍ□の電極（コンパクトパッ
ド）がそれぞれ64個形成されている。次に、このシリコ
ンウェハ５についてはブレードダイシングを行なったの
ち、個々の半導体チップにわけている。
次に第２図にも示される様にバンプ11のついたインナー
リードをもつテープを用意し、その表面にZn−Inめっき
を行った。このめっき条件は以下の様な酒石酸塩−アン
モニウム浴からの電着で行っている。尚めっき膜厚は５
μｍである。
リードをもつテープを用意し、その表面にZn−Inめっき
を行った。このめっき条件は以下の様な酒石酸塩−アン
モニウム浴からの電着で行っている。尚めっき膜厚は５
μｍである。
亜鉛…30g/l インジウム−5g/l 硫酸ナトリウム−55g
/l 塩化ナトリウム−65g/l 硫酸アンモニウム−40g/l
二酒石酸ナトリウム−20g/l アンモニア−250ml/l p
H−11アソード電流‐1.1A/dm2浴温−27℃ このインナーリードを200℃に加熱したインナーリード
ボンダーのステージの上におきボンダーのツール温度を
390℃とし2gの圧力で２秒間反応をおこさせボンディン
グを行った。その後Siチップ部を樹脂封止し、インナー
リードの他端をデバイス９表面に形成されたアウターリ
ード10にはんだづけをし半導体装置として完成させた。
/l 塩化ナトリウム−65g/l 硫酸アンモニウム−40g/l
二酒石酸ナトリウム−20g/l アンモニア−250ml/l p
H−11アソード電流‐1.1A/dm2浴温−27℃ このインナーリードを200℃に加熱したインナーリード
ボンダーのステージの上におきボンダーのツール温度を
390℃とし2gの圧力で２秒間反応をおこさせボンディン
グを行った。その後Siチップ部を樹脂封止し、インナー
リードの他端をデバイス９表面に形成されたアウターリ
ード10にはんだづけをし半導体装置として完成させた。
実施例２ まず、実施例１と同様なシリコンウェハ５を用意した。
この場合、配線・電極としてはAl−１％Siが用いられ、
シリコンウェハ５に形成された各チップには60μｍ□の
電極（コンタクトパット）がそれぞれ128個形成されて
いる。なお、このシリコンウェハ５は素子形成後、かな
りの期間を経ており、電極表面が固い酸化膜で覆われて
いることが予想されたので、オゾン洗浄を行なった。
この場合、配線・電極としてはAl−１％Siが用いられ、
シリコンウェハ５に形成された各チップには60μｍ□の
電極（コンタクトパット）がそれぞれ128個形成されて
いる。なお、このシリコンウェハ５は素子形成後、かな
りの期間を経ており、電極表面が固い酸化膜で覆われて
いることが予想されたので、オゾン洗浄を行なった。
あらかじめ半導体チップのAl電極の配列に対応したバン
プ12を別の基板に設けておいた。このバンプはめっきで
つくっておりCu−Inを主成分とする。めっきの成分とし
ては以下の通りである。
プ12を別の基板に設けておいた。このバンプはめっきで
つくっておりCu−Inを主成分とする。めっきの成分とし
ては以下の通りである。
シアン化銅−35g/l シアン化インジウム−5g/l シア
ン化ナトリウム−10g/l カソード電流密度−1A/dm2
温度−25℃ さらにインナーリードとこの別基板にもうけられたバン
プを当接させ熱処理してCu−InのバンプをSnめっきした
リードにIn−Snの共晶14を利用し転写したのちバンプの
ついたリードを半導体チップの電極に対応させてインナ
ーリードボンディングをした。この際Cuの酸化をふせぐ
ためにN2＋H2混合ガスをふきつけ300℃で５秒間、5gの
荷重で接続した。その後エポキシ樹脂13で、インナーリ
ードの接続された半導体チップをモールドし外部にでた
リード15をベンディングして半導体装置として完成させ
た。
ン化ナトリウム−10g/l カソード電流密度−1A/dm2
温度−25℃ さらにインナーリードとこの別基板にもうけられたバン
プを当接させ熱処理してCu−InのバンプをSnめっきした
リードにIn−Snの共晶14を利用し転写したのちバンプの
ついたリードを半導体チップの電極に対応させてインナ
ーリードボンディングをした。この際Cuの酸化をふせぐ
ためにN2＋H2混合ガスをふきつけ300℃で５秒間、5gの
荷重で接続した。その後エポキシ樹脂13で、インナーリ
ードの接続された半導体チップをモールドし外部にでた
リード15をベンディングして半導体装置として完成させ
た。
実施例３ まず、実施例１と同様なシリコンウェハ５を用意した。
この場合、配線・電極としてはAl−１％Siが用いられ、
シリコンウェハ５に形成された各チップには200μｍ□
の電極（コンタクトパッド）がそれぞれ12個形成されて
いる。
この場合、配線・電極としてはAl−１％Siが用いられ、
シリコンウェハ５に形成された各チップには200μｍ□
の電極（コンタクトパッド）がそれぞれ12個形成されて
いる。
このウェハーの電極に相当する部分にあらかじめ電極と
同一径の穴をあけたメタルマスク（Tiで作製）をこの穴
と電極があうように位置あわせをした。その後150μｍ
径のAlボールの表面にあらかじめ、40Cu-40Sn-20Biの被
覆層を３μｍほどこしておき、このボールをメタルマス
クの穴においた。その後ウェハー基板に20KHzの超音波
振動を加えながら230℃で５秒間保持し、ボールをバン
プとして電極上に形成した。この際振動によりメタルマ
スクの穴からAlボールがとびだす事もあったのでポリイ
ミドのテープをすでに穴にボールの入ったメタルマスク
の上に全面にはった。さらに一部接着が不充分なボール
もあったので300℃に加熱したボンディングツールに2g
の荷重をかけボールをおしつけ、固着を充分なものとし
た。
同一径の穴をあけたメタルマスク（Tiで作製）をこの穴
と電極があうように位置あわせをした。その後150μｍ
径のAlボールの表面にあらかじめ、40Cu-40Sn-20Biの被
覆層を３μｍほどこしておき、このボールをメタルマス
クの穴においた。その後ウェハー基板に20KHzの超音波
振動を加えながら230℃で５秒間保持し、ボールをバン
プとして電極上に形成した。この際振動によりメタルマ
スクの穴からAlボールがとびだす事もあったのでポリイ
ミドのテープをすでに穴にボールの入ったメタルマスク
の上に全面にはった。さらに一部接着が不充分なボール
もあったので300℃に加熱したボンディングツールに2g
の荷重をかけボールをおしつけ、固着を充分なものとし
た。
この様にしてできたバンプつきウェハーをダイジングし
たのち、個々のチップにし、AgめっきとしたCuリードの
インナーリード部をバンプに直接接続し、第１図（ｃ）
の様なバンプ接合部の構成をもつ半導体装置を完成させ
た。
たのち、個々のチップにし、AgめっきとしたCuリードの
インナーリード部をバンプに直接接続し、第１図（ｃ）
の様なバンプ接合部の構成をもつ半導体装置を完成させ
た。
実施例４ まず、実施例１と同様なシリコンウェハ５を用意した。
この場合、配線・電極としてはAl−１％Siが用いられ、
シリコンウェハ５に形成された各チップには５μｍ□の
電極（コンタクトパッド）がそれぞれ２個形成されてい
る。
この場合、配線・電極としてはAl−１％Siが用いられ、
シリコンウェハ５に形成された各チップには５μｍ□の
電極（コンタクトパッド）がそれぞれ２個形成されてい
る。
次にAuめっきしたCuインナーリードを具備したキャリア
テープを用意し、インナーリードの先端16に第４図で示
す様にめっき18の上にZn−Snの溶融ボールを滴下し、半
球状のバンプ（17）を作製した。この時の温度は230℃
で、表面の酸化を防ぐためにN2ガスをふきつけながら行
った。その後、ダイシングされた半導体のチップ上に電
極と位置合わせをしたバンプを接合させた。この時の温
度は230℃で、リードと電極間の距離を20μｍに保ちな
がら行った。この際圧力はかけていないが、40KHzの超
音波をインナーリードを通し、溶融したバンプに付加
し、電極上のAlの酸化膜をとりのぞいて接合させてい
る。その後ポッティング材をチップ表面に滴下し固化さ
せて基板上に接着した。
テープを用意し、インナーリードの先端16に第４図で示
す様にめっき18の上にZn−Snの溶融ボールを滴下し、半
球状のバンプ（17）を作製した。この時の温度は230℃
で、表面の酸化を防ぐためにN2ガスをふきつけながら行
った。その後、ダイシングされた半導体のチップ上に電
極と位置合わせをしたバンプを接合させた。この時の温
度は230℃で、リードと電極間の距離を20μｍに保ちな
がら行った。この際圧力はかけていないが、40KHzの超
音波をインナーリードを通し、溶融したバンプに付加
し、電極上のAlの酸化膜をとりのぞいて接合させてい
る。その後ポッティング材をチップ表面に滴下し固化さ
せて基板上に接着した。
実施例５ 実施例１と同様な半導体チップを用意し、さらに実施例
１と同様な形状をしたインナーリードをもつキャリアテ
ープを容易した。このインナーリードのバンプ部に80Cd
−20Znのめっきを膜厚３μｍで成長させた。その後実施
例１と同様な半導体装置を作製した。
１と同様な形状をしたインナーリードをもつキャリアテ
ープを容易した。このインナーリードのバンプ部に80Cd
−20Znのめっきを膜厚３μｍで成長させた。その後実施
例１と同様な半導体装置を作製した。
本発明によれば従来バンプ硬度が高く接合不可能であっ
た。Zn,Sn,Cu等のバンプも軟化させ改良する事ができ
る。また金バンプに比べ極めてかん便な工程でバンプを
形成する事ができワイヤレスボンディング技術の導入を
容易にし、素子の微細化に対応してボンディングの信頼
性の高い半導体装置を製造できる等産業上極めて顕著な
効果をうむものである。
た。Zn,Sn,Cu等のバンプも軟化させ改良する事ができ
る。また金バンプに比べ極めてかん便な工程でバンプを
形成する事ができワイヤレスボンディング技術の導入を
容易にし、素子の微細化に対応してボンディングの信頼
性の高い半導体装置を製造できる等産業上極めて顕著な
効果をうむものである。
第１図は本発明のバンプ接合部の断面図、第２図は実施
例１の構成図、第３図は実施例２の構成図、第４図は実
施例４の構成図、第５図は従来のバンプの構成図であ
る。
例１の構成図、第３図は実施例２の構成図、第４図は実
施例４の構成図、第５図は従来のバンプの構成図であ
る。
Claims (2)
- 【請求項１】半導体ペレットと、この半導体ペレット上
に形成されたAlを主成分とする電極と、この電極に直接
形成されたバンプと、このバンプに接続されたリードと
を備えた半導体装置において、少なくともバンプの電極
との接合表面が、Zn,SnおよびCuの少なくとも２種を主
成分とする合金もしくはZn,Sn及びCuの少なくとも１種
とIn,Bi及びCdの少なくとも１種とを主成分とする合金
で形成されており、バンプと電極との接合がAl−Zn及び
Al−Snの共晶又はAl−Cuの金属間化合物の少なくとも１
種の反応により直接接合されていることを特徴とする半
導体装置。 - 【請求項２】半導体ペレットと、この半導体ペレット上
に形成されたAlを主成分とする電極と、あらかじめバン
プが形成されたリードとを備え、前記バンプが前記電極
に接合された半導体装置において、少なくともバンプの
電極との接合表面が、Zn,SnおよびCuの少なくとも２種
を主成分とする合金もしくはZn,Sn及びCuの少なくとも
１種とIn,Bi及びCdの少なくとも１種とを主成分とする
合金で形成されており、バンプと電極との接合がAl−Zn
及びAl−Snの共晶又はAl−Cuの金属間化合物の少なくと
も１種の反応により直接接合されていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61228211A JPH0732170B2 (ja) | 1986-09-29 | 1986-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61228211A JPH0732170B2 (ja) | 1986-09-29 | 1986-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6384127A JPS6384127A (ja) | 1988-04-14 |
| JPH0732170B2 true JPH0732170B2 (ja) | 1995-04-10 |
Family
ID=16872929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61228211A Expired - Lifetime JPH0732170B2 (ja) | 1986-09-29 | 1986-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732170B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002287A (en) * | 1997-05-08 | 1999-12-14 | Canon Kabushiki Kaisha | Signal outputting apparatus |
| JP2007335632A (ja) | 2006-06-15 | 2007-12-27 | Toyota Industries Corp | 半導体装置 |
-
1986
- 1986-09-29 JP JP61228211A patent/JPH0732170B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6384127A (ja) | 1988-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8193035B2 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps | |
| US6329722B1 (en) | Bonding pads for integrated circuits having copper interconnect metallization | |
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US7022548B2 (en) | Method for making a semiconductor die package | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| EP0382080A2 (en) | Bump structure for reflow bonding of IC devices | |
| US20030151140A1 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| EP0899786B1 (en) | Electrode structure of a silicon semiconductor device | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| JP3868766B2 (ja) | 半導体装置 | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| JPS62266842A (ja) | 半導体装置及びその製造方法 | |
| JPS63305532A (ja) | バンプの形成方法 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JPH08130227A (ja) | 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法 | |
| KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JP2549278Y2 (ja) | 混成集積回路基板 | |
| JPS63168031A (ja) | 半導体装置 | |
| JPS5928049B2 (ja) | 半導体装置のリ−ド接続方法 | |
| JP2911005B2 (ja) | バンプ電極の処理方法 | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 | |
| JP3311376B2 (ja) | バンプ形成方法 |