JP2549278Y2 - 混成集積回路基板 - Google Patents

混成集積回路基板

Info

Publication number
JP2549278Y2
JP2549278Y2 JP1993033918U JP3391893U JP2549278Y2 JP 2549278 Y2 JP2549278 Y2 JP 2549278Y2 JP 1993033918 U JP1993033918 U JP 1993033918U JP 3391893 U JP3391893 U JP 3391893U JP 2549278 Y2 JP2549278 Y2 JP 2549278Y2
Authority
JP
Japan
Prior art keywords
bonding
gold
resin substrate
integrated circuit
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1993033918U
Other languages
English (en)
Other versions
JPH0686339U (ja
Inventor
昌己 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP1993033918U priority Critical patent/JP2549278Y2/ja
Publication of JPH0686339U publication Critical patent/JPH0686339U/ja
Application granted granted Critical
Publication of JP2549278Y2 publication Critical patent/JP2549278Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は、多数のベアチップ半導
体素子をワイヤボンディング方法を用いて実装するマル
チチップモジュールタイプの混成集積回路基板に関す
る。
【０００２】
【従来の技術】従来、この種の混成集積回路基板として
は図４に示すものが知られている。回路パターンを有す
る下層側樹脂基板１と表面層を形成する表面層樹脂基板
２とを銀錫共晶半田等で構成したバンプ３を介して張り
付け、表面層樹脂基板２の一部に設けた孔部にＩＣ等の
ベアチップ半導体素子４をダイボンド樹脂を介して接合
し、その後金線５を用いてサーモソニック法で下層側樹
脂基板１の所定のパッド部分にボンディング接合する。
【０００３】大気中の水分による半導体素子の表面破壊
やワイヤの変形を避けるため、チップコート樹脂を被覆
してからチップコンデンサやチップ抵抗等の受動態素子
６を半田付け接合し、更に全体を樹脂モールドして完成
する。
【０００４】
【考案が解決しようとする課題】かかる従来例において
は、数回にわたる熱履歴を経過する間に発生する膨脹・
収縮のため、下層側樹脂基板との接合側のボンディング
領域に施した無電解めっき層と金線部分が剥離するとい
う不都合があった。すなわち、無電解金めっき層は析出
速度が遅いこと、また厚く付着した場合多孔質となり機
械的強度が低下すること等から一般に０．２５〜０．３
０μｍ程度の薄い厚さとしている。
【０００５】一方、無電解ニッケルめっき層は還元剤と
して使用する燐酸中の燐が吸蔵されるためニッケルと燐
の化合物であり、バンプ接合時の昇温によって形成され
た硬度の高い、また展性の小さい燐酸化物が形成面から
剥離するという不具合を有していた。
【０００６】
【課題を解決するための手段】本考案は、以上述べた従
来技術の課題を解決することを目的とし、多数のワイヤ
ボンディングパッドを有し、無電解ニッケル下地めっき
層と無電解金上地めっき層を施した樹脂基板において、
セカンドボンディングとなる基板側のウェッジボンディ
ング域の一定領域に、半円形の円周面から生じる直線状
の稜線部位をファーストボンド側から伸びる方向へ対位
して、半円形の金ボールを重積することを特徴とし、熱
的履歴の繰り返しがあっても剥離等を生じない混成集積
回路基板を提供する。
【０００７】
【作用】本考案によれば、無電解ニッケル下地めっき
層、無電解金上地めっき層を施したボンディングパッド
を有する樹脂基板を予め他の樹脂基板を半田接合する温
度過程を経た構成においても、セカンドボンド側のウェ
ッジボンディングの一定領域へ金ボールを重積した構造
であるから、製造上数回にわたる熱的履歴温度サイクル
に対してもボンディング強度の低下をきたすことがな
い。
【０００８】
【実施例】以下、本考案の一実施例につき図１、図２及
び図３を参照して詳細に述べる。図において、多数のボ
ンディングパッドを有し、下地に無電解ニッケルめっき
層、上地に無電解金めっき層を施した下層側樹脂基板１
と、表面層を形成する回路パターンを有する表面層樹脂
基板２とが、熔融点２２１℃の銀錫共晶高温半田を使用
したバンプ３を介して接合される。
【０００９】ベアチップ半導体素子４は表面層樹脂基板
２の孔部に設けた領域にダイボンド接合し、金線５をサ
ーモソニック法を利用して接合する。この場合、金線に
ボールを形成し、熱圧着する半導体素子のファースト側
ボンディング部５ａから、ボンディングワイヤの延長先
となるセカンド側ボンディング５ｂは、下層の無電解ニ
ッケル／無電解金めっきを施したボンディングパッド部
分でウェッジボンディングとなる。該ウェッジボンディ
ング部分の該表面層樹脂基板２と衝合する領域を上部か
ら金ボール５ｃを重積する。
【００１０】更に、素子の保護を目的として半導体表面
にチップコート樹脂を被覆した後、表面層樹脂基板２に
チップコンデンサ、チップ抵抗等の受動態素子６を半田
接合する。更に、全体を樹脂モールド成型して所定の混
成集積回路を作成する。
【００１１】このような製作過程では、下層側樹脂基板
１に設けた無電解ニッケル／無電解金層は、バンプ接合
時の高温半田付けで無電解ニッケル層中の燐が昇温に伴
い、硬度の大きくまた展性の小さい酸素化合物を形成す
る。
【００１２】セカンドボンディングとの介合面に該化合
物の形成領域はウェッジボンディングによる結晶粗大域
と接触面積の小さい領域との複合により、工程の昇温、
降温で脆弱な接合状態を呈する。
【００１３】図２は、ウェッジボンディングの表面へ金
ボールを熱圧着した部分の拡大断面図である。該下層側
樹脂基板１のボンディングパッドはエッチング加工した
銅箔７の表面へ燐を含有する無電解ニッケル下地めっき
層８、無電解金上地めっき層９とからなり、表面層樹脂
基板２との高温めっき付けによるバンプ接合等の熱的履
歴で、無電解ニッケルめっき層の中の燐は、無電解金め
っき層との介合部分において、前述の硬度の大きいまた
展性の小さい酸素化合物を形成する。
【００１４】セカンドボンディング側としての、ウェッ
ジボンディングによる金線５の衝合部分にファースト側
のボールボンディングと同様の重積金ボール５ｃを作成
し衝合部分の全域、少なくともボンディング強度に寄与
する金線ネック部分５ｄを被覆する。
【００１５】このような構成により、該ネック部分の部
分的応力の集中と脆弱なボンディング介合面を軟質の均
一な結晶系である金ボールで接合力を維持することがで
き、数回にわたる熱的履歴においても剥離のないボンデ
ィング品位を達成することが可能となる。
【００１６】図３は、本考案実施例における半円形金ボ
ールによるセカンドボンディング部分の平面図で、該無
電解ニッケル／無電解金表面層樹脂基板２へのワイヤボ
ンディングに関し、セカンドボンディングとなるウェッ
ジボンディング表面へ金ボールを重積する場合、金ボー
ルを押圧するキャピラリの形状を一般的なドーナツ状と
した円形状から半円形とし、円周面から生じる直線状の
稜線部位５ｅをファーストボンディング側から伸びる方
向５ｆへ対位させることにより、セカンドボンディング
パッド領域を小面積化し、無電解めっき面と衝合するウ
ェッジボンディング領域のみを金ボールで重積し、均一
な衝合化による応力の均一化による強度の改善効果を得
ることが可能となる。
【００１７】更に、具体的実施例によれば、ＦＲ−５材
料からなるパターン加工を施した樹脂基板へ硫酸ニッケ
ル、燐酸浴からなる無電解ニッケル下地めっき層を厚さ
３〜５μｍだけ行い、さらに無電解金上地めっき層を厚
さ０．２５〜０．３０μｍまで形成して、ボンディング
パッド表面処理を行う。更に、表面層を形成し、ＩＣ実
装用の埋め込み孔部を有する樹脂基板をＦＲ−４材料を
使用して作成し、銀錫の共晶半田でバンプ結合する。Ｉ
Ｃ等のベアチップ機能素子をダイボンド接合し、約２５
μｍ線路の金線をサーモソニック法を使用して、金ボー
ルを形成し、ベアチップ機能素子のボンディンググラン
ドへ接合し、金線の一端を樹脂基板のボンディングパッ
ド部へウェッジボンディング接合する。樹脂基板へ実装
した全てのベアチップ機能素子をボンディングした後、
再度全てのセカンドボンディングを終了したウェッジボ
ンディング部分へ、半円形をしたキャピラリーを使用し
てファーストボンディングと同様に金ボールを作成し、
ボールネック部で破断、固定して工程を終了する。
【００１８】この種のボールの形状は、スタッドバンプ
形成用のボンディングソフトを使用して実施することが
可能である。例えば九州松下電器株式会社のワイヤボン
ダＨＷ２１Ｕ型を使用することができる。半導体素子の
保護を目的としたチップコート樹脂を半導体機能素子の
表面へ被覆してから表面層樹脂基板に錫、鉛の共晶半田
を印刷し、チップコンデンサやチップ抵抗等の受動部品
を実装して、半田リフローして接合する。その後、全体
を樹脂モールド成型して所定の混成集積回路基板が完成
される。
【００１９】
【考案の効果】以上述べたように、本考案によれば、無
電解ニッケル下地めっき層、無電解金上地めっき層を施
したボンディングパッドを有する樹脂基板を予め他の樹
脂基板を半田接合する温度過程を経た構成においても、
セカンドボンド側のウェッジボンディングの一定領域へ
半円形の金ボールを重積した構造であるから、セカンド
ボンディングパッド領域を小面積化し、均一な衝合化に
よる応力の均一化を行うことができるので、製造上数回
にわたる熱的履歴温度サイクルに対してもボンディング
強度の低下をきたすことのない混成集積回路を提供する
ことができる。
【図面の簡単な説明】
【図１】本考案の一実施例を示す概略断面図である。
【図２】該実施例におけるウェッジボンディングの表面
へ金ボールを熱圧着した部分の拡大断面図である。
【図３】該実施例における半円形金ボールによるセカン
ドボンディング部分を示す平面図である。
【図４】従来例を示す概略断面図である。
【符号の説明】
１ 下層側樹脂基板 ２ 表面層樹脂基板 ３ バンプ ４ ベアチップ半導体素子 ５ 金線 ５ａ ファースト側ボンディング部 ５ｂ セカンド側ボンディング部 ５ｃ 重積金ボール ５ｄ 金線ネック部分 ５ｅ 稜線部位 ５ｆ ファースト側から伸びる方向 ６ 受動態素子 ７ 銅箔 ８ 無電解ニッケル下地めっき層 ９ 無電解金上地めっき層

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】 少なくとも１枚の樹脂基板にベアチップ
    半導体素子を埋め込むための孔部を有する複数の樹脂基
    板が、半田バンブを用いて張り合わされ、かつ該ベアチ
    ップ半導体が金線によりワイヤボンディングされている
    混成集積回路基板において、 該樹脂基板は無電解ニッケル下地めっき層と無電解金上
    地めっき層とを有し、該ベアチップ半導体素子のウェッ
    ジセカンドボンド部分の該表面処理層と衝合する領域
    に、半円形の円周面から生じる直線状の稜線部位をファ
    ーストボンド側から伸びる方向へ対位して、上部から半
    円形の金ボールを熱圧着により重積したことを特徴とす
    る混成集積回路基板。
JP1993033918U 1993-05-28 1993-05-28 混成集積回路基板 Expired - Lifetime JP2549278Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993033918U JP2549278Y2 (ja) 1993-05-28 1993-05-28 混成集積回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993033918U JP2549278Y2 (ja) 1993-05-28 1993-05-28 混成集積回路基板

Publications (2)

Publication Number Publication Date
JPH0686339U JPH0686339U (ja) 1994-12-13
JP2549278Y2 true JP2549278Y2 (ja) 1997-09-30

Family

ID=12399907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993033918U Expired - Lifetime JP2549278Y2 (ja) 1993-05-28 1993-05-28 混成集積回路基板

Country Status (1)

Country Link
JP (1) JP2549278Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029910B2 (ja) * 1994-03-18 2008-01-09 日立化成工業株式会社 半導体パッケ−ジの製造法及び半導体パッケ−ジ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712530A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Wire bonding method
JPS57169253A (en) * 1981-04-09 1982-10-18 Yamada Mekki Kogyosho:Kk Circuit substrate
JPH02260550A (ja) * 1989-03-31 1990-10-23 Mitsumi Electric Co Ltd 回路基板のワイヤボンデイング電極
JPH05129761A (ja) * 1991-10-31 1993-05-25 Ibiden Co Ltd プリント配線板
JPH05129357A (ja) * 1991-11-01 1993-05-25 Tanaka Denshi Kogyo Kk ボンデイング用ワイヤ
JPH06291160A (ja) * 1993-03-31 1994-10-18 Nippon Steel Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0686339U (ja) 1994-12-13

Similar Documents

Publication Publication Date Title
US6650013B2 (en) Method of manufacturing wire bonded microelectronic device assemblies
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
JP3142723B2 (ja) 半導体装置及びその製造方法
US5838061A (en) Semiconductor package including a semiconductor chip adhesively bonded thereto
US6864166B1 (en) Method of manufacturing wire bonded microelectronic device assemblies
US6828173B2 (en) Semiconductor device including edge bond pads and methods
US7598121B2 (en) Method of manufacturing a semiconductor device
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
JPH1032280A (ja) Ｂｇａ半導体パッケージのソルダボールランドメタル構造
WO2006019461A1 (en) Semiconductor package including rivet for bonding of lead posts
US20020041037A1 (en) Semiconductor device and process of producing same
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
JP2549278Y2 (ja) 混成集積回路基板
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
KR20030016167A (ko) 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법
JP3508478B2 (ja) 半導体装置の製造方法
JP3889311B2 (ja) プリント配線板
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP4398225B2 (ja) 半導体装置
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
JP3076302B2 (ja) 半導体装置
JP3674550B2 (ja) 半導体装置
JPH0719797B2 (ja) 半導体装置の実装具
JP2941533B2 (ja) 半導体チップのワイヤレスボンディング方法