JPH1032280A - Bga半導体パッケージのソルダボールランドメタル構造 - Google Patents
Bga半導体パッケージのソルダボールランドメタル構造Info
- Publication number
- JPH1032280A JPH1032280A JP9098041A JP9804197A JPH1032280A JP H1032280 A JPH1032280 A JP H1032280A JP 9098041 A JP9098041 A JP 9098041A JP 9804197 A JP9804197 A JP 9804197A JP H1032280 A JPH1032280 A JP H1032280A
- Authority
- JP
- Japan
- Prior art keywords
- land metal
- solder ball
- metal
- land
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ランドメタルの表面とソルダボールの接着面
積を最大化し得るようランドメタルの構造を改善して、
ソルダボールが分離又は離脱されないようにするBGA
半導体パッケージのソルダボールランドメタル構造を提
供することである。 【解決手段】 SMD型ランドメタル構造では、ランド
メタル表面の中央又は外郭に多様な形状及び位置に、B
T基板を全く貫通させるか又は半分にだけ貫通させた多
数のエッチングホールを形成し、NSMD型ランドメタ
ルの構造では、既存のランドメタル周辺部に鋸の歯形状
のランドメタルをさらに形成してソルダマスクとBT基
板間に介在させる。
積を最大化し得るようランドメタルの構造を改善して、
ソルダボールが分離又は離脱されないようにするBGA
半導体パッケージのソルダボールランドメタル構造を提
供することである。 【解決手段】 SMD型ランドメタル構造では、ランド
メタル表面の中央又は外郭に多様な形状及び位置に、B
T基板を全く貫通させるか又は半分にだけ貫通させた多
数のエッチングホールを形成し、NSMD型ランドメタ
ルの構造では、既存のランドメタル周辺部に鋸の歯形状
のランドメタルをさらに形成してソルダマスクとBT基
板間に介在させる。
Description
【0001】
【発明の属する技術分野】本発明はBGA(Ball Grid
Array)半導体パッケージのソルダボールメタル(Solder
Ball Land Metal;以下“ランドメタル”という)構造
に関するもので、より詳しくはBGA半導体パッケージ
において、ソルダボールが融着(Reflow)されるランド
メタルに化学的エッチングを実施するか又はランドメタ
ルの形状を鋸の歯形状に製造して、それに融着されるソ
ルダボールの接着面積を最大に確保することにより、ソ
ルダボールがランドメタルから易しく分離及び離脱され
ないようにしたランドメタルの構造に関するものであ
る。
Array)半導体パッケージのソルダボールメタル(Solder
Ball Land Metal;以下“ランドメタル”という)構造
に関するもので、より詳しくはBGA半導体パッケージ
において、ソルダボールが融着(Reflow)されるランド
メタルに化学的エッチングを実施するか又はランドメタ
ルの形状を鋸の歯形状に製造して、それに融着されるソ
ルダボールの接着面積を最大に確保することにより、ソ
ルダボールがランドメタルから易しく分離及び離脱され
ないようにしたランドメタルの構造に関するものであ
る。
【0002】
【従来の技術】半導体チップの高集積化技術により、同
大きさの半導体チップにもより多い回路の配置が可能に
なり半導体チップの大きさも大きくなって、より多い入
/出力信号を半導体チップが受容することにより、半導
体パッケージ分野では受容可能な入/出力ピンの数を増
加させて実装密度を高めたBGA半導体パッケージを開
発することになった。前記BGA半導体パッケージは、
その入/出力手段として半導体パッケージの一面全体に
融着されたソルダボールを使用することにより、従来よ
り多数の入/出力信号を受容し得ることになり、その大
きさも半導体チップの大きさに近似して次世代半導体パ
ッケージとして脚光を浴びている。このようなBGA半
導体パッケージの一般の構造とソルダボールの融着構造
を添付図面を参照して説明すると次のようである。
大きさの半導体チップにもより多い回路の配置が可能に
なり半導体チップの大きさも大きくなって、より多い入
/出力信号を半導体チップが受容することにより、半導
体パッケージ分野では受容可能な入/出力ピンの数を増
加させて実装密度を高めたBGA半導体パッケージを開
発することになった。前記BGA半導体パッケージは、
その入/出力手段として半導体パッケージの一面全体に
融着されたソルダボールを使用することにより、従来よ
り多数の入/出力信号を受容し得ることになり、その大
きさも半導体チップの大きさに近似して次世代半導体パ
ッケージとして脚光を浴びている。このようなBGA半
導体パッケージの一般の構造とソルダボールの融着構造
を添付図面を参照して説明すると次のようである。
【0003】一般に、BGA半導体パッケージの構造
は、図1に示すように、BTエポキシ樹脂(Bismaleimi
de Triazine Epoxy Resin)種類の基板300の中央上面
に半導体チップ400がエポキシ500で接着されてお
り、前記半導体チップの入/出力パッド410はBT基
板300の上面外郭に形成されたメタルトレース(Meta
l Trace)140とワイヤー600で連結されており、前
記メタルトレース140の表面にはソルダマスク200
が形成されて、メタルトレース140で形成された回路
パターンを保護する。前記BT基板300の底面にもメ
タルトレース140とソルダマスク200が順次積層さ
れており、前記メタルトレース140にはランドメタル
100が連結されており、前記ランドメタル100には
ソルダボール150が融着されている。前記メタルトレ
ース140とランドメタル100の表面には凹溝部を備
えるソルダマスク200が形成されて、前記メタルトレ
ース140の回路パターンを保護する。一方、BT基板
300の上面と底面に形成されたメタルトレース140
は相互連結されており(図面に図示せず)、前記半導体
チップ400、ワイヤー600等を外部環境から保護す
るため、封止材700を用いてBT基板300の上面を
モルディングした構造(One Side Molding)を取る。
は、図1に示すように、BTエポキシ樹脂(Bismaleimi
de Triazine Epoxy Resin)種類の基板300の中央上面
に半導体チップ400がエポキシ500で接着されてお
り、前記半導体チップの入/出力パッド410はBT基
板300の上面外郭に形成されたメタルトレース(Meta
l Trace)140とワイヤー600で連結されており、前
記メタルトレース140の表面にはソルダマスク200
が形成されて、メタルトレース140で形成された回路
パターンを保護する。前記BT基板300の底面にもメ
タルトレース140とソルダマスク200が順次積層さ
れており、前記メタルトレース140にはランドメタル
100が連結されており、前記ランドメタル100には
ソルダボール150が融着されている。前記メタルトレ
ース140とランドメタル100の表面には凹溝部を備
えるソルダマスク200が形成されて、前記メタルトレ
ース140の回路パターンを保護する。一方、BT基板
300の上面と底面に形成されたメタルトレース140
は相互連結されており(図面に図示せず)、前記半導体
チップ400、ワイヤー600等を外部環境から保護す
るため、封止材700を用いてBT基板300の上面を
モルディングした構造(One Side Molding)を取る。
【0004】このようなBGA半導体パッケージにおい
て、ソルダボール150が融着される領域をランドメタ
ル100といい、その構造は、図2A乃至図2Cに示す
ように、ソルダマスク限定型(Solder Mask Defined Ty
pe;以下“SMD型”という)とソルダマスク非限定型
(Non-Solder Mask Defined Type;以下“NSMD型”
という)に大きく分けられる。図2A乃至前記2Cを参
照して従来のランドメタル100にソルダボール150
が融着される構造を説明すると次のようである。
て、ソルダボール150が融着される領域をランドメタ
ル100といい、その構造は、図2A乃至図2Cに示す
ように、ソルダマスク限定型(Solder Mask Defined Ty
pe;以下“SMD型”という)とソルダマスク非限定型
(Non-Solder Mask Defined Type;以下“NSMD型”
という)に大きく分けられる。図2A乃至前記2Cを参
照して従来のランドメタル100にソルダボール150
が融着される構造を説明すると次のようである。
【0005】図2AはSMD型ランドメタル100の平
面図で、ソルダボール150が融着される前のものを示
す。メタルトレース140とこれに連結されたランドメ
タル100の外郭部をソルダマスク200が覆ってい
る。これを図2Bの断面図を参照して説明すると、BT
基板300上に銅(Cu)材質のランドメタル100が
形成され、前記ランドメタル100の表面にはニッケル
(Ni)110と金(Au)120が順次鍍金され、前
記ランドメタル100の外郭部がBT基板300とソル
ダマスク200間に介在された形状になっている。
面図で、ソルダボール150が融着される前のものを示
す。メタルトレース140とこれに連結されたランドメ
タル100の外郭部をソルダマスク200が覆ってい
る。これを図2Bの断面図を参照して説明すると、BT
基板300上に銅(Cu)材質のランドメタル100が
形成され、前記ランドメタル100の表面にはニッケル
(Ni)110と金(Au)120が順次鍍金され、前
記ランドメタル100の外郭部がBT基板300とソル
ダマスク200間に介在された形状になっている。
【0006】前記鍍金されたランドメタル100の表面
には、後に高温の炉内でソルダボール150が融着され
る。ここで、前記ランドメタル100の表面に鍍金を行
う理由は、ソルダボール150がランドメタル100の
表面に容易に融着されるようにするためである。即ち、
前記ランドメタル100の表面に鍍金された金120
は、ソルダボール150がランドメタル100の表面に
融着される時、前記金120がソルダボール150とと
もに溶融混合されることにより、前記ソルダボール15
0がニッケル110の表面に融着される。
には、後に高温の炉内でソルダボール150が融着され
る。ここで、前記ランドメタル100の表面に鍍金を行
う理由は、ソルダボール150がランドメタル100の
表面に容易に融着されるようにするためである。即ち、
前記ランドメタル100の表面に鍍金された金120
は、ソルダボール150がランドメタル100の表面に
融着される時、前記金120がソルダボール150とと
もに溶融混合されることにより、前記ソルダボール15
0がニッケル110の表面に融着される。
【0007】図2CはNSMD型ランドメタル100の
平面図で、メタルトレース140に連結されたランドメ
タル100がソルダマスク200の凹溝部210内に全
部露出された形態を取る。図2Dの断面図を参照する
と、ランドメタル100がBT基板300の表面とソル
ダマスク200の凹溝部の内側に形成され、前記ランド
メタル100の表面はニッケル110と金120が順次
鍍金されている。又、高温の炉内で、前記ランドメタル
100の表面にソルダボール150が融着され、この時
にも前述したようにソルダボール150はランドメタル
100の表面の金と混合されながらニッケル110と融
着される。
平面図で、メタルトレース140に連結されたランドメ
タル100がソルダマスク200の凹溝部210内に全
部露出された形態を取る。図2Dの断面図を参照する
と、ランドメタル100がBT基板300の表面とソル
ダマスク200の凹溝部の内側に形成され、前記ランド
メタル100の表面はニッケル110と金120が順次
鍍金されている。又、高温の炉内で、前記ランドメタル
100の表面にソルダボール150が融着され、この時
にも前述したようにソルダボール150はランドメタル
100の表面の金と混合されながらニッケル110と融
着される。
【0008】これまで、ソルダボールが融着されるラン
ドメタルの構造を大きくSMD型とNSMD型に分けて
みたが、SMD型及びNSMD型ランドメタルのどんな
構造であっても、ランドメタルの表面にソルダボールを
融着させる時、常に克服すべきである問題があった。即
ち、前記ランドメタルに融着されたソルダボールが後に
ランドメタルから分離又は離脱されないようにすること
に技術力を集中したものである。その理由は、BGA半
導体パッケージにおけるソルダボールの役割は半導体チ
ップとマザーボード(Mother Board)間の入/出力信号
を相互交換させる媒介体の役割であるため、ランドメタ
ルからソルダボールが分離されるか離脱されるとBGA
半導体パッケージの機能は全く喪失され、よって前記分
離又は離脱現象がBGA半導体パッケージの信頼性を大
きく低下させるためである。従来には、このような分離
又は離脱現象を減らし、ランドメタルの表面にソルダボ
ールを容易に融着させるため、前記ランドメタルの偏平
で滑らかな表面にニッケルと金の順に鍍金を実施した。
ドメタルの構造を大きくSMD型とNSMD型に分けて
みたが、SMD型及びNSMD型ランドメタルのどんな
構造であっても、ランドメタルの表面にソルダボールを
融着させる時、常に克服すべきである問題があった。即
ち、前記ランドメタルに融着されたソルダボールが後に
ランドメタルから分離又は離脱されないようにすること
に技術力を集中したものである。その理由は、BGA半
導体パッケージにおけるソルダボールの役割は半導体チ
ップとマザーボード(Mother Board)間の入/出力信号
を相互交換させる媒介体の役割であるため、ランドメタ
ルからソルダボールが分離されるか離脱されるとBGA
半導体パッケージの機能は全く喪失され、よって前記分
離又は離脱現象がBGA半導体パッケージの信頼性を大
きく低下させるためである。従来には、このような分離
又は離脱現象を減らし、ランドメタルの表面にソルダボ
ールを容易に融着させるため、前記ランドメタルの偏平
で滑らかな表面にニッケルと金の順に鍍金を実施した。
【0009】
【発明が解決しようとする課題】しかしながら、前記二
層の鍍金膜はソルダボールが容易に融着される構造は提
供したが、ランドメタルからソルダボールが分離される
か離脱される現象も全く解消し得なかった。
層の鍍金膜はソルダボールが容易に融着される構造は提
供したが、ランドメタルからソルダボールが分離される
か離脱される現象も全く解消し得なかった。
【0010】前記ランドメタルにおいて、ソルダボール
の分離又は離脱現象をSMD型とNSMD型に分けて詳
細に説明すると、SMD型ランドメタルではソルダボー
ルとニッケル鍍金層上に形成されたニッケルとの混合層
でソルダボールが易しく分離又は離脱される現象が発生
し、NSMD型ランドメタルの構造ではソルダボールラ
ンドメタルとがともにBT基板表面から易しく分離又は
離脱される現象が発生した。
の分離又は離脱現象をSMD型とNSMD型に分けて詳
細に説明すると、SMD型ランドメタルではソルダボー
ルとニッケル鍍金層上に形成されたニッケルとの混合層
でソルダボールが易しく分離又は離脱される現象が発生
し、NSMD型ランドメタルの構造ではソルダボールラ
ンドメタルとがともにBT基板表面から易しく分離又は
離脱される現象が発生した。
【0011】従って、本発明は前記問題点を解決するた
めに案出したもので、その目的は、SMD型又はNSM
D型ランドメタル構造において、前記ランドメタルの表
面とソルダボールの接着面積を最大化し得るようランド
メタルの構造を改善して、ソルダボールが分離又は離脱
されないようにするランドメタル構造を提供することに
ある。
めに案出したもので、その目的は、SMD型又はNSM
D型ランドメタル構造において、前記ランドメタルの表
面とソルダボールの接着面積を最大化し得るようランド
メタルの構造を改善して、ソルダボールが分離又は離脱
されないようにするランドメタル構造を提供することに
ある。
【0012】
【課題を解決するための手段】本発明は前記目的を達成
するため、半導体チップと、前記半導体チップの底面に
接着剤で接着されたBT基板と、前記BT基板の上面外
郭に形成されたメタルトレース及びソルダマスクと、前
記メタルトレースと半導体チップの入/出力パッドとを
連結するワイヤーと、前記BT基板の底面に形成された
メタルトレースと、前記メタルトレースに連結されたラ
ンドメタルと、前記ランドメタルに融着されたソルダボ
ールと、前記メタルトレースの表面に形成されたソルダ
マスクとからなるBGA半導体パッケージにおいて、前
記ランドメタル表面の中央又は外郭に、ソルダボールと
の接着面積を広げるため、少なくとも一つ以上のエッチ
ングホールが形成されることを特徴とする。
するため、半導体チップと、前記半導体チップの底面に
接着剤で接着されたBT基板と、前記BT基板の上面外
郭に形成されたメタルトレース及びソルダマスクと、前
記メタルトレースと半導体チップの入/出力パッドとを
連結するワイヤーと、前記BT基板の底面に形成された
メタルトレースと、前記メタルトレースに連結されたラ
ンドメタルと、前記ランドメタルに融着されたソルダボ
ールと、前記メタルトレースの表面に形成されたソルダ
マスクとからなるBGA半導体パッケージにおいて、前
記ランドメタル表面の中央又は外郭に、ソルダボールと
の接着面積を広げるため、少なくとも一つ以上のエッチ
ングホールが形成されることを特徴とする。
【0013】又、前記ホールは化学反応によるエッチン
グにより形成されることを特徴とする請求項1記載のB
GA半導体パッケージのソルダボールランドメタル構
造。
グにより形成されることを特徴とする請求項1記載のB
GA半導体パッケージのソルダボールランドメタル構
造。
【0014】又、前記ホールはランドメタルの表面中央
に円形、四角形、又は十字形に形成されることを特徴と
する請求項1記載のBGA半導体パッケージのソルダボ
ールランドメタル構造。
に円形、四角形、又は十字形に形成されることを特徴と
する請求項1記載のBGA半導体パッケージのソルダボ
ールランドメタル構造。
【0015】又、前記ホールはランドメタルの表面中央
からBT基板の表面まで貫通形成されることを特徴とす
る請求項1、2又は3記載のBGA半導体パッケージの
ソルダボールランドメタル構造。
からBT基板の表面まで貫通形成されることを特徴とす
る請求項1、2又は3記載のBGA半導体パッケージの
ソルダボールランドメタル構造。
【0016】又、前記ホールはランドメタルの表面中央
から半分程度にだけ貫通形成されることを特徴とする請
求項1、2又は3記載のBGA半導体パッケージのソル
ダボールランドメタル構造。
から半分程度にだけ貫通形成されることを特徴とする請
求項1、2又は3記載のBGA半導体パッケージのソル
ダボールランドメタル構造。
【0017】又、前記ホールはランドメタルの表面外郭
に一字形、半月形又は三角形に形成されることを特徴と
する請求項1記載のBGA半導体パッケージのソルダボ
ールランドメタル構造。
に一字形、半月形又は三角形に形成されることを特徴と
する請求項1記載のBGA半導体パッケージのソルダボ
ールランドメタル構造。
【0018】又、前記ホールはランドメタルの表面外郭
からBT基板の表面まで貫通形成されることを特徴とす
る請求項1又は6記載のBGA半導体パッケージのソル
ダボールランドメタル構造。
からBT基板の表面まで貫通形成されることを特徴とす
る請求項1又は6記載のBGA半導体パッケージのソル
ダボールランドメタル構造。
【0019】又、前記ホールはランドメタルの表面外郭
から半分程度にだけ貫通形成されることを特徴とする請
求項1又は6記載のBGA半導体パッケージのソルダボ
ールランドメタル構造。
から半分程度にだけ貫通形成されることを特徴とする請
求項1又は6記載のBGA半導体パッケージのソルダボ
ールランドメタル構造。
【0020】又、前記ホールはランドメタルの表面中央
と外郭の両者に形成されることを特徴とする請求項1記
載のBGA半導体パッケージのソルダボールランドメタ
ル構造。
と外郭の両者に形成されることを特徴とする請求項1記
載のBGA半導体パッケージのソルダボールランドメタ
ル構造。
【0021】又、前記ホールはランドメタルの表面中央
と外郭からBT基板の表面まで貫通形成されることを特
徴とする請求項1又は9記載のBGA半導体パッケージ
のソルダボールランドメタル構造。
と外郭からBT基板の表面まで貫通形成されることを特
徴とする請求項1又は9記載のBGA半導体パッケージ
のソルダボールランドメタル構造。
【0022】又、前記ホールはランドメタルの表面中央
と外郭から半分程度にだけ貫通形成されることを特徴と
する請求項1又は9記載のBGA半導体パッケージのソ
ルダボールランドメタル構造。
と外郭から半分程度にだけ貫通形成されることを特徴と
する請求項1又は9記載のBGA半導体パッケージのソ
ルダボールランドメタル構造。
【0023】又、前記ランドメタルはその周辺部に鋸の
歯形状のランドメタルがさらに形成されて、BT基板と
ソルダマスク間に前記鋸の歯形状のランドメタルが介在
されるようにすることを特徴とする請求項1記載のBG
A半導体パッケージのソルダボールランドメタル構造。
歯形状のランドメタルがさらに形成されて、BT基板と
ソルダマスク間に前記鋸の歯形状のランドメタルが介在
されるようにすることを特徴とする請求項1記載のBG
A半導体パッケージのソルダボールランドメタル構造。
【0024】又、前記ランドメタルの表面にはニッケル
(Ni)と金(Au)が鍍金されることを特徴とする請
求項1記載のBGA半導体パッケージのソルダボールラ
ンドメタル構造。又、
(Ni)と金(Au)が鍍金されることを特徴とする請
求項1記載のBGA半導体パッケージのソルダボールラ
ンドメタル構造。又、
【0025】
【発明の実施の形態】以下、本発明の実施例を添付図面
を参照して説明する。図3A乃至図3Eは本発明の第1
実施例を示すもので、SMD型ランドメタル表面100
の中央付近にエッチングホール160を色々の形状に形
成したものを示すものである。
を参照して説明する。図3A乃至図3Eは本発明の第1
実施例を示すもので、SMD型ランドメタル表面100
の中央付近にエッチングホール160を色々の形状に形
成したものを示すものである。
【0026】前記エッチングホール160は、図3A乃
至図3Cに示すように、SMD型ランドメタル100の
表面の中央付近に単一の四角形、円形、又は十字形等に
形成し、その深さは、図3A乃至図3CのB−B’線に
ついての断面図である図3D及び図3Eに示すように、
ランドメタル100の表面中央からBT基板300の表
面までランドメタル100を貫通させて形成するか、又
はランドメタル100の半分にだけ形成した後、ニッケ
ル110と金120を順次鍍金する。
至図3Cに示すように、SMD型ランドメタル100の
表面の中央付近に単一の四角形、円形、又は十字形等に
形成し、その深さは、図3A乃至図3CのB−B’線に
ついての断面図である図3D及び図3Eに示すように、
ランドメタル100の表面中央からBT基板300の表
面までランドメタル100を貫通させて形成するか、又
はランドメタル100の半分にだけ形成した後、ニッケ
ル110と金120を順次鍍金する。
【0027】このような構造のエッチングホール160
は後に融着されるソルダボールとの接触面積を広げると
ともに、ソルダボール150が前記ランドメタル100
に融着された後、ソルダボール150が分離又は離脱さ
れないようにするロッキングホール(Locking Hole)の
役割も兼ねることにより、本発明の目的を達成するもの
である。
は後に融着されるソルダボールとの接触面積を広げると
ともに、ソルダボール150が前記ランドメタル100
に融着された後、ソルダボール150が分離又は離脱さ
れないようにするロッキングホール(Locking Hole)の
役割も兼ねることにより、本発明の目的を達成するもの
である。
【0028】図4A乃至図4Eは本発明の第2実施例を
示すもので、SMD型ランドメタル100の表面の中央
付近を除外した外郭部分に多数のエッチングホール16
0を色々の形状に形成したものを示す。前記エッチング
ホール160は、図4A乃至図4Cに示すように、SM
D型ランドメタル100の中央部を除外した外郭部分に
長細い一字形に相互対称に形成するか、又は半月形又は
三角形等に相互対称に形成することができ、その深さ
は、図4A乃至図4Cの線C−C’についての断面図で
ある図4Dと図4Eに示すように、BT基板300の表
面までランドメタル100を貫通させて形成するか、又
はランドメタル100の半分程度にだけ形成した後、ニ
ッケル110と金120を順次鍍金する。
示すもので、SMD型ランドメタル100の表面の中央
付近を除外した外郭部分に多数のエッチングホール16
0を色々の形状に形成したものを示す。前記エッチング
ホール160は、図4A乃至図4Cに示すように、SM
D型ランドメタル100の中央部を除外した外郭部分に
長細い一字形に相互対称に形成するか、又は半月形又は
三角形等に相互対称に形成することができ、その深さ
は、図4A乃至図4Cの線C−C’についての断面図で
ある図4Dと図4Eに示すように、BT基板300の表
面までランドメタル100を貫通させて形成するか、又
はランドメタル100の半分程度にだけ形成した後、ニ
ッケル110と金120を順次鍍金する。
【0029】図4A乃至図4Cに示すように、前記ラン
ドメタル100の外郭部にエッチングホール160を多
数形成することにより、本発明の第1実施例に示したソ
ルダボールとの接着面積より大きい面積を確保し、又、
後に融着されたソルダボール150がソルダマスク20
0の凹溝部内でロッキングホールの役割も十分に兼ねる
ことにより、前記ランドメタル100に融着されたソル
ダボールは離脱又は分離現象が減少することが分かる。
ドメタル100の外郭部にエッチングホール160を多
数形成することにより、本発明の第1実施例に示したソ
ルダボールとの接着面積より大きい面積を確保し、又、
後に融着されたソルダボール150がソルダマスク20
0の凹溝部内でロッキングホールの役割も十分に兼ねる
ことにより、前記ランドメタル100に融着されたソル
ダボールは離脱又は分離現象が減少することが分かる。
【0030】一方、図5A乃至図5Eは本発明の第3実
施例を示すもので、SMD型ランドメタル100の表面
の中央付近と外郭付近に多数のエッチングホール160
を色々の形状に形成したものを示す。図5A乃至図5C
に示すように、SMD型ランドメタル100の表面上に
エッチングホール160を少なくとも一つ以上形成する
ことができ、その位置はランドメタル100の中央付近
に形成させるかランドメタル100の中央と外郭にとも
に形成することもできる。
施例を示すもので、SMD型ランドメタル100の表面
の中央付近と外郭付近に多数のエッチングホール160
を色々の形状に形成したものを示す。図5A乃至図5C
に示すように、SMD型ランドメタル100の表面上に
エッチングホール160を少なくとも一つ以上形成する
ことができ、その位置はランドメタル100の中央付近
に形成させるかランドメタル100の中央と外郭にとも
に形成することもできる。
【0031】又、図5A乃至図5Cの線D−D’につい
ての断面図である図5D及び図5Eに示すように、その
深さは、ランドメタル100の表面中央又は外郭からB
T基板300の表面まで形成するか、ランドメタル10
0の半分程度にだけ形成した後、ニッケル110と金1
20を順次鍍金することができる。このようにランドメ
タル100の中央だけでなく外郭部分にも同時に多数の
エッチングホール160を形成することにより、ソルダ
ボール150がSMD型ランドメタル100の表面に融
着される時、最大接着面積を確保することができ、かつ
ロッキングホールも多数形成されるので、第1、第2実
施例よりも好ましい実施例であるといえる。
ての断面図である図5D及び図5Eに示すように、その
深さは、ランドメタル100の表面中央又は外郭からB
T基板300の表面まで形成するか、ランドメタル10
0の半分程度にだけ形成した後、ニッケル110と金1
20を順次鍍金することができる。このようにランドメ
タル100の中央だけでなく外郭部分にも同時に多数の
エッチングホール160を形成することにより、ソルダ
ボール150がSMD型ランドメタル100の表面に融
着される時、最大接着面積を確保することができ、かつ
ロッキングホールも多数形成されるので、第1、第2実
施例よりも好ましい実施例であるといえる。
【0032】図6A及び図6Bは本発明による第4実施
例を示すもので、ソルダマスク200の凹溝部210に
位置するNSMD型ランドメタル100の構造を示す。
図6Aに示すように、従来のランドメタル100の周辺
部に鋸の歯形状のランドメタル100をさらに形成した
ことが特徴である。又、図6Aの線E−E’についての
断面図である図6Bに示すように、鋸の歯形状のランド
メタル100部分はソルダマスク200とBT基板30
0間に介在されていることが分かる。このような構造で
は、ソルダボール150が前記鋸の歯形状部分にも融着
されるので、従来のようにソルダボール150とランド
メタル100が同時にBT基板300から離脱又は分離
される現象を無くし得るものである。
例を示すもので、ソルダマスク200の凹溝部210に
位置するNSMD型ランドメタル100の構造を示す。
図6Aに示すように、従来のランドメタル100の周辺
部に鋸の歯形状のランドメタル100をさらに形成した
ことが特徴である。又、図6Aの線E−E’についての
断面図である図6Bに示すように、鋸の歯形状のランド
メタル100部分はソルダマスク200とBT基板30
0間に介在されていることが分かる。このような構造で
は、ソルダボール150が前記鋸の歯形状部分にも融着
されるので、従来のようにソルダボール150とランド
メタル100が同時にBT基板300から離脱又は分離
される現象を無くし得るものである。
【0033】
【発明の効果】以上説明したように、本発明は、SMD
型ランドメタルの構造においては、ソルダボールが融着
される時、その接着面積をできるだけ大きくするため、
かつソルダボールが融着された後にはソルダボールを固
定させるロッキングホールとなるようにするため、ラン
ドメタル表面の中央又は外郭に多様な形状及び数に、B
T基板表面までランドメタルを完全に貫通するか又は半
分程度にだけ貫通させた多数のエッチングホールを形成
することにより、前記ソルダボールがランドメタルから
分離又は離脱されないようにする一方、NSMD型ラン
ドメタルの構造においては、既存のランドメタルの周辺
部に鋸の歯形状のランドメタルをさらに形成して、前記
ランドメタルの鋸の歯形状がソルダマスクとBT基板間
に介在させることにより、融着されたソルダボールがラ
ンドメタルとともにBT基板から分離又は離脱されない
ようにした。このようにランドメタル又はBT基板とソ
ルダボールの分離又は離脱現象を減少させることによ
り、ソルダボールを入/出力端子として使用するBGA
半導体パッケージの信頼性を大きく向上させることがで
きるものである。
型ランドメタルの構造においては、ソルダボールが融着
される時、その接着面積をできるだけ大きくするため、
かつソルダボールが融着された後にはソルダボールを固
定させるロッキングホールとなるようにするため、ラン
ドメタル表面の中央又は外郭に多様な形状及び数に、B
T基板表面までランドメタルを完全に貫通するか又は半
分程度にだけ貫通させた多数のエッチングホールを形成
することにより、前記ソルダボールがランドメタルから
分離又は離脱されないようにする一方、NSMD型ラン
ドメタルの構造においては、既存のランドメタルの周辺
部に鋸の歯形状のランドメタルをさらに形成して、前記
ランドメタルの鋸の歯形状がソルダマスクとBT基板間
に介在させることにより、融着されたソルダボールがラ
ンドメタルとともにBT基板から分離又は離脱されない
ようにした。このようにランドメタル又はBT基板とソ
ルダボールの分離又は離脱現象を減少させることによ
り、ソルダボールを入/出力端子として使用するBGA
半導体パッケージの信頼性を大きく向上させることがで
きるものである。
【図1】従来の一般のBGA半導体パッケージの断面図
である。
である。
【図2】(A)〜(D)は、従来のソルダボールランド
メタルを示す平面図及び断面図である。
メタルを示す平面図及び断面図である。
【図3】(A)〜(E)は本発明の第1実施例によるソ
ルダボールランドメタルの構造を示す平面図及び断面図
である。
ルダボールランドメタルの構造を示す平面図及び断面図
である。
【図4】(A)〜(E)は、本発明の第2実施例による
ソルダボールランドメタルの構造を示す平面図及び断面
図である。
ソルダボールランドメタルの構造を示す平面図及び断面
図である。
【図5】(A)〜(E)は、本発明の第3実施例による
ソルダボールランドメタルの構造を示す平面図及び断面
図である。
ソルダボールランドメタルの構造を示す平面図及び断面
図である。
【図6】(A)及び(B)は本発明の第4実施例による
ソルダボールメタルの構造を示す平面図及び断面図であ
る。
ソルダボールメタルの構造を示す平面図及び断面図であ
る。
100 ランドメタル 110 ニッケル(Ni) 120 金(Au) 140 メタルトレース 150 ソルダボール 160 エッチングホール 200 ソルダマスク 210 凹溝部 300 BT基板 400 半導体チップ 410 入/出力パッド 500 エポキシ 600 ワイヤー 700 封止材
Claims (13)
- 【請求項1】 半導体チップと、前記半導体チップの底
面に接着剤で接着されたBT基板と、前記BT基板の上
面外郭に形成されたメタルトレース及びソルダマスク
と、前記メタルトレースと半導体チップの入/出力パッ
ドとを連結するワイヤーと、前記BT基板の底面に形成
されたメタルトレースと、前記メタルトレースに連結さ
れたランドメタルと、前記ランドメタルに融着されたソ
ルダボールと、前記メタルトレースの表面に形成された
ソルダマスクとからなるBGA半導体パッケージにおい
て、 前記ランドメタル表面の中央又は外郭に、ソルダボール
との接着面積を広げるため、少なくとも一つ以上のエッ
チングホールが形成されることを特徴とするBGA半導
体パッケージのソルダボールランドメタル構造。 - 【請求項2】 前記ホールは化学反応によるエッチング
により形成されることを特徴とする請求項1記載のBG
A半導体パッケージのソルダボールランドメタル構造。 - 【請求項3】 前記ホールはランドメタルの表面中央に
円形、四角形、又は十字形に形成されることを特徴とす
る請求項1記載のBGA半導体パッケージのソルダボー
ルランドメタル構造。 - 【請求項4】 前記ホールはランドメタルの表面中央か
らBT基板の表面まで貫通形成されることを特徴とする
請求項1、2又は3記載のBGA半導体パッケージのソ
ルダボールランドメタル構造。 - 【請求項5】 前記ホールはランドメタルの表面中央か
ら半分程度にだけ貫通形成されることを特徴とする請求
項1、2又は3記載のBGA半導体パッケージのソルダ
ボールランドメタル構造。 - 【請求項6】 前記ホールはランドメタルの表面外郭に
一字形、半月形又は三角形に形成されることを特徴とす
る請求項1記載のBGA半導体パッケージのソルダボー
ルランドメタル構造。 - 【請求項7】 前記ホールはランドメタルの表面外郭か
らBT基板の表面まで貫通形成されることを特徴とする
請求項1又は6記載のBGA半導体パッケージのソルダ
ボールランドメタル構造。 - 【請求項8】 前記ホールはランドメタルの表面外郭か
ら半分程度にだけ貫通形成されることを特徴とする請求
項1又は6記載のBGA半導体パッケージのソルダボー
ルランドメタル構造。 - 【請求項9】 前記ホールはランドメタルの表面中央と
外郭の両者に形成されることを特徴とする請求項1記載
のBGA半導体パッケージのソルダボールランドメタル
構造。 - 【請求項10】 前記ホールはランドメタルの表面中央
と外郭からBT基板の表面まで貫通形成されることを特
徴とする請求項1又は9記載のBGA半導体パッケージ
のソルダボールランドメタル構造。 - 【請求項11】 前記ホールはランドメタルの表面中央
と外郭から半分程度にだけ貫通形成されることを特徴と
する請求項1又は9記載のBGA半導体パッケージのソ
ルダボールランドメタル構造。 - 【請求項12】 前記ランドメタルはその周辺部に鋸の
歯形状のランドメタルがさらに形成されて、BT基板と
ソルダマスク間に前記鋸の歯形状のランドメタルが介在
されるようにすることを特徴とする請求項1記載のBG
A半導体パッケージのソルダボールランドメタル構造。 - 【請求項13】 前記ランドメタルの表面にはニッケル
(Ni)と金(Au)が鍍金されることを特徴とする請
求項1記載のBGA半導体パッケージのソルダボールラ
ンドメタル構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009778A KR100216839B1 (ko) | 1996-04-01 | 1996-04-01 | Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조 |
KR1996P9778 | 1996-04-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1032280A true JPH1032280A (ja) | 1998-02-03 |
JP2860648B2 JP2860648B2 (ja) | 1999-02-24 |
Family
ID=19454819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9098041A Expired - Fee Related JP2860648B2 (ja) | 1996-04-01 | 1997-03-31 | Bga半導体パッケージのソルダボールランドメタル構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5872399A (ja) |
JP (1) | JP2860648B2 (ja) |
KR (1) | KR100216839B1 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6281571B1 (en) | 1999-03-26 | 2001-08-28 | Fujitsu Limited | Semiconductor device having an external connection electrode extending through a through hole formed in a substrate |
US6400021B1 (en) | 1999-06-29 | 2002-06-04 | Hyundai Electronics Industries Co., Ltd. | Wafer level package and method for fabricating the same |
JP2006054467A (ja) * | 2004-08-14 | 2006-02-23 | Samsung Electronics Co Ltd | 基板のソルダーボールの形成方法及び基板 |
KR100618700B1 (ko) | 2004-07-20 | 2006-09-08 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 제조방법 |
JP2006269466A (ja) * | 2005-03-22 | 2006-10-05 | Sumitomo Bakelite Co Ltd | プリント回路基板およびその製造方法 |
JP2007067147A (ja) * | 2005-08-31 | 2007-03-15 | Shinko Electric Ind Co Ltd | プリント配線基板およびその製造方法 |
JP2009099730A (ja) * | 2007-10-16 | 2009-05-07 | Phoenix Precision Technology Corp | パッケージ基板の半田ボール配置側表面構造およびその製造方法 |
JP2009117862A (ja) * | 2003-07-29 | 2009-05-28 | Samsung Electronics Co Ltd | 改善された半田ボールランドの構造を有する半導体パッケージ |
JP2009147106A (ja) * | 2007-12-14 | 2009-07-02 | Rohm Co Ltd | 半導体装置 |
US7937831B2 (en) * | 2005-05-11 | 2011-05-10 | Sonceboz Sa | Method for connecting an electric actuator to a printed circuit board |
JP2011096998A (ja) * | 2009-10-30 | 2011-05-12 | Samsung Electro-Mechanics Co Ltd | 凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法 |
JP2012004177A (ja) * | 2010-06-14 | 2012-01-05 | Panasonic Corp | 表面実装型半導体パッケージ |
JP2012074487A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
WO2014155455A1 (ja) * | 2013-03-26 | 2014-10-02 | 日本特殊陶業株式会社 | 配線基板 |
KR20170081581A (ko) * | 2014-10-13 | 2017-07-12 | 앰코 테크놀로지 인코포레이티드 | 반도체 패키징 방법 및 전자 디바이스 |
KR20200022156A (ko) * | 2018-08-22 | 2020-03-03 | 삼성전자주식회사 | 유기 인터포저를 포함하는 반도체 패키지 |
KR20200058129A (ko) * | 2018-11-19 | 2020-05-27 | 삼성전자주식회사 | 유기 인터포저를 포함하는 반도체 패키지 |
Families Citing this family (132)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW453137B (en) | 1997-08-25 | 2001-09-01 | Showa Denko Kk | Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it |
US6118080A (en) * | 1998-01-13 | 2000-09-12 | Micron Technology, Inc. | Z-axis electrical contact for microelectronic devices |
JP4066522B2 (ja) * | 1998-07-22 | 2008-03-26 | イビデン株式会社 | プリント配線板 |
DE19907168C1 (de) * | 1999-02-19 | 2000-08-10 | Micronas Intermetall Gmbh | Schichtanordnung sowie Verfahren zu deren Herstellung |
US6462414B1 (en) | 1999-03-05 | 2002-10-08 | Altera Corporation | Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad |
US6495916B1 (en) * | 1999-04-06 | 2002-12-17 | Oki Electric Industry Co., Ltd. | Resin-encapsulated semiconductor device |
KR100571752B1 (ko) * | 1999-04-06 | 2006-04-18 | 삼성전자주식회사 | 칩 스케일 패키지 |
TW429492B (en) * | 1999-10-21 | 2001-04-11 | Siliconware Precision Industries Co Ltd | Ball grid array package and its fabricating method |
US6774474B1 (en) * | 1999-11-10 | 2004-08-10 | International Business Machines Corporation | Partially captured oriented interconnections for BGA packages and a method of forming the interconnections |
US6543128B2 (en) * | 1999-12-03 | 2003-04-08 | Siliconware Precision Industries Co., Ltd. | Ball grid array package and its fabricating process |
DE19962175A1 (de) * | 1999-12-22 | 2001-07-26 | Infineon Technologies Ag | Umdrahtungsfolie und Verfahren zum Herstellen einer derartigen Umdrahtungsfolie |
DE10010979A1 (de) * | 2000-03-07 | 2001-09-13 | Bosch Gmbh Robert | Elektrische Schaltung und Substrat hierzu |
US10388626B2 (en) * | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
US6815252B2 (en) | 2000-03-10 | 2004-11-09 | Chippac, Inc. | Method of forming flip chip interconnection structure |
JP3414696B2 (ja) * | 2000-05-12 | 2003-06-09 | 日本電気株式会社 | 半導体装置のキャリア基板の電極構造 |
US7034402B1 (en) * | 2000-06-28 | 2006-04-25 | Intel Corporation | Device with segmented ball limiting metallurgy |
JP2002026198A (ja) * | 2000-07-04 | 2002-01-25 | Nec Corp | 半導体装置及びその製造方法 |
KR100618685B1 (ko) * | 2000-07-29 | 2006-09-06 | 주식회사 하이닉스반도체 | 반도체소자의 패드영역 형성방법 |
US7414319B2 (en) * | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US6552436B2 (en) * | 2000-12-08 | 2003-04-22 | Motorola, Inc. | Semiconductor device having a ball grid array and method therefor |
KR100708057B1 (ko) * | 2000-12-26 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 볼랜드 구조 및 그 제조 방법 |
US6849805B2 (en) * | 2000-12-28 | 2005-02-01 | Canon Kabushiki Kaisha | Printed wiring board and electronic apparatus |
KR20020058205A (ko) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 회로기판 및 이를 이용한 반도체패키지 |
US8158508B2 (en) * | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US20060163729A1 (en) * | 2001-04-18 | 2006-07-27 | Mou-Shiung Lin | Structure and manufacturing method of a chip scale package |
US6496355B1 (en) | 2001-10-04 | 2002-12-17 | Avx Corporation | Interdigitated capacitor with ball grid array (BGA) terminations |
JP2003133366A (ja) * | 2001-10-25 | 2003-05-09 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
JP2003243813A (ja) * | 2002-02-14 | 2003-08-29 | Alps Electric Co Ltd | 端子構造 |
JP4554873B2 (ja) * | 2002-04-22 | 2010-09-29 | 日本電気株式会社 | 配線板、電子機器および電子部品の実装方法並びに製造方法 |
US6930257B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laminated laser-embedded circuit layers |
EP1387604A1 (en) * | 2002-07-31 | 2004-02-04 | United Test Center Inc. | Bonding pads of printed circuit board capable of holding solder balls securely |
US6762503B2 (en) | 2002-08-29 | 2004-07-13 | Micron Technology, Inc. | Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same |
KR100448344B1 (ko) * | 2002-10-22 | 2004-09-13 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지 제조 방법 |
US7173342B2 (en) * | 2002-12-17 | 2007-02-06 | Intel Corporation | Method and apparatus for reducing electrical interconnection fatigue |
TWI238513B (en) | 2003-03-04 | 2005-08-21 | Rohm & Haas Elect Mat | Coaxial waveguide microstructures and methods of formation thereof |
US7042098B2 (en) * | 2003-07-07 | 2006-05-09 | Freescale Semiconductor,Inc | Bonding pad for a packaged integrated circuit |
KR100541394B1 (ko) * | 2003-08-23 | 2006-01-10 | 삼성전자주식회사 | 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법 |
US7271484B2 (en) * | 2003-09-25 | 2007-09-18 | Infineon Technologies Ag | Substrate for producing a soldering connection |
US7098408B1 (en) * | 2003-10-14 | 2006-08-29 | Cisco Technology, Inc. | Techniques for mounting an area array package to a circuit board using an improved pad layout |
US7034391B2 (en) * | 2003-11-08 | 2006-04-25 | Chippac, Inc. | Flip chip interconnection pad layout |
US8853001B2 (en) * | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
US8129841B2 (en) * | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
US8574959B2 (en) * | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
US8350384B2 (en) * | 2009-11-24 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
KR101237172B1 (ko) | 2003-11-10 | 2013-02-25 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
US8076232B2 (en) * | 2008-04-03 | 2011-12-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US20070105277A1 (en) | 2004-11-10 | 2007-05-10 | Stats Chippac Ltd. | Solder joint flip chip interconnection |
US7659633B2 (en) | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
KR100586697B1 (ko) * | 2003-12-12 | 2006-06-08 | 삼성전자주식회사 | 솔더 조인트 특성이 개선된 반도체 패키지 |
US7032807B2 (en) * | 2003-12-23 | 2006-04-25 | Texas Instruments Incorporated | Solder contact reworking using a flux plate and squeegee |
JP4502690B2 (ja) * | 2004-04-13 | 2010-07-14 | 富士通株式会社 | 実装基板 |
US7224073B2 (en) * | 2004-05-18 | 2007-05-29 | Ultratera Corporation | Substrate for solder joint |
US20060022339A1 (en) * | 2004-07-30 | 2006-02-02 | Texas Instruments Incorporated | Solder ball opening protrusion for semiconductor assembly |
US7446399B1 (en) | 2004-08-04 | 2008-11-04 | Altera Corporation | Pad structures to improve board-level reliability of solder-on-pad BGA structures |
US7213329B2 (en) * | 2004-08-14 | 2007-05-08 | Samsung Electronics, Co., Ltd. | Method of forming a solder ball on a board and the board |
JP4010311B2 (ja) * | 2004-09-06 | 2007-11-21 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
WO2006105015A2 (en) | 2005-03-25 | 2006-10-05 | Stats Chippac Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
CN100518435C (zh) * | 2005-04-23 | 2009-07-22 | 鸿富锦精密工业(深圳)有限公司 | 具有改良焊盘的印刷电路板 |
US20060255473A1 (en) * | 2005-05-16 | 2006-11-16 | Stats Chippac Ltd. | Flip chip interconnect solder mask |
US9258904B2 (en) * | 2005-05-16 | 2016-02-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings |
US20070045845A1 (en) * | 2005-08-31 | 2007-03-01 | Anand Lal | Ball grid array interface structure and method |
JP4738971B2 (ja) * | 2005-10-14 | 2011-08-03 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
JP4971769B2 (ja) * | 2005-12-22 | 2012-07-11 | 新光電気工業株式会社 | フリップチップ実装構造及びフリップチップ実装構造の製造方法 |
KR100699892B1 (ko) * | 2006-01-20 | 2007-03-28 | 삼성전자주식회사 | 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판 |
KR100723529B1 (ko) | 2006-05-10 | 2007-05-30 | 삼성전자주식회사 | 홀을 갖는 솔더볼 랜드를 구비하는 회로기판 및 이를구비하는 반도체 패키지 |
TWI307950B (en) * | 2006-08-15 | 2009-03-21 | Advanced Semiconductor Eng | Substrate structure having n-smd ball pads |
US9847309B2 (en) | 2006-09-22 | 2017-12-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate |
US7713782B2 (en) * | 2006-09-22 | 2010-05-11 | Stats Chippac, Inc. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps |
KR100764668B1 (ko) * | 2006-11-02 | 2007-10-08 | 삼성전기주식회사 | 플립칩 접속용 기판 및 그 제조방법 |
US7750250B1 (en) | 2006-12-22 | 2010-07-06 | Amkor Technology, Inc. | Blind via capture pad structure |
CN101274734A (zh) | 2006-12-30 | 2008-10-01 | 罗门哈斯电子材料有限公司 | 三维微结构及其形成方法 |
US7755174B2 (en) | 2007-03-20 | 2010-07-13 | Nuvotonics, LLC | Integrated electronic components and methods of formation thereof |
EP1973189B1 (en) | 2007-03-20 | 2012-12-05 | Nuvotronics, LLC | Coaxial transmission line microstructures and methods of formation thereof |
US8323771B1 (en) | 2007-08-15 | 2012-12-04 | Amkor Technology, Inc. | Straight conductor blind via capture pad structure and fabrication method |
US20090079080A1 (en) * | 2007-09-24 | 2009-03-26 | Infineon Technologies Ag | Semiconductor Device with Multi-Layer Metallization |
TWI332812B (en) * | 2007-11-28 | 2010-11-01 | Delta Electronics Inc | Circuit board module with surface mount conductive pin and circuit boards assembly having same |
KR101407614B1 (ko) | 2008-01-30 | 2014-06-13 | 삼성전자주식회사 | 인쇄회로기판, 반도체 패키지, 카드 및 시스템 |
US8349721B2 (en) | 2008-03-19 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding |
US7759137B2 (en) * | 2008-03-25 | 2010-07-20 | Stats Chippac, Ltd. | Flip chip interconnection structure with bump on partial pad and method thereof |
US9345148B2 (en) | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
US20090250814A1 (en) * | 2008-04-03 | 2009-10-08 | Stats Chippac, Ltd. | Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof |
US7897502B2 (en) | 2008-09-10 | 2011-03-01 | Stats Chippac, Ltd. | Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers |
TWI342608B (en) * | 2008-11-14 | 2011-05-21 | Micro Star Int Co Ltd | Surface mount technology structure for bga |
US8659172B2 (en) | 2008-12-31 | 2014-02-25 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material with solder mask patch |
US8198186B2 (en) | 2008-12-31 | 2012-06-12 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
US20100237500A1 (en) * | 2009-03-20 | 2010-09-23 | Stats Chippac, Ltd. | Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site |
US20110123783A1 (en) | 2009-11-23 | 2011-05-26 | David Sherrer | Multilayer build processses and devices thereof |
JP5639194B2 (ja) * | 2010-01-22 | 2014-12-10 | ヌボトロニクス,エルエルシー | 熱制御 |
US8917150B2 (en) * | 2010-01-22 | 2014-12-23 | Nuvotronics, Llc | Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels |
US8039384B2 (en) | 2010-03-09 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces |
US8409978B2 (en) | 2010-06-24 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe |
US8492197B2 (en) | 2010-08-17 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate |
US8435834B2 (en) | 2010-09-13 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP |
KR101695353B1 (ko) * | 2010-10-06 | 2017-01-11 | 삼성전자 주식회사 | 반도체 패키지 및 반도체 패키지 모듈 |
JP5370599B2 (ja) * | 2011-01-26 | 2013-12-18 | 株式会社村田製作所 | 電子部品モジュールおよび電子部品素子 |
US8866300B1 (en) | 2011-06-05 | 2014-10-21 | Nuvotronics, Llc | Devices and methods for solder flow control in three-dimensional microstructures |
US8814601B1 (en) | 2011-06-06 | 2014-08-26 | Nuvotronics, Llc | Batch fabricated microconnectors |
WO2013010108A1 (en) | 2011-07-13 | 2013-01-17 | Nuvotronics, Llc | Methods of fabricating electronic and mechanical structures |
US9572254B2 (en) | 2012-01-17 | 2017-02-14 | Xerox Corporation | Suspended lattice for electrical interconnects |
US8642384B2 (en) * | 2012-03-09 | 2014-02-04 | Stats Chippac, Ltd. | Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability |
WO2013179286A1 (en) | 2012-05-29 | 2013-12-05 | Essence Solar Solutions Ltd. | Frame holder for an optical element |
JP5942074B2 (ja) * | 2012-06-29 | 2016-06-29 | 京セラ株式会社 | 配線基板 |
US9159687B2 (en) * | 2012-07-31 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solder bump for ball grid array |
WO2014033977A1 (ja) * | 2012-08-29 | 2014-03-06 | パナソニック株式会社 | 半導体装置 |
US9761549B2 (en) * | 2012-11-08 | 2017-09-12 | Tongfu Microelectronics Co., Ltd. | Semiconductor device and fabrication method |
US9325044B2 (en) | 2013-01-26 | 2016-04-26 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
US9306255B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other |
US9306254B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration |
KR101627244B1 (ko) * | 2013-12-24 | 2016-06-03 | 삼성전기주식회사 | 반도체 패키지 |
EP3095159A4 (en) | 2014-01-17 | 2017-09-27 | Nuvotronics, Inc. | Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors |
US9548280B2 (en) | 2014-04-02 | 2017-01-17 | Nxp Usa, Inc. | Solder pad for semiconductor device package |
US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
US10511073B2 (en) | 2014-12-03 | 2019-12-17 | Cubic Corporation | Systems and methods for manufacturing stacked circuits and transmission lines |
TWI582928B (zh) * | 2016-01-19 | 2017-05-11 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
US9935024B2 (en) * | 2016-04-28 | 2018-04-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor structure |
CN109156080B (zh) | 2016-05-16 | 2021-10-08 | 株式会社村田制作所 | 陶瓷电子部件 |
TWI636533B (zh) | 2017-09-15 | 2018-09-21 | Industrial Technology Research Institute | 半導體封裝結構 |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
KR20200145150A (ko) | 2019-06-20 | 2020-12-30 | 삼성전자주식회사 | 반도체 패키지 |
US10825789B1 (en) | 2019-08-26 | 2020-11-03 | Nxp B.V. | Underbump metallization dimension variation with improved reliability |
KR20210094329A (ko) | 2020-01-21 | 2021-07-29 | 삼성전자주식회사 | 반도체 패키지, 및 이를 가지는 패키지 온 패키지 |
KR20220000294A (ko) * | 2020-06-25 | 2022-01-03 | 삼성전자주식회사 | 반도체 패키지 |
KR20220008088A (ko) | 2020-07-13 | 2022-01-20 | 삼성전자주식회사 | 반도체 패키지 |
US11569155B2 (en) | 2021-06-09 | 2023-01-31 | Western Digital Technologies, Inc. | Substrate bonding pad having a multi-surface trace interface |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6235650A (ja) * | 1985-08-09 | 1987-02-16 | Mitsubishi Electric Corp | 半導体装置の電極構造 |
US5442852A (en) * | 1993-10-26 | 1995-08-22 | Pacific Microelectronics Corporation | Method of fabricating solder ball array |
JPH07169872A (ja) * | 1993-12-13 | 1995-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3667786B2 (ja) * | 1994-03-17 | 2005-07-06 | インテル・コーポレーション | Icソケットおよびそのプリント基板との導通接続状態の検査方法 |
JP2595909B2 (ja) * | 1994-09-14 | 1997-04-02 | 日本電気株式会社 | 半導体装置 |
US5487218A (en) * | 1994-11-21 | 1996-01-30 | International Business Machines Corporation | Method for making printed circuit boards with selectivity filled plated through holes |
-
1996
- 1996-04-01 KR KR1019960009778A patent/KR100216839B1/ko not_active IP Right Cessation
-
1997
- 1997-03-31 JP JP9098041A patent/JP2860648B2/ja not_active Expired - Fee Related
- 1997-04-01 US US08/825,945 patent/US5872399A/en not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6281571B1 (en) | 1999-03-26 | 2001-08-28 | Fujitsu Limited | Semiconductor device having an external connection electrode extending through a through hole formed in a substrate |
US6400021B1 (en) | 1999-06-29 | 2002-06-04 | Hyundai Electronics Industries Co., Ltd. | Wafer level package and method for fabricating the same |
JP2009117862A (ja) * | 2003-07-29 | 2009-05-28 | Samsung Electronics Co Ltd | 改善された半田ボールランドの構造を有する半導体パッケージ |
KR100618700B1 (ko) | 2004-07-20 | 2006-09-08 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 제조방법 |
JP2006054467A (ja) * | 2004-08-14 | 2006-02-23 | Samsung Electronics Co Ltd | 基板のソルダーボールの形成方法及び基板 |
JP2006269466A (ja) * | 2005-03-22 | 2006-10-05 | Sumitomo Bakelite Co Ltd | プリント回路基板およびその製造方法 |
US7937831B2 (en) * | 2005-05-11 | 2011-05-10 | Sonceboz Sa | Method for connecting an electric actuator to a printed circuit board |
JP2007067147A (ja) * | 2005-08-31 | 2007-03-15 | Shinko Electric Ind Co Ltd | プリント配線基板およびその製造方法 |
JP2009099730A (ja) * | 2007-10-16 | 2009-05-07 | Phoenix Precision Technology Corp | パッケージ基板の半田ボール配置側表面構造およびその製造方法 |
JP2009147106A (ja) * | 2007-12-14 | 2009-07-02 | Rohm Co Ltd | 半導体装置 |
JP2011096998A (ja) * | 2009-10-30 | 2011-05-12 | Samsung Electro-Mechanics Co Ltd | 凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法 |
US8680404B2 (en) | 2009-10-30 | 2014-03-25 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board including via pad with concavo-convex patterns and method of manufacturing the same |
JP2012004177A (ja) * | 2010-06-14 | 2012-01-05 | Panasonic Corp | 表面実装型半導体パッケージ |
JP2012074487A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
WO2014155455A1 (ja) * | 2013-03-26 | 2014-10-02 | 日本特殊陶業株式会社 | 配線基板 |
KR20170081581A (ko) * | 2014-10-13 | 2017-07-12 | 앰코 테크놀로지 인코포레이티드 | 반도체 패키징 방법 및 전자 디바이스 |
KR20200022156A (ko) * | 2018-08-22 | 2020-03-03 | 삼성전자주식회사 | 유기 인터포저를 포함하는 반도체 패키지 |
KR20200058129A (ko) * | 2018-11-19 | 2020-05-27 | 삼성전자주식회사 | 유기 인터포저를 포함하는 반도체 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP2860648B2 (ja) | 1999-02-24 |
KR970072362A (ko) | 1997-11-07 |
US5872399A (en) | 1999-02-16 |
KR100216839B1 (ko) | 1999-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2860648B2 (ja) | Bga半導体パッケージのソルダボールランドメタル構造 | |
US6545366B2 (en) | Multiple chip package semiconductor device | |
KR100553405B1 (ko) | 반도체소자 탑재용 배선기판과 그 제조방법 | |
KR100319609B1 (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
KR100266693B1 (ko) | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 | |
JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
JP5132101B2 (ja) | スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法 | |
JP2003273145A (ja) | 半導体装置 | |
JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
US20050054187A1 (en) | Method for forming ball pads of BGA substrate | |
TWI700789B (zh) | 引線框架、半導體裝置及引線框架的製造方法 | |
JPH0883865A (ja) | 樹脂封止型半導体装置 | |
JPH10256417A (ja) | 半導体パッケージの製造方法 | |
JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JPH11186439A (ja) | 半導体パッケージ用基板及びその製造方法 | |
JP3502377B2 (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
JP2007012716A (ja) | 半導体装置 | |
JP3939707B2 (ja) | 樹脂封止型半導体パッケージおよびその製造方法 | |
JP2006073953A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
JP4398225B2 (ja) | 半導体装置 | |
JP2549278Y2 (ja) | 混成集積回路基板 | |
JP2007012748A (ja) | 積層型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |