JP4738971B2

JP4738971B2 - 半導体装置及びその製造方法

Info

Publication number: JP4738971B2
Application number: JP2005300576A
Authority: JP
Inventors: 忠士山口
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2005-10-14
Filing date: 2005-10-14
Publication date: 2011-08-03
Anticipated expiration: 2025-10-14
Also published as: US8354302B2; US20110092022A1; US7875894B2; JP2007109965A; US20070085182A1

Description

この発明は、いわゆるＷ−ＣＳＰ（ＷａｆｅｒＬｅｖｅｌＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）構造を有する半導体装置、及びその製造方法に関する。

半導体ウェハから切り出された半導体チップと同等のサイズの半導体チップパッケージは、一般に、ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）と呼ばれている。また、半導体ウェハに形成されている所定の機能を発揮する半導体チップに対して、半導体ウェハ状態のままパッケージングを行った後、個片化して得られるＣＳＰは特にＷ−ＣＳＰと呼ばれている。

このようなＣＳＰにおいて、外部端子を柱状電極及びこの柱状電極の頂面に半田ボールを接続する形態とする構成が知られている。

外部端子が柱状電極及び半田ボールにより構成される場合には、半田ボールの搭載時に、電極ポスト及び半田ボールの金属材料が反応して形成される合金部分が不可避的に形成されてしまう。この合金部分は、柱状電極及び半田ボールの接合面（界面）に沿って、数十μｍ程度の高さにわたって形成される。

この合金部分は接合面の応力に対する強度（接合強度）が幾分脆弱となってしまう部分である。従って、実装後の温度サイクル試験等により、合金部分（接合面）に剥離亀裂が発生して柱状電極から半田ボールが脱落してしまう場合もある。

柱状電極及びその頂面に半田ボールを具えるＣＳＰ及びその製造方法において、より接続信頼性の高いＣＳＰ及びその製造方法を提供することを目的として、柱状電極の頂面全面及び周壁面の一部分を封止樹脂から露出させ、露出した周壁面の一部分を半田ボールで覆って、接合強度を向上させたＣＳＰ及びその製造方法が開示されている（特許文献１参照。）。
特開２０００−３５３７６６号公報

ＣＳＰの実装面に設けられている外部端子（半田ボール）の個数、すなわちピン数は、実装面サイズ及び外部端子のピッチ（隣接する２つの端子間の距離）によって決定される。実装面サイズが増加するか、又は外部端子のピッチが小さくなるほど、実装面のピン数は多くなる。このように実装面のピン数をより増加させることを多ピン化と称する。

外部端子のピッチを小さくして多ピン化を実現するためには、外部端子自体、すなわち、柱状電極及び半田ボールの径を小型化すればよい。

しかしながら、例えば既に説明した特許文献１に開示されている構成例によれば、柱状電極及び半田ボールの接合面の面積を増大させることができるため、これらの接合強度を効果的に向上させることはできるものの、半田ボールの径がより大きくなってしまうため、さらなる多ピン化を実現するのが困難となるおそれがある。

従って、この発明の目的は、半田ボール、すなわち外部端子の径を増大させることなく、柱状電極及び半田ボールの接合強度を向上させつつさらなる多ピン化を図ることのできる、Ｗ−ＣＳＰ構造を有する半導体装置、及びこのような半導体装置のより簡易な製造方法を提供することにある。

この目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。半導体装置は、一方の主表面に形成された複数の電極パッドを有する半導体基板を有している。絶縁膜は、電極パッドの各々の上面を露出させて一方の主表面上に形成されている。複数の配線からなる再配線パターンは、電極パッドの各々にそれぞれ接続されていて、電極パッドから導出されて絶縁膜上を延在している。複数の配線のいずれかにそれぞれ接続されて、半導体基板の一方の主表面に対して垂直な方向に設けられている複数の柱状電極は、配線側の本体部と、本体部と一体的に連続して設けられている突起部とからなっている。封止部は、再配線パターン及び絶縁膜上に設けられていて、柱状電極の周囲を埋め込んでいるとともに、柱状電極の突起部の頂面と同一の高さの上面を有している。突起部は、突起部の頂面から突起部と本体部との境界に至る深さで突起部中に形成されている溝部に露出する露出面を有している。半田ボールは、突起部に設けられていて、突起部の頂面と露出面とに接合して柱状電極に電気的に接続されている。そして、複数の柱状電極はマトリクス状に配置されており、溝部はマトリクス状に配列されている複数の柱状電極の行方向又は列方向に互いに平行にかつ互いに隣接する柱状電極間の封止部を貫いて延在している。

さらに、この発明の半導体装置の製造方法によれば、下記のような工程を含んでいる。個々の端導体チップ形成領域に回路素子が設けられていて、一方の主表面に該回路素子に接続された複数の電極パッドを有する半導体基板を準備する。一方の主表面上に、電極パッドの一部分を露出させる絶縁膜を形成する。絶縁膜上に、電極パッドに接続されて延在する複数の配線からなる再配線パターンを形成する。複数の配線のいずれかにそれぞれ接続して一方の主表面に対して垂直な複数の前駆柱状電極を形成する。絶縁膜上に、再配線パターンと前駆柱状電極とを埋め込んでいて、前駆柱状電極の頂面と同一の高さの上面を有する封止部を形成する。前駆柱状電極の頭部側を頂面から前駆柱状電極の長さの一部分にわたる深さで、前駆柱状電極の一部分を除去して、頭部を一方の主表面と平行な方向に貫く溝部を形成することによって、溝部下側に存在する本体部と、本体部と一体的に連続し、側面が溝部に面している突起部とからなる柱状電極を形成する。それぞれの突起部を覆って突起部の頂面及び溝部に露出する突起部の側面と電気的に接続する半田ボールを形成する。半導体基板に半田ボールが形成されている構造体を半導体チップ単位で個片化する。そして、前駆柱状電極を形成する工程は、複数の前駆柱状電極をマトリクス状に配列して形成する工程であり、溝部を形成する工程は、溝部をマトリクス状に配列されている複数の前駆柱状電極の行方向又は列方向に互いに平行にかつ互いに隣接する柱状電極間の封止部を貫いて直線状に延在させて、及び前駆柱状電極の径よりも狭く形成する工程である。

この発明の半導体装置によれば、柱状電極自体を頂面側から切削加工して、突起部又は凹状の溝部を設けることにより、柱状電極及び半田ボールの接合面の形状をより複雑にし、かつ接合面積を増加させるので、柱状電極及び半田ボールの接合強度を顕著に向上させることができる。また、このとき半田ボールの径を増大させることがないので、さらなる多ピン化を実現することができる。

また、この発明の半導体装置の製造方法によれば、溝部を例えばダイシング装置のダイシングソーのようないわゆる切り刃を用いる簡易な切削工程で形成できるので、既に説明した効果を奏する半導体装置を効率的に製造することができる。

以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。

［第１の実施の形態］
１．半導体装置の構成例
以下、図１及び図２を参照して、この発明の半導体装置１０の構成例につき説明する。

図１（Ａ）は、半導体装置の構成を説明するための上面からみた概略的な平面図であり、図１（Ｂ）は、図１（Ａ）の実線で囲んだ第１部分領域１１を拡大して示した概略的な要部平面図である。

図２（Ａ）は、図１（Ｂ）において、Ｉ−Ｉ’一点鎖線で切断した切り口を示す模式的な断面図である。図２（Ｂ）は、図２（Ａ）の点線により示した第２部分領域１２の平面的な拡大図である。なお、図２（Ｂ）では、半田ボールの下側の構造を説明するため、実際には存在する半田ボール４７の図示を省略してある。

特に図２（Ａ）に示すように、半導体装置（Ｗ−ＣＳＰ）１０は、周知の通り、例えばシリコン（Ｓｉ）基板に、回路素子その他の各種機能素子を作り込んだ半導体チップ３０を含んでいる。半導体チップ３０の厚み内に形成されている回路素子（図示せず。）は、協働して所定の機能を発揮できるようにＬＳＩなどの集積回路を有する複数の能動素子によって構成されている。この回路素子には、一般に多層の配線構造（以下、内部配線とも称する。）が設けられている。

半導体チップ３０は、平面形状が四角であって、その一方の平坦な主表面上に複数の電極パッド３４を具えている。電極パッド３４は、内部配線を経て、この電極パッドと関連する回路素子に接続されている。従って、電極パッド３４は、回路素子接続用パッドとも称される。

電極パッド３４は、隣接する電極パッド３４同士のピッチが同一となるように、半導体チップ３０の周縁すなわち各辺に沿って好ましくは直線的に配設されている。

電極パッド３４は、好ましくはＡｌ（アルミニウム）を含む合金、Ａｕ（金）を含む合金、及びＣｕ（銅）を含む合金のうちから選択された一種の合金を材料として構成するのがよい。なお、電極パッド３４は、合金のみを材料として用いて構成される場合に限定されず、任意好適な金属材料を用いて形成することができる。

絶縁膜４０は、これら複数の電極パッド３４の表面の一部分を露出させて設けられている。図示の構成例では、電極パッド３４の頂面を露出させて電極パッド間を絶縁膜４０で埋め込んである。電極パッド３４の頂面と絶縁膜の上面とが同一の平坦面を形成している。絶縁膜４０は、従来公知の例えば窒化シリコン（ＳｉＮ）といった任意好適な絶縁材料により形成すればよい。

この絶縁膜４０の上面上には、それぞれの電極パッド３４にそれぞれ接続される複数の配線４２ａが設けられていて、これら配線を配線パターン（再配線パターンとも称する。）４２と総称する。配線４２ａ各々は、電極パッド３４の配列ラインの内側に向かって、いわゆるファンイン方式で電極パッドから導出されて延在されている。この場合には、半導体チップの直交する２つの辺にそれぞれ平行な行ラインと列ラインとを想定したとき、それぞれの配線４２ａは、これら行及び列ラインのいずれかの交差点を通るように延在している。ある配線４２ａをどの交差点上に延在させるかは設計上の問題である。

それぞれの配線４２ａには、複数の柱状電極４６が個別に電気的に接続されている。これら柱状電極４６は絶縁膜４０の上面４０ａに対して直立に設けられている。この例では柱状電極４６は、横断面が円形状である円柱状としてある。

複数の柱状電極４６は、隣接する柱状電極４６同士のピッチが同一となるように設けられている。

柱状電極４６は、電極パッド３４の配列ラインの内側に沿って上述の列ラインと行ラインとの交差点上に配置されている。この場合には、これら柱状電極４６を、マトリクス配列を構成する全ての交差点上に設けてもよいし、又は一部の交差点上に設けてもよく、この柱状電極４６をどのような位置に設けるかは設計上の問題である。このことは、１つの配線４２ａに対して１つの柱状電極４６を設ける場合もあるし、又は２個以上の柱状電極４６を設ける場合もあることを意味する。

配線４２ａ及び柱状電極４６は、加工の容易性等を考慮して、好ましくは銅（Ｃｕ）により形成するのがよい。

封止部４４は、配線パターン４２が設けられている絶縁膜４０の上面４０ａ上に、柱状電極４６を埋め込むように設けられている。この封止部４４の上面４４ａは、この上面から柱状電極４６の頂面４６ａを露出させるように、頂面４６ａと同一（実質的に同一の場合を含む。）の高さに形成してある。

封止部４４は、例えば、エポキシ系のモールド樹脂や液状封止材といった封止樹脂により形成すればよい。

この発明の半導体装置１０の特色である上述した柱状電極４６の形状につき、以下、図２（Ａ）及び（Ｂ）を参照してさらに詳細に説明する。

柱状電極４６は、頭部側の突起部４６Ｘとこれと一体的に連続した下部側の本体部４６Ｙとを有している。

突起部４６Ｘは頂部とも称し、その横断面積は本体部４６Ｙの横断面積よりも小さい。ここで説明する構成例では本体部４６Ｘの横断形状は円であるが突起部４６Ｘの横断形状は正方形又は長方形であり、円の中心と正方形又は長方形の中心とは一致させてある。この突起部４６Ｘの上面が柱状電極４６の頂面４６ａを形成している。

図２（Ａ）及び（Ｂ）に示す構成例では、本体部４６Ｙの縦断面形状は長方形であり、また、突起部４６Ｘの縦断面形状は正方形又は長方形である。このような突起部４６Ｘは、封止部４４の上面から半導体チップ側へと設けた溝部５０によって画成されている。

図２（Ａ）及び（Ｂ）に示すように、溝部５０は、それぞれ複数の縦溝部５２及び横溝部５４が互いに縦横に直交する格子状に設けられている。

この溝部５０は、上述した半導体チップの各辺に沿って平行にそれぞれ設けられており、その横断面形状はこの例では直角四辺形である。つまり、突起部４６Ｘは、直角格子状に設けられている。４本の溝部５０、すなわち、５２ａ、５２ｂ、５４ｅ及び５４ｆによって囲まれて画成されている。

従って、突起部４６Ｘの側面と、本体部４６Ｙの肩部の面とは直角に交差して段差を形成していて、突起部４６Ｘの対角線の長さは本体部４６Ｙの直径よりも短い。すなわち、突起部４６Ｘの太さは本体部４６Ｙの太さよりも小さい。

次に、この溝部５０について説明する。図１（Ｂ）に示すように、ここでは、縦方向、すなわち双頭白抜き矢印Ａ方向に互いに平行に延在する縦溝部５２、第１、第２、第３、第４、第５及び第６縦溝部５２ａ、５２ｂ、５２ｃ、５２ｄ、５２ｅ及び５２ｆ並びにこれらと直交する横方向、すなわち双頭白抜き矢印Ｂ方向に互いに平行に延在する第１、第２、第３、第４、第５及び第６横溝部５４ａ、５４ｂ、５４ｃ、５４ｄ、５４ｅ及び５４ｆの溝部５０を代表して示してある。

特に図２（Ｂ）に示すように、１個の柱状電極４６に対しては、縦横２本ずつの溝部５０、すなわち第１及び第２縦溝部５２ａ及び５２ｂ並びにこれらと直交する第５及び第６横溝部５４ｅ及び５４ｆが柱状電極４６の頂面４６ａの中心Ｃを非通過となるように、柱状電極４６の本体部４６Ｙの上側領域と、この上側領域に隣接する封止部４４領域にわたって設けられている。すなわち、溝部５０の延在方向に対して直交する方向の幅をｗ１とし、上述した突起部４６Ｘの横断面形状を例えば正方形とするとき、その一辺の長さをｗ０とすると、溝部５０は、封止部４４及び柱状電極４６の境界面を挟んで設けられている。

この場合には、行方向に延在する溝部５０の列方向の溝幅は、列方向に互いに隣接する柱状電極間の距離（ピンピッチ、すなわち中心Ｃ同士の距離）の１／２よりも小さくするのがよい。同様に列方向に延在する溝部５０の行方向の溝幅は、行方向に互いに隣接する柱状電極間の距離の１／２よりも小さくするのがよい。

尚、上述した幅ｗ１は、この発明の目的を損なわない範囲で任意好適な値とすることができる。

この発明の突起部４６Ｘの平面形状は、上述した正方形に何ら限定されず、例えば本体部４６Ｙの横断面領域の直上内に収まっていて、封止部４４の上面と同一平面内に頂面を有してさえいれば、形成可能である限り、どのような形状としてあってもよい。

溝部５０の深さｈ１は、この発明の目的を損なわない範囲、すなわち、電気的特性等を損なうことなく、柱状電極４６と後述する半田ボール４７との接合強度を向上させることができることを条件として任意好適な深さとすることができる。

ここで、溝部５０及びこの溝部５０により画成される突起部４６Ｘのより具体的な構成例につき、より具体的に説明する。例えば、Ｗ−ＣＳＰのピンピッチを０．８ｍｍ、柱状電極４６の径を４００μｍとする。

この場合には、好ましくは、溝部５０の幅ｗ１は３００μｍ程度とし、深さｈ１は１００μｍ程度とするのがよい。

第１及び第２縦溝部５２ａ及び５２ｂ並びに第１及び第２横溝部５４ａ及び５４ｂの４本の溝部（５０）と頂面４６ａとにより画成される突起部４６Ｘの幅ｗ０は、１５０μｍ程度となる。当然ながら、突起部４６Ｘの高さは溝部５０の深さｈ１に等しい。なお、突起部４６Ｘの４つの側面は溝部５０への露出面４６ｂである。

図１（Ｂ）及び図２（Ａ）に示すように、半田ボール４７は、突起部４６Ｘを包み込むように覆って設けられている。すなわち、半田ボール４７は、柱状電極４６と、溝部５０に露出している露出面、すなわち突起部４６Ｘの側面４６ｂ及び突起部４６Ｘの頂面４６ａを介して電気的に接続されている。

これら柱状電極４６及び半田ボール４７を単に外部端子として使用する場合もある。

この発明の半導体装置は、外部端子のピッチを必ずしも同一とする場合に限定されない。また、外部端子の各ピッチ、及び外部端子の配列は任意好適なものとできる。すなわち、外部端子をどのような形態で配列するかは、実施基板側の形態で決定される設計事項である。

従って、図示例のように、外部端子がマトリクス状に設けられている場合には、マトリクスの行又は列に沿って縦横に交差して、１本の溝部５０が複数の柱状電極４６に露出面４６ｂを形成する構成とすることができる。また、溝部５０は柱状電極４６ごとに個別に設けることもできる。

この例の半導体装置１０の構成によれば、柱状電極４６自体の突起部４６Ｘの頂面及びこの頂面と直交する側面が、半田ボールとの接合面になるのでこの突起部４６Ｘ及び半田ボール４７の接合面の形状を立体的により複雑にし、かつ接合面積を増加させることにより、柱状電極４６及び半田ボール４７の接合強度をさらに向上させることができる。

この発明の半導体装置の構成によれば、柱状電極４６の頂面４６ａは、切削加工されることにより、その面積が減少することになる。特に柱状電極４６の径（横断面の面積）が一様である柱状体である場合には、柱状電極４６の本体部４６Ｙの径よりも突起部４６Ｘの径のほうが細く作られることとなる。

従って、突起部４６Ｘの周囲の溝部５０に半田ボール４７を部分的に収容できるので、半田ボール４７の径を従来の径よりも増大させることなく、さらなる多ピン化を実現することができる。

また、この例の構成によれば、溝部５０を柱状電極４６のマトリクスの行又は列ごとに形成するので、例えば、単一の半導体装置に複数種類の外部端子ピッチが求められる場合にも適用することができる。

２．半導体装置の製造方法
次に、図１及び図２を参照して説明した半導体装置１０の製造方法について、図３及び図４を参照して説明する。

この発明の製造方法により製造される半導体装置１０は、いわゆるＷ−ＣＳＰの形態を有している。従って、半導体装置１０は、ウェハプロセスにより半導体ウェハにマトリクス状に形成された複数個の半導体装置を含む構造体に対して、個片化が行われる結果得られる。

図３（Ａ）、（Ｂ）及び（Ｃ）は、製造工程を説明するために、製造途中の構造体の一部分、すなわち最終的な半導体装置１個分を代表として、既に説明した図１（Ｂ）と同様に切断した切り口を示す概略的な断面図である。

図４（Ａ）、（Ｂ）及び（Ｃ）は、図３（Ｃ）に続く製造工程の説明図である。

図３（Ａ）に示すように、半導体基板（半導体ウェハ）２０には、マトリクス状に半導体チップ形成領域（以下、単にチップ形成領域とも称する。）３１が画成されている。

これらチップ形成領域３１内に、従来公知の任意好適なウェハプロセスに従って回路素子を形成するとともに、半導体基板の一方の主表面に電極パッド３４を形成する。これら回路素子や電極パッドが形成されてチップ形成領域の単位ごとに個片化されて半導体チップとなる。

次いで、絶縁膜４０を従来公知の任意好適な工程により形成する。絶縁膜４０は電極パッド３４の一部分、好ましくはその上面を露出させて従来公知のホトリソグラフィ技術によりパターニング形成すればよい。この絶縁膜４０は、上面４０ａが平坦となるように形成するのがよい。

次に、図３（Ｂ）に示すように、絶縁膜４０の上面４０ａ上に、従来公知の配線形成工程により、露出している電極パッド３４に接続されて、チップ領域３１内に延在する複数の配線４２ａを含む配線パターン、すなわち再配線パターン４２を形成する。

続いて、形成された再配線パターン４２上に、基板２０の一方の主表面に垂直に、前駆柱状電極４６’を形成する。この工程は、公知のホトリソグラフィ技術によりパターニングされたレジストパターンをマスクにして、例えば導体である銅（Ｃｕ）を従来公知の方法によりメッキした後、レジストを除去して形成すればよい。このとき、前駆柱状電極４６’は、円柱状に形成するのが好適であるがこれに限定されない。

次に、図３（Ｃ）に示すように、従来公知のトランスファーモールド方式、印刷方式等を適用して、絶縁膜４０の上側から前駆柱状電極４６’を完全に埋め込んで、上面４４’ａが平坦な前駆封止部４４’を形成する。

次いで、図４（Ａ）に示すように、従来公知の任意好適な工程により、前駆封止部４４’を上面４４’ａ側から研削（切削）除去して、封止部４４を形成すると同時に、前駆柱状電極４６’の頂面４６’ａを、封止部４４の上面４４ａから露出させる。すなわち、封止部４４の上面を、前駆柱状電極４６’の頂面４６’ａの高さと実質的に同一の高さとする。

さらに、図４（Ｂ）に示すように、前駆柱状電極４６’の露出した頂面４６’ａの一部分を削り取って、溝部５０を形成することにより、前駆柱状電極４６’を柱状電極４６とする。この溝部５０は、例えば、回転する切刃（ダイシングソー）を具える従来公知のダイシング装置又はこれに類する切削手段により１本ずつ又は複数本同時に形成すればよい。この切刃により、幅ｗ１及び高さｈ１である既に説明した断面形状、好ましくは前駆柱状電極４６’の頂面４６’ａの一部分を残存させて、前駆柱状電極４６’の一部分を切り欠き、かつ封止部４４に至るように切削し、かつ既に説明したように延在させた溝部５０、すなわち縦溝部５２及び横溝部５４を形成する。このとき切刃は、所望の溝部５０の幅ｗ１を形成できる形状及び刃幅とするのがよい。

例えば、一列に配列されている柱状電極４６の隣接する柱状電極間に、この配列と直交する方向に溝部５０を形成する場合には、この溝部５０によって形成される２つの隣接した突起部４６Ｘ間の距離の１／２よりも狭い溝幅で形成するのがよい。このような溝幅とする場合には、この突起部４６Ｘの配列上では、溝部５０の一方の側壁面に突起部４６Ｘの側面が露出しており、この一方の側壁面に対向する他方の側壁面には封止部４４の露出面が露出している。

なお、溝部の形成は、いわゆるエッチング工程によっても実施することができる。具体的には、例えば銅、又は銅合金を成形することが可能な強酸性の任意好適な従来公知のエッチャントを用いて、少なくとも前駆柱状電極４６’の頂面４６’ａを溶蝕加工すればよい。

既に説明したとおり、これら溝部５０の形成により、前駆柱状電極４６’は、突起部４６Ｘと、これよりも太い本体部４６Ｙとからなる柱状電極４６とされる。

この本体部４６Ｙは、前駆柱状電極４６’の下側の残部であり、突起部４６Ｘは、溝部５０を形成したときの前駆柱状電極４６’の頭部の残部である。また、残存する突起部４６Ｘの頂面を符号４６ａとして示す。この突出部４６Ｘの頂面４６ａと直交する側面は、この溝部５０に面していて、その太さは下側の本体部４６Ｙの太さ（径）よりも細くなっている。

続いて、図４（Ｃ）に示すように、半田ボール４７を常法に従って柱状電極４６に搭載する。この半田ボール４７は、柱状電極４６の突起部４６Ｘを上側から覆うように設ける。すなわち、半田ボール４７を柱状電極４６の頂面４６ａ及び溝部５０に露出している露出面４６ｂに接合するように設ける。なお、露出面４６ｂは、突起部４６Ｘの側面を形成している。このように半田ボール４７と柱状電極４６とは突起部４６Ｘにおいて、電気的に接続される。

このとき、半田ボール４７の径はできるだけ小さい径とするのがよい。例えば、場合によっては半田ボール４７の径を、柱状電極４６の本体部４６Ｙの径よりも小さく形成することもできるので、この場合には外部端子のピッチをさらに狭めることができる。このようにすれば、外部端子のピッチをより狭めることも可能となる。

この時点で、ウェハレベルでの半導体装置のパッケージングが終了する。

次に、上述したパッケージングが終了した状態の半導体ウェハ２０を、ダイシングラインｄに沿って、従来公知のダイシング装置を用いて研削することで個片化する。

このようにして、同一の構造を有する複数の半導体装置１０を１枚のウェハから製造することができる。

以上説明したような、半導体装置１０の製造方法例によれば、既に説明した構成を具える半導体装置を効率的に製造することができる。

［第２の実施の形態］
次に、図５及び図６を参照して、この発明の第２の実施の形態について説明する。

なお、第１の実施の形態と同様の構成要素については、同一の番号を付してその詳細な説明を原則として省略する。しかし、第２の実施の形態の構成の理解に必要である構成要素については、簡単に説明する。

１．半導体装置の構成例
まず、この実施の形態の半導体装置の構成例につき、図５を参照して説明する。なお、この例の半導体装置１０にかかる平面図は、既に説明した図１（Ａ）と何ら変わるところがないため図示を省略する。

図５（Ａ）は、既に説明した図１（Ｂ）と同様に、図１（Ａ）の実線１１で囲んだ第１部分領域１１に相当する領域を拡大して示した概略的な要部平面図である。図５（Ｂ）は、図５（Ａ）において、Ｉ−Ｉ’一点鎖線で切断した切り口を示す模式的な断面図であり、図５（Ｃ）は図５（Ａ）の点線により囲んで示した第２部分領域１２の平面的な拡大図である。なお、半田ボールの下側の構造を説明するため、実際には存在する半田ボール（４７）の図示を省略してある。

半導体装置（Ｗ−ＣＳＰ）１０は、半導体チップ３０を含んでいる。この半導体チップ３０は、複数の電極パッド３４を具えている。

絶縁膜４０は、これら複数の電極パッド３４の表面の一部分、ここでは上面を露出させて設けられている。この絶縁膜４０の上面上には、電極パッド３４に接続される複数の配線４２ａを含む配線パターン（再配線パターン）４２が設けられている。

配線４２ａには、この例では円柱状の柱状電極４６が電気的に接続されている。第１の実施の形態と同様に、この柱状電極４６は、配線４２ａ側の本体部４６Ｙと、半田ボール４７が設けられる頭部側の突起部４６Ｘとからなっており、この突起部４６Ｘは、本体部４６Ｙよりも細く、すなわち本体部４６Ｙの横断面積よりも突起部４６Ｘの横断面積が小さくなるように形成されている。

封止部４４は、配線パターン４２が設けられている絶縁膜４０の上面４０ａ上に、柱状電極４６を埋め込むように設けられている。表面４０ａと頂面４６ａの高さを実質的に同一としてある。

このような構成において、第２の実施の形態の構成が第１の実施の形態の構成と相違する点は、柱状電極４６の突起部４６Ｘの形状を決める溝部５０の形成形態にある。以下、この点につき説明する。

第２の実施の形態の構成例では、原則的には設けられている全ての柱状電極４６の突起部４６Ｘを、本体部４６Ｙを埋め込んでいる封止部４４の平坦な上面４４ｂからそれぞれ突出させている。従って、溝部５０は、突起部４６Ｘの頂面４６ａと同一の高さの封止部４４の上面４４ａから本体部４６Ｙの肩部の上面が露出する高さを有する凹部である。

この凹部は、半導体チップの一方の主表面に対向する封止部４４の上面４４ａ側の全域にわたって形成されている。尚、この凹部の形成方法により、封止部４４の一部分が平坦な上面４４ａ上に島状に残存する場合もあるが、これら島状部分４４ｃが、凹部に占める面積割合は小さいので、用語「全域」とは、実質的に全域とみなせる場合も含む。

この凹部の底面は、上述した封止部４４の平坦な上面４４ｂに対応する。

この溝部５０、すなわち凹部は、見方を変えると、幅広い行方向の溝と列方向の溝とで形成されているといえる。この点につき、以下説明する。

図５（Ａ）に示すように、ここでは縦方向、すなわち双頭白抜き矢印Ａ方向に互いに平行に延在する幅広縦溝部５６、第１、第２及び第３縦溝部５６ａ、５６ｂ及び５６ｃ並びにこれらと直交する横方向、すなわち双頭白抜き矢印Ｂ方向に互いに平行に延在する、第１、第２、第３及び第４幅広横溝部５７ａ、５７ｂ、５７ｃ及び５７ｄを代表して示してある。

図５（Ａ）及び（Ｂ）に示すように、溝部５０は複数の縦溝部と複数の横溝部とが縦横に直交する格子状に設けられている。

１個の柱状電極４６に対して縦横２本ずつの溝部５０を柱状電極４６の突起部４６Ｘの頂面４６ａの中心Ｃを非通過となるように設けている構成は第１の実施の形態と同様である。しかし、第１の実施の形態と異なる点は、個々の幅広縦溝部は、互いに隣接する列上の突起部の側面間距離に相当する幅で形成されており、個々の幅広横溝部は、互いに隣接する行上の突起部の側面間距離に相当する幅で形成されていることである。

すなわち、図５（Ｃ）に示すように、この例の幅広縦溝部５６及び幅広横溝部５７は、隣接する２本の柱状電極４６の本体部４６Ｙ同士の離間幅ｗ３よりも広い溝幅ｗ２を有している。

この発明の突起部４６Ｘの形状、寸法その他は、第１の実施の形態の場合と同様の形状や寸法その他に設定することができる。

この例の溝部５０の深さｈ２は、第１の実施の形態の場合と同様に、この発明の目的を損なわない範囲、すなわち電気的特性を損なうことなく、柱状電極４６と後述する半田ボール４７との接合強度を向上させることができることを条件として任意好適な深さとすることができる。

この場合には、好ましくは、溝部５０の幅ｗ２は６５０μｍ程度とし、深さｈ２は１００μｍ程度とするのがよい。

第１及び第２幅広縦溝部５６ａ及び５６ｂ並びに第１及び第２幅広横溝部５７ａ及び５７ｂの４本の溝部（５０）と頂面４６ａにより画成される突起部４６Ｘの幅ｗ０は、１５０μｍ程度となる。突起部４６Ｘの高さは溝部５０の深さｈ２に等しくなる。

半田ボール４７は、第１の実施の形態の場合と同様に、突起部４６Ｘを覆うように設けられて、突起部４６Ｘの頂面４６ａ及び溝部５０に露出している露出面、すなわち突起部４６Ｘの側面４６ｂと接合して柱状電極４６に電気的に接続されている。

第２の実施の形態の半導体装置１０の構成によれば、第１の実施の形態と同様に、突起部４６Ｘ及び半田ボール４７の接合面の形状を立体的により複雑にし、かつ接合面積を増加させることができるので、柱状電極４６及び半田ボール４７の接合強度を向上させることができる。

このとき、第１の実施の形態の場合と同様に、半田ボール４７の径を増大させることがないので、さらなる多ピン化を実現することができる。

２．半導体装置の製造方法
次に、図５を参照して説明した半導体装置１０の製造方法について、図６を参照して説明する。

なお、図４（Ａ）を参照して既に説明した封止部４４から前駆柱状電極４６’の頂面４６’ａを露出させる工程までは、第１の実施の形態で説明した工程と何ら変わるところがないため、その説明は省略する。

図６（Ａ）及び（Ｂ）は、製造工程を説明するために、製造途中の構造体の一部分、すなわち最終的な半導体装置１個分を代表として、切断した切り口を示す概略的な図である。

図６（Ａ）に示すように、上述した前駆柱状電極４６’の露出した頂面４６ａの一部分を削り取って、溝部５０、すなわち幅広縦溝部５６及び幅広横溝部５７を形成する。この溝部５０は、例えば、回転する切刃（ダイシングソー）を具える従来公知のダイシング装置又はこれに類する切削手段により１本ずつ又は複数本同時に形成すればよい。

この切刃により、幅ｗ２及び高さｈ１である既に説明した断面形状として延在させた溝部５０を形成する。このとき切刃は、溝部５０の幅ｗ２を形成できる形状及び刃幅とするのがよい。

この場合には、例えば一列に配列されている柱状電極の最も近くに隣接する柱状電極間に、この配列と直交する方向に溝部５０を形成するものとする。この溝部５０を、この溝部５０によって形成される２つの隣接した突起部４６Ｘ間の離間距離を溝幅として形成するのがよい。このような溝幅とすると、この突起部４６の配列上では溝部の互いに対向する側壁部に、それぞれ突起部４６の側面が対向して露出する。

この溝部５０を形成することにより、第１の実施の形態で説明したと同様に、前駆柱状電極４６’は、本体部４６Ｙと突起部４６Ｘとを含む柱状電極４６とされる。

続いて、図６（Ｂ）に示すように、半田ボール４７を常法に従って柱状電極４６に搭載する。この半田ボール４７は、第１の実施の形態の場合と同様に、柱状電極４６の突起部４６Ｘを上側から覆うように設ける。すなわち、半田ボール４７を柱状電極４６の頂面４６ａ及び溝部５０に露出している露出面４６ｂに接合するように設ける。その結果、半田ボール４７は、柱状電極４６の部分領域を覆うように、電気的に接続される。

このとき、第１の実施の形態の場合と同様に、半田ボール４７の径をできるだけ小さい径とするのがよく、場合によっては半田ボール４７の径を本体部４６Ｙの径よりも小さくすることも可能である。このようにすれば、外部端子のピッチをより狭めることも可能となる。

次に、上述したパッケージングが終了した状態の半導体ウェハ２０を、ダイシングラインｄに沿って、従来公知のダイシング装置を用いて研削することで個片化する。このようにして、同一の構造を有する複数の半導体装置１０を１枚のウェハから製造することができる。

以上説明したような半導体装置１０の製造方法例によれば、２本の柱状電極４６にまたがる幅広の切刃を用いるので、特に溝部５０の形成工程をより効率的に行うことができる。

［第３の実施の形態］
次に、図７及び図８を参照して、この発明の第３の実施の形態について説明する。

なお、第１の実施の形態と同様の構成要素については、同一の番号を付してその詳細な説明を原則的に省略する。しかし、第３の実施の形態の構成の理解に必要である構成要素については簡単に説明する。

１．半導体装置の構成例
まず、この実施の形態の半導体装置の構成例につき、図７を参照して説明する。なお、この例の半導体装置１０にかかる平面図は、既に説明した図１（Ａ）と何ら変わるところがないため図示を省略する。

図７（Ａ）は、既に説明した図１（Ｂ）と同様に、図１（Ａ）の実線で囲んだ第１部分領域１１に相当する領域を拡大して示した概略的な要部平面図である。図７（Ｂ）は、図７（Ａ）において、ＩＩ−ＩＩ’一点鎖線で切断した切り口を示す模式的な断面図であり、図７（Ｃ）は図７（Ａ）の点線により示した第２部分領域１２の平面的な拡大図である。なお、半田ボール４７の下側の構造を説明するため、実際には存在する半田ボール（４７）の図示を省略してある。

半導体装置（Ｗ−ＣＳＰ）１０は、半導体基板２０に素子が作り込まれることにより形成される半導体チップ３０を含んでいる。この半導体チップ３０は、複数の電極パッド３４を具えている。

絶縁膜４０は、これら複数の電極パッド３４の表面の一部分、ここでは上面を露出させて設けられている。この絶縁膜４０の上面４０ａ上には、電極パッド３４に接続される複数の配線４２ａを含む配線パターン（再配線パターン）４２が設けられている。

配線４２ａには、この例では円柱状の柱状電極４６が電気的に接続されている。

封止部４４は、配線パターン４２が設けられている絶縁膜４０の表面４０ａ上に、柱状電極４６を埋め込むように設けられている。表面４０ａと頂面４６ａの高さを実質的に同一としてある。

この発明の半導体装置１０が第１及び第２の実施の形態の構成と異なる点は主として、マトリクス状に全体的に又は部分的に設けられている柱状電極４６の構造にある。すなわち、基本的にはこの実施の形態では柱状電極４６は、その頭部に頂面４６ａから電極内に一定の深さの溝又は穴を設けた構造となっている。この柱状電極４６の頭部に設ける溝部又は穴の形状等は、設計に応じて任意好適な形状等とすることができる。以下、この点につき説明する。

この溝部５０がを具えている縦断溝部５８及び横断溝部５９は、その延在方向に対して直交する方向（幅ｗ４方向）の横断面形状が長方形（矩形）である。しかし、溝部５０の横断面形状は、これに限定されず、例えば曲線を含む任意好適な形状とすることができる。

この溝部５０は、柱状電極４６の半田ボール４７と電気的に接続を形成するための突起部を突起部４６Ｐとこれに連続して一体的な配線側の本体部４６Ｑとからなっている。

この突起部４６Ｐは、ここでは４つ形成されている。この例では、同一寸法で同一形状に形成されている。また、これら突起部４６Ｐは、互いに直交する２つの溝部によって画成されているので、互いに対向する突起部４６Ｐの対向する側面４６Ｒは、互いに平行であって、かつ溝部５０の底面４６Ｓに直交している。この底面４６Ｓは十字に形成されていて、下側に続く本体部の上面を形成している。

この例では、図７（Ａ）、（Ｂ）及び（Ｃ）に示すように、複数の溝部５０は、封止部４４の上面側の構成を貫いて複数の柱状電極４６にまたがって、縦横に直交する格子状に設けられている。ここでは縦方向、すなわち双頭白抜き矢印Ａ方向に互いに平行に延在する溝部５０、第１及び第２縦断溝部５８ａ、５８ｂ及び５８ｃ並びにこれらと直交する横方向、すなわち双頭白抜き矢印Ｂ方向に互いに平行に延在する、第１、第２及び第３横断溝部５９ａ、５９ｂ及び５９ｃを代表して示してある。

特に図７（Ｃ）に示すように、縦断溝部５８及び横断溝部５９は、頂面４６ａが等面積の４つの領域すなわち４つの突起部４６Ｐに分断している。なお、図７（Ｃ）中、符号Ｃは前駆柱状電極４６’の頂面４６’ａの中心に対応する中心点を示している。

この例では、縦断溝部５８及び横断溝部５９は、前駆柱状電極４６の円径状の頂面４６’ａの中心に対する中心点Ｃ、すなわち直径を含む位置に設けられている。換言すると、縦断溝部５８及び横断溝部５９は、頂面４６’ａの中心Ｃの対応点で交差して、この頂面４６’ａに正十字の形状の溝を形成して４つの等面積の頂面４６ａを画成している。これら突起部４６Ｐは溝部５０によって形成されてこの溝部５０に露出する側面すなわち露出面を有している。

この例では２本の溝部５０により、頂面４６ａを等面積の４つの領域に分断する例につき説明したが、これに限定されず、頂面４６’ａを１本の溝部５０により２つの領域に分断して２つの突起部を形成してもよいし、又は３本以上の溝部５０により４以上の領域に分断して４つの突起部を構成してもよい。また、溝部５０は、前駆柱状電極４６’の円形状の頂面４６’ａの中心に対応する中心点Ｃを含まないように形成してもよい。

さらに縦断溝部５８及び横断溝部５９の溝幅ｗ４は、応力に対する耐性等を考慮すると、好ましくは柱状電極４６の直径の最大でも１／３程度とするのがよい。

縦断溝部５８が含む複数の溝部及び横断溝部５９が含む複数の溝部は、互いに独立して、それぞれ同一の溝幅（ｗ４）を有していてもよいし、異なる溝幅を有していてもよい。製造工程等を考慮すると、いずれも同一の溝幅とするのがよい。

また、上述した構成例では溝部５０を、柱状電極４６の頭部を十字に貫いて形成して４つの突起部４６Ｐを形成した例につき説明したが、この溝部５０を、頭部を貫かない穴として形成してもよい。この穴の形状は、設計に応じた任意好適な形状とすることができる。この場合には、突起部４６Ｐは、その外形は本体部の外径と等しく、かつ内部に半田ボール４７を部分的に収容する穴を有した構造となる。縦断溝部５８及び横断溝部５９の延在方向の両端縁が頂面４６ａ内に含まれる構成としてもよい。

溝部５０の深さｈ３は、この発明の目的を損なわない範囲、すなわち電気的特性を損なうことなく、柱状電極４６と後述する半田ボール４７との接合強度を向上させることができることを条件として任意好適な深さとすることができる。

半田ボール４７は、縦断溝部５８及び横断溝部５９を埋め込んで、かつ柱状電極４６の突起部４６Ｐの頂面４６ａを覆って接続されている。従って、半田ボールは、突起部４６Ｐの溝部に露出している露出面４６ｂと頂面４６ａとに電気的に接続される。

この例の半導体装置１０の構成によれば、上述した実施の形態と同様に、柱状電極４６及び半田ボール４７の接合面の形状を立体的により複雑にし、かつ接合面積を増加させることができるので、柱状電極４６及び半田ボール４７の接合強度を向上させることができる。

このとき、半田ボール４７の径を増大させることがないので、さらなる多ピン化を実現することができる。

２．半導体装置の製造方法
次に、図７を参照して説明した半導体装置１０の製造方法について、図８を参照して説明する。

図８（Ａ）及び（Ｂ）は、製造工程を説明するために、製造途中の構造体の一部分、すなわち最終的な半導体装置１個分を代表として、切断した切り口を示す概略的な図である。

図４（Ａ）に示したように、前駆柱状電極４６’の頂面４６’ａの一部分を削り取って、図８（Ａ）に示すように、溝部５０、縦断溝部５８及び横断溝部５９を形成する。この溝部５０は、例えば、回転する切刃（ダイシングソー）を具える従来公知のダイシング装置又はこれに類する切削手段により１本ずつ又は複数本同時に形成すればよい。

この切刃により、幅ｗ４及び高さｈ３である既に説明した断面形状として延在させた溝部５０を形成する。このとき切刃は、溝部５０の幅ｗ４を形成できる形状及び刃幅とするのがよい。

続いて、図８（Ｂ）に示すように、半田ボール４７を常法に従って柱状電極４６に搭載する。この半田ボール４７は、柱状電極４６の突起部４６Ｐを覆うように、すなわち、縦断溝部５８及び横断溝部５９を埋め込んで、かつ柱状電極４６の頂面４６ａを覆って、電気的に接続される。

このとき、半田ボール４７の径はできるだけ小さい径とするのがよい。このようにすれば、外部端子のピッチをより狭めることも可能となる。

次に、上述したパッケージングが終了した状態の半導体ウェハ３０を、ダイシングラインｄに沿って、従来公知のダイシング装置を用いて研削することで個片化する。このようにして、同一の構造を有する複数の半導体装置１０を１枚のウェハから製造することができる。

以上説明したような半導体装置１０の製造方法例によれば、柱状電極の配列に合わせて溝部を形成することができるので、形成工程をより効率的に行うことができる。

半導体装置の構成例を説明するための平面図である。（Ａ）は模式的な断面図である。（Ｂ）は平面的な拡大図である。（Ａ）、（Ｂ）及び（Ｃ）は、製造工程を説明するために、切断した切り口を示す概略的な断面図である。（Ａ）、（Ｂ）及び（Ｃ）は、図３（Ｃ）に続く製造工程の説明図である。（Ａ）は概略的な要部平面図である。（Ｂ）は切り口を示す模式的な断面図であり、（Ｃ）は平面的な拡大図である。製造工程を説明するために、切断した切り口を示す概略的な図である。（Ａ）は概略的な要部平面図である。（Ｂ）は切断した切り口を示す模式的な断面図であり、（Ｃ）は平面的な拡大図である。製造工程を説明するために、製造途中の構造体の一部分、すなわち最終的な半導体装置１個分を代表として、切断した切り口を示す概略的な図である。

符号の説明

１０：半導体装置（Ｗ−ＣＳＰ）
１１：第１部分領域
１２：第２部分領域
２０：半導体基板（半導体ウェハ）
２０ａ：第１の主表面
２０ｂ：第２の主表面
３０：半導体チップ
３１：チップ形成領域
３４：電極パッド
４０：絶縁膜
４０ａ：上面
４２：再配線パターン（配線パターン）
４２ａ：配線
４４：封止部（封止樹脂）
４４’：前駆封止部
４４ａ，４４’ａ：上面
４４ｂ：平坦面
４４ｃ：島状部分
４６：柱状電極
４６’：前駆柱状電極
４６ａ，４６’ａ：頂面
４６Ｐ：突起部
４６Ｑ：本体部
４６Ｒ：側面
４６Ｓ（溝部の）底面又は（本体部の）上面
４６ｂ：露出面
４６ｃ：側面（側壁面）
４６Ｘ：突起部
４６Ｙ：本体部
４７：半田ボール
５０：溝部
５２：縦溝部
５２ａ：第１縦溝部
５２ｂ：第２縦溝部
５２ｃ：第３縦溝部
５２ｄ：第４縦溝部
５２ｅ：第５縦溝部
５２ｆ：第６縦溝部
５４：横溝部
５４ａ：第１横溝部
５４ｂ：第２横溝部
５４ｃ：第３横溝部
５４ｄ：第４横溝部
５４ｅ：第５横溝部
５４ｆ：第６横溝部
５６：幅広縦溝部
５６ａ：第１幅広縦溝部
５６ｂ：第２幅広縦溝部
５６ｃ：第３幅広縦溝部
５６ｄ：第４幅広縦溝部
５７：幅広横溝部
５７ａ：第１幅広横溝部
５７ｂ：第２幅広横溝部
５７ｃ：第３幅広横溝部
５７ｄ：第４幅広横溝部
５８：縦断溝部
５８ａ：第１縦断溝部
５８ｂ：第２縦断溝部
５８ｃ：第３縦断溝部
５８ｄ：第４縦断溝部
５９：横断溝部
５９ａ：第１横断溝部
５９ｂ：第２横断溝部
５９ｃ：第３横断溝部
５９ｄ：第４横断溝部

Claims

一方の主表面に形成された複数の電極パッドを有する半導体基板と、
前記電極パッドの各々の上面を露出させて前記一方の主表面上に形成されている絶縁膜と、
前記電極パッドの各々にそれぞれ接続されていて、該電極パッドから導出されて前記絶縁膜上を延在している複数の配線からなる再配線パターンと、
前記配線のいずれかにそれぞれ接続されて前記一方の主表面に対して垂直な方向に設けられている複数の柱状電極であって、前記配線側の本体部と該本体部と一体的に連続して設けられている突起部とからなる当該柱状電極と、
前記再配線パターン及び前記絶縁膜上に設けられていて、前記柱状電極の周囲を埋め込んでいるとともに、該柱状電極の前記突起部の頂面と同一の高さの上面を有する封止部と、
前記突起部に設けられていて前記柱状電極との電気的な接続を形成している半田ボールとを具えており、
前記突起部は、該突起部の頂面から該突起部と前記本体部との境界に至る深さで該突起部中に形成されている溝部に露出する露出面を有し、及び
前記半田ボールは、前記突起部の頂角と前記露出面とに接合して前記柱状電極に電気的に接続されており、
複数の前記柱状電極はマトリクス状に配置されており、
前記溝部はマトリクス状に配列されている複数の前記柱状電極の行方向又は列方向に互いに平行にかつ互いに隣接する前記柱状電極間の前記封止部を貫いて延在していることを特徴とする半導体装置。
一方の主表面に形成された複数の電極パッドを有する半導体基板と、
前記電極パッドの各々の上面を露出させて前記一方の主表面上に形成されている絶縁膜と、
前記電極パッドの各々にそれぞれ接続されていて、該電極パッドから導出されて前記絶縁膜上を延在している複数の配線からなる再配線パターンと、
前記配線のいずれかにそれぞれ接続されて前記一方の主表面に対して垂直な方向に設けられている複数の柱状電極であって、前記配線側の本体部と該本体部と一体的に連続して設けられている突起部とからなる当該柱状電極と、
前記再配線パターン及び前記絶縁膜上に設けられていて、前記柱状電極の周囲を埋め込んでいるとともに、該柱状電極の前記突起部の頂面と同一の高さの上面を有する封止部と、
前記突起部に設けられていて前記柱状電極との電気的な接続を形成している半田ボールとを具えており、
前記突起部は、該突起部の頂面から該突起部と前記本体部との境界に至る深さで該突起部中に形成されている溝部に露出する露出面を有し、及び
前記半田ボールは、前記突起部の頂角と前記露出面とに接合して前記柱状電極に電気的に接続されており、
複数の前記柱状電極はマトリクス状に配置されており、
前記溝部はマトリクス状に配列されている複数の前記柱状電極の行方向及び列方向の両方向に沿って互いに交差してかつ互いに隣接する前記柱状電極間の前記封止部を貫いて延在していることを特徴とする半導体装置。
個々の半導体チップ形成領域に回路素子が設けられていて、一方の主表面に該回路素子に接続された複数の電極パッドを有する半導体基板を準備する工程と、
一方の前記主表面上に、前記電極パッドの一部分を露出させる絶縁膜を形成する工程と、
前記絶縁膜上に、前記電極パッドに接続して延在する複数の配線からなる再配線パターンを形成する工程と、
複数の前記配線のいずれかにそれぞれ接続して一方の前記主表面に対して垂直な複数の前駆柱状電極を形成する工程と、
前記絶縁膜上に、前記再配線パターンと前記前駆柱状電極とを埋め込んでいて、前記前駆柱状電極の頂面と同一の高さの上面を有する封止部を形成する工程と、
前記前駆柱状電極の頭部の側を頂面から該前駆柱状電極の長さの一部分にわたる深さで該前駆柱状電極の一部分を除去して、前記頭部を一方の前記主表面と平行な方向に貫く溝部を形成することによって、該溝部の下側に存在する本体部と、該本体部と一体的にそれぞれ連続し、側面が前記溝部に面している複数の突起部とからなる柱状電極を形成する工程と、
それぞれの前記突起部を覆って該突起部の頂面及び前記溝部に露出する該突起部の側面と電気的に接続される半田ボールを形成する工程と、
前記半導体基板に前記半田ボールが形成されている構造体を半導体チップ単位で個片化する工程と
を含み、
前記前駆柱状電極を形成する工程は、複数の前記前駆柱状電極をマトリクス状に配列して形成する工程であり、
前記溝部を形成する工程は、該溝部をマトリクス状に配列されている複数の前記前駆柱状電極の行方向又は列方向に互いに平行にかつ互いに隣接する前記前駆柱状電極間の前記封止部を貫いて直線状に延在させて、及び前記前駆柱状電極の径よりも狭く形成する工程であることを特徴とする半導体装置の製造方法。
個々の半導体チップ形成領域に回路素子が設けられていて、一方の主表面に該回路素子に接続された複数の電極パッドを有する半導体基板を準備する工程と、
一方の前記主表面上に、前記電極パッドの一部分を露出させる絶縁膜を形成する工程と、
前記絶縁膜上に、前記電極パッドに接続して延在する複数の配線からなる再配線パターンを形成する工程と、
複数の前記配線のいずれかにそれぞれ接続して一方の前記主表面に対して垂直な複数の前駆柱状電極を形成する工程と、
前記絶縁膜上に、前記再配線パターンと前記前駆柱状電極とを埋め込んでいて、前記前駆柱状電極の頂面と同一の高さの上面を有する封止部を形成する工程と、
前記前駆柱状電極の頭部の側を頂面から該前駆柱状電極の長さの一部分にわたる深さで該前駆柱状電極の一部分を除去して、前記頭部を一方の前記主表面と平行な方向に貫く溝部を形成することによって、該溝部の下側に存在する本体部と、該本体部と一体的にそれぞれ連続し、側面が前記溝部に面している複数の突起部とからなる柱状電極を形成する工程と、
それぞれの前記突起部を覆って該突起部の頂面及び前記溝部に露出する該突起部の側面と電気的に接続される半田ボールを形成する工程と、
前記半導体基板に前記半田ボールが形成されている構造体を半導体チップ単位で個片化する工程と
を含み、
前記前駆柱状電極を形成する工程は、複数の前記前駆柱状電極をマトリクス状に配列して形成する工程であり、
前記溝部を形成する工程は、該溝部をマトリクス状に配列されている複数の前記前駆柱状電極の行方向及び列方向の両方向に沿って互いに交差してかつ互いに隣接する前記前駆柱状電極間の前記封止部を貫いて直線状に延在させて、及び前記前駆柱状電極の径よりも狭く形成する工程であることを特徴とする半導体装置の製造方法。