JP6068326B2 - 多層配線用パッド構造の製造方法 - Google Patents
多層配線用パッド構造の製造方法 Download PDFInfo
- Publication number
- JP6068326B2 JP6068326B2 JP2013271367A JP2013271367A JP6068326B2 JP 6068326 B2 JP6068326 B2 JP 6068326B2 JP 2013271367 A JP2013271367 A JP 2013271367A JP 2013271367 A JP2013271367 A JP 2013271367A JP 6068326 B2 JP6068326 B2 JP 6068326B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- interlayer insulating
- contact hole
- pad structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
図8は、特許文献1に開示された従来の多層配線用パッド構造を示す図である。同図には、3つの配線層を有する多層配線用パッド構造の模式的な断面が示されている。同図に示されるように、第1の層間絶縁膜203、あるいは、第2の層間絶縁膜204に数多くの小さいコンタクトホールが形成され、当該コンタクトホールに配線用の金属を埋め込むことによってパッドの平坦化を実現している。
図1に、本発明の実施の形態1に係る多層配線用パッド構造を示す。同図には、一例として、3つの配線層を有する多層配線用パッド構造の模式的な断面が示されている。
同図に示される多層配線用パッド構造100は、例えば、高周波用の半導体集積回路が形成される集積回路チップ(半導体チップ)の外部電極として用いられる。上記集積回路チップは、例えば半導体パッケージに封止され、一つの半導体装置を実現する。上記半導体パッケージとしては、プラスティックパッケージを例示することができる。以下、多層配線用パッド構造100の具体的な構成について説明する。
図2は、実施の形態1に係る多層配線用パッド構造の平面を模式的に示す図である。なお、図1に示した多層配線構造100の断面は、図2におけるX−X’線の断面に対応している。
図3A乃至3Kは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。
図4に、本発明の実施の形態2に係る多層配線用パッド構造を示す。同図には、一例として、3つの配線層を有する多層配線用パッド構造の模式的な断面が示されている。
前述したように、実施の形態1に係る多層配線用パッド構造100では、第1の配線13と第2の配線23とがコンタクトホール71において積層され、金属支柱32が最上層の配線33直下の配線23上にのみ形成されている。これに対し、実施の形態2に係る多層配線用パッド構造200は、最上位の層間絶縁膜4のコンタクトホール72のみならず、層間絶縁膜4以外の層間絶縁膜を貫通するコンタクトホールにおいても金属支柱が形成される点で、実施の形態1に係る多層配線用パッド構造100と相違する。その他の構成は実施の形態1に係る多層配線用パッド構造100と同様である。以下の説明においては、実施の形態1に係る多層配線用パッド構造100と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
第2の配線25は、めっき用下地薄膜21と金属支柱22の上に、コンタクトホール71の領域を包含するように形成されている。より具体的には、第2の配線25は、最上位の配線33と同様に、層間絶縁膜3上に形成される配線パターン250と、配線パターン250とその直下の第1の配線13とを電気的に接続する貫通配線251とから構成される。
貫通配線251は、コンタクトホール71内部に金属支柱22を配置することによって形成された平面方向の隙間に充填されている。この隙間は、前述したコンタクトホール72内部の隙間と同様に、コンタクトホール72が形成される層間絶縁膜3の直上の配線25の厚さX2の2倍以下とするのが望ましい。具体的には、コンタクトホール71を形成する層間絶縁膜3の側壁と当該側壁に隣接する金属支柱22との間隔である。これによれば、電解めっき法によってAuを等方的に堆積させることで、金属支柱22と層間絶縁膜3の側壁との隙間がAuで埋め込まれて貫通配線251が形成されるとともに、第2の配線25の表面(配線パターン250の表面)も平坦化することができる。
図5に、本発明の実施の形態3に係る多層配線用パッド構造を示す。同図には、一例として、3つの配線層を有する多層配線用パッド構造の模式的な断面が示されている。
前述したように、実施の形態2に係る多層配線用パッド構造200では、金属支柱が、最上層の配線33に対する夫々の下層配線上に一つ形成されている。これに対し、実施の形態3に係る多層配線用パッド構造300では、夫々の下層配線上に(夫々の層間絶縁膜のコンタクトホール内に)金属支柱が複数形成される点で、実施の形態2に係る多層配線用パッド構造200と相違する。その他の構成は、実施の形態1に係る多層配線用パッド構造100や実施の形態2に係る多層配線用パッド構造200と同様である。以下の説明においては、多層配線用パッド構造100、200と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
図6は、実施の形態3に係る多層配線用パッド構造300の平面を模式的に示す図である。なお、図5で示した多層配線構造300の断面は、図6におけるY−Y’線の断面に対応している。
これによれば、電解めっき法によってAuを等方的に堆積させることで、金属支柱32Aと層間絶縁膜4の側壁との隙間のみならず、金属支柱32A同士の隙間にもAuを埋め込んで複数の貫通配線331Aを形成することができるので、最上位の配線33の表面を平坦化することが可能となる。これは、実施の形態1で述べた、めっきAuの等方的な堆積機構に基づいている。
Claims (1)
- 半導体基板上に形成された下層配線上に層間絶縁膜を堆積する層間絶縁膜形成工程と、
前記層間絶縁膜中に、当該層間絶縁膜を挟む上下の配線を電気的に接続するためのコンタクトホールを一つ形成するコンタクトホール形成工程と、
前記コンタクトホールの側壁を含む前記層間絶縁膜の表面、および前記コンタクトホール形成工程によって露出した前記下層配線の表面に、めっき用下地金属薄膜を堆積する下地金属薄膜形成工程と、
前記コンタクトホールの内部に開口パターンを有する第1のレジストマスクを形成することによって、前記コンタクトホールの内部に、金属を選択的にめっき堆積することにより単数または複数の支柱を形成する支柱形成工程と、
前記第1のレジストマスクを除去した後に、第2のレジストマスクを形成することによって、前記層間絶縁膜、前記下層配線、および前記支柱の上に、上層配線を選択的にめっき堆積する上層配線形成工程と、
前記第2のレジストマスクを除去した後に、前記上層配線が形成されていない部分の前記めっき用下地金属薄膜を除去する下地金属薄膜除去工程と
を有することを特徴とする多層配線用パッド構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013271367A JP6068326B2 (ja) | 2013-12-27 | 2013-12-27 | 多層配線用パッド構造の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013271367A JP6068326B2 (ja) | 2013-12-27 | 2013-12-27 | 多層配線用パッド構造の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015126175A JP2015126175A (ja) | 2015-07-06 |
JP6068326B2 true JP6068326B2 (ja) | 2017-01-25 |
Family
ID=53536665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013271367A Active JP6068326B2 (ja) | 2013-12-27 | 2013-12-27 | 多層配線用パッド構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6068326B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6672820B2 (ja) * | 2016-01-18 | 2020-03-25 | 株式会社村田製作所 | 電子部品 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3121311B2 (ja) * | 1998-05-26 | 2000-12-25 | 日本電気株式会社 | 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 |
JP2004095916A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004247522A (ja) * | 2003-02-14 | 2004-09-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2013
- 2013-12-27 JP JP2013271367A patent/JP6068326B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015126175A (ja) | 2015-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10483125B2 (en) | Semiconductor device and method for manufacturing same | |
US10930625B2 (en) | Semiconductor package and method of fabricating the same | |
JP4937842B2 (ja) | 半導体装置およびその製造方法 | |
US7285867B2 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
US8034693B2 (en) | Method for fabricating semiconductor device | |
US9786601B2 (en) | Semiconductor device having wires | |
US20140363967A1 (en) | Through silicon vias for semiconductor devices and manufacturing method thereof | |
WO2017056297A1 (ja) | 半導体装置およびその製造方法 | |
US6746951B2 (en) | Bond pad of semiconductor device and method of fabricating the same | |
US20220102282A1 (en) | Semiconductor package | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
US20080237870A1 (en) | Semiconductor device | |
KR100416614B1 (ko) | 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법 | |
KR101349373B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US11552037B2 (en) | Semiconductor package | |
KR102646248B1 (ko) | 칩 재배선 구조 및 그 제조 방법 | |
US8895868B2 (en) | Wiring substrate | |
JP6068326B2 (ja) | 多層配線用パッド構造の製造方法 | |
US11705341B2 (en) | Method of fabricating a semiconductor package having redistribution patterns including seed patterns and seed layers | |
KR101109053B1 (ko) | 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법 | |
JP6120964B2 (ja) | 半導体装置およびその製造方法 | |
CN114256164A (zh) | 半导体封装结构 | |
JP2012134526A (ja) | 半導体装置 | |
US11798872B2 (en) | Interconnection structure and semiconductor package including the same | |
KR101671973B1 (ko) | 다층 금속 범프 구조체 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6068326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |