JP6068326B2 - 多層配線用パッド構造の製造方法 - Google Patents

多層配線用パッド構造の製造方法 Download PDF

Info

Publication number
JP6068326B2
JP6068326B2 JP2013271367A JP2013271367A JP6068326B2 JP 6068326 B2 JP6068326 B2 JP 6068326B2 JP 2013271367 A JP2013271367 A JP 2013271367A JP 2013271367 A JP2013271367 A JP 2013271367A JP 6068326 B2 JP6068326 B2 JP 6068326B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
interlayer insulating
contact hole
pad structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013271367A
Other languages
English (en)
Other versions
JP2015126175A (ja
Inventor
栗島 賢二
賢二 栗島
井田 実
実 井田
典秀 柏尾
典秀 柏尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013271367A priority Critical patent/JP6068326B2/ja
Publication of JP2015126175A publication Critical patent/JP2015126175A/ja
Application granted granted Critical
Publication of JP6068326B2 publication Critical patent/JP6068326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、多層配線用パッド構造および多層配線用パッド構造の製造方法に関し、特に、GaAs系およびInP系などの化合物半導体から成る半導体集積回路に適用される多層配線用パッド構造に関する。
GaAs系およびInP系などの化合物半導体から成る高周波用の半導体集積回路(高速集積回路)に使用される配線構造において、伝搬遅延を低減するためには、誘電率が低く厚膜を容易に形成できるベンゾシクロブテン(BCB)やポリイミドなどの有機材料を用いた層間絶縁膜と、抵抗率が低く厚膜を容易に形成できる金(Au)を用いた配線を組み合わせることが有効である。さらに、高速集積回路の小型化・高機能化を進めるために、配線構造の多層化が求められている。
図7に、高速集積回路で使用される従来の多層配線用パッド構造の一例を示す。同図には、3つの配線層を有する多層配線用パッド構造の断面が模式的に示されている。同図に示されるように、基板と配線との絶縁を確保するために、基板101上に絶縁膜102が堆積され、絶縁膜102上に第1の配線113が形成されている。また、第1の配線113上に、第1の層間絶縁膜103が堆積されている。第1の層間絶縁膜103は、第1の配線113が形成された領域よりも若干小さい領域が除去(または、開口)されている。さらに、第1の層間絶縁膜103が除去された領域(コンタクトホール)を包含するように第2の配線123が形成され、第2の配線123の上に、第2の層間絶縁膜104が堆積される。第2の層間絶縁膜104は、第2の配線123が形成された領域よりも若干小さい領域が除去されて開口が設けられている。そして、第2の層間絶縁膜104が除去された領域(コンタクトホール)を包含するように、第3の配線133が形成されている。
図7に示す従来の多層配線用パッド構造では、層間絶縁膜に開口を形成することによって生じる段差が、その上に形成される配線の断面形状に反映されてしまう。この段差は配線数を増やす毎に累積されるため、配線の多層化を進めるほど、パッドの周囲領域191がそれ以外の領域192よりも高くなってしまう。このようにパッドの周囲領域191が盛り上がった形状になると、集積回路チップをパッケージなどに実装する際に問題が生じる。すなわち、パッドに金ワイヤなどをボンディングするときに、ボンディング装置のツール先端部がパッド周辺(パッドの周囲領域191の盛り上がった部分)に接触してしまい、うまくボンディングを実施することができない虞がある。パッド面積を十分大きくすればこの問題は回避することができるが、それでは集積回路チップが大きくなってしまうために、パッケージ部品の小型化に支障をきたす。また、集積回路チップが大きくなってしまうと、一枚あたりのウエハから取得できるチップ数も減ってしまうので,コストの観点からも望ましくない。
上記問題を解決するためのパッド構造が、例えば特許文献1に開示されている。
図8は、特許文献1に開示された従来の多層配線用パッド構造を示す図である。同図には、3つの配線層を有する多層配線用パッド構造の模式的な断面が示されている。同図に示されるように、第1の層間絶縁膜203、あるいは、第2の層間絶縁膜204に数多くの小さいコンタクトホールが形成され、当該コンタクトホールに配線用の金属を埋め込むことによってパッドの平坦化を実現している。
図9は、図8に示したパッド構造の製造方法の一例を示したものである。図9Aに示されるように、先ず、基板と配線との絶縁を確保するために、基板201上に二酸化ケイ素(SiO2)からなる絶縁膜202を堆積させた後、絶縁膜202上にAuを主成分とする第1の配線213を形成し、さらに第1の配線213の上にBCBを堆積することによって第1の層間絶縁膜203を形成する。次に、図9Bに示されるように、公知のリソグラフィー技術により、複数の小さいコンタクトホール271を形成するためのレジストマスク251を形成し、よく知られた反応性イオンエッチング(Reactive Ion Etching:RIE)法を用いて第1の層間絶縁膜203の一部を選択的に除去する。次に、図9Cに示されるように、レジストマスク251を除去した後に、タングステン(W)とAuの積層構造から成るめっき用下地薄膜221を堆積する。ここで、Wは第1の層間絶縁膜203との密着性を向上させるために用いている。次に、図9Dに示されるように、めっき用下地薄膜221の上に、第2の配線223を形成するためのレジストマスク252を形成し、電解めっき法を用いてAuを選択的に堆積する。このとき、Auは等方的に堆積されるため、コンタクトホール271の径(図8において参照符号d3で示される間隔)が十分小さければ、コンタクトホール271にAuが埋め込まれると同時に、第2の配線223の表面が平坦化されていく。すなわち、小さいコンタクトホールを多数設けることによって、パッド内に形成される層間絶縁膜の凹凸形状を細かくし、Auめっき堆積によってその凹凸をならしていくわけである。ここで、コンタクトホールが小さくとも、平面視で見て、例えば、格子状に数多くのコンタクトホールを一様に配置しておけば、第1の配線213と第2の配線223の電気的接触抵抗を十分に小さくすることは容易である。
その後、図9Eに示されるように、レジストマスク252を除去し、よく知られたミリング法などを用いて第2の配線223が形成されていないめっき用下地薄膜221の一部を除去すれば、2層配線構造が実現される。次に、図9Fに示されるように、さらにBCBを堆積することによって第2の層間絶縁膜204を形成する。このとき、第2の配線223の厚さが大きければ、第2の層間絶縁膜204は、第2の配線223の領域で盛り上がった形状となり、自ずとパッドの周囲領域291がパッドの周囲領域291以外の領域292に比べて低くなる。この結果は、ボンディング装置のツール先端部がパッド周囲(パッドの周囲領域291)に接触しにくくなることを意味しており、ボンディングに対して有利に働くことになる。その後、図9Gに示すように、第2の層間絶縁膜204に対して複数の小さいコンタクトホールを形成し、WとAuの積層構造から成るめっき用下地薄膜231を堆積する。そして、電解めっき法を用いて第3の配線233を形成し、ミリング法などを用いて、第3の配線233が形成されていないめっき用下地薄膜231の一部を除去することにより、ボンディングに対して理想的な断面形状が実現される。
特開2009−188228号公報
図7に示した従来の多層配線用パッド構造では、金属配線が直接積層されているため機械的強度が最も優れている。しかしながら、前述したように、パッド周囲が盛り上がった形状をしているため、パッドに金ワイヤなどを圧着するときに、ボンディング装置のツール先端部がパッド周囲に接触してしまう虞がある。最悪の場合、ボンディング不良が発生し、チップの実装ができない事態となる。
一方、図8に示した従来の他の多層配線用パッド構造を用いれば、図9に示したようにパッド周囲が盛り上がった形状とはならないため、ボンディング装置のツール先端部がパッド周囲に接触する危険性はない。そのため、多層配線構造を用いた面積の小さいパッドを形成する場合であっても、ボンディング不良を回避することが可能となる。しかしながら、図8に示したパッド構造では、層間絶縁膜に有機材料を用いた場合に機械的強度が減少してしまうという弱点は否めない。機械的強度が足りないと、ボンディングの際に、最上層の金属配線やその直下の層間絶縁膜などが変形してしまう虞がある。最上層の金属配線等が変形してしまうと、場合によっては、最上層の金属配線が破れ、直下の層間絶縁膜が外気に露出してしまう。このことは、以下に示すような半導体集積回路の耐湿性の低下という問題を引き起こす。
例えば、化合物半導体から成る集積回路チップを実装する際に、低コスト化のため、プラスティックパッケージを用いる場合がある。プラスティックパッケージを用いた場合、パッケージ本体のみによって半導体装置の耐湿性を確保することが困難であるので、集積回路チップ自体を保護膜で覆い、耐湿性機能を持たせる必要がある。ただし、パッドに関してはボンディングなどにより電気配線を繋げる必要があるため、パッドの中心部分は耐湿性を確保するための保護膜(耐湿性保護膜)で被覆されず、被覆されるのはパッド周囲のみである。そのため、当然、パッド自体にも耐湿性が強く求められる。通常は、耐湿性保護膜で被覆できないパッドの表面はAuで構成されているため、外気によってパッド表面が酸化・劣化することはなく、かつ、耐湿性に対しても優れた特性を示す。しかしながら、図8に示した従来のパッド構造では、上述したように、ボンディングの際に層間絶縁膜が外気に露出してしまうことが有り得るので、十分な耐湿性が確保されているとは云い難い。特に、層間絶縁膜に有機材料を用いた場合、緻密な構造とはなっていないので、気密性が一気に劣化する虞がある。
本発明は、上記の問題に鑑みてなされたものであり、ボンディング不良が発生せず、かつ、耐湿性の高い多層配線用パッド構造およびその製造方法を提供することを目的としている。
発明に係る多層配線用パッド構造の製造方法は、半導体基板上に形成された下層配線上に層間絶縁膜を堆積する層間絶縁膜形成工程と、前記層間絶縁膜中に当該層間絶縁膜を挟む上下の配線を電気的に接続するためのコンタクトホールを一つ形成するコンタクトホール形成工程と、前記コンタクトホールの側壁を含む前記層間絶縁膜の表面、および前記コンタクトホール形成工程によって露出した前記下層配線の表面に、めっき用下地金属薄膜を堆積する下地金属薄膜形成工程と、前記コンタクトホールの内部に開口パターンを有する第1のレジストマスクを形成することによって、前記コンタクトホールの内部に、金属を選択的にめっき堆積することにより単数または複数の支柱を形成する支柱形成工程と、前記第1のレジストマスクを除去した後に、第2のレジストマスクを形成することによって、前記層間絶縁膜、前記下層配線、および前記支柱の上に、上層配線を選択的にめっき堆積する上層配線形成工程と、前記第2のレジストマスクを除去した後に、前記上層配線が形成されていない部分の前記めっき用下地金属薄膜を除去する下地金属薄膜除去工程とを有することを特徴とする。
以上説明したことにより、本発明によれば、金属配線が金属支柱を介して積層されていることから機械的強度が確保され、ボンディングによるパッドの変形を抑えることができる。仮にパッドが変形したとしても、有機材料から成る層間絶縁膜が露出することはないので、耐湿性が劣化しない。また、本発明によれば、パッド周囲が盛り上がった形状とならないので、金ワイヤなどを圧着する際に、ボンディング装置のツール先端部がパッド周囲に接触してしまうというおそれはない。そのため、多層配線構造を用いた面積の小さいパッドを用いても、ボンディング不良を回避することが可能となる。すなわち、本発明によれば、ボンディング不良が発生せず、かつ、耐湿性の高い多層配線用パッド構造を提供することができる。
さらに、本発明に係るパッド構造を集積回路チップに適用することで、集積回路チップの小型化が可能となり、かつ、プラスティックパッケージも使用することができる。すなわち、本発明によれば、パッケージ部品の低コスト化に有利となる。
図1は、実施の形態1に係る多層配線用パッド構造の断面を模式的に示す図である。 図2は、実施の形態1に係る多層配線用パッド構造の平面を模式的に示す図である。 図3Aは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Bは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Cは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Dは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Eは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Fは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Gは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Hは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Iは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Jは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図3Kは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。 図4は、実施の形態2に係る多層配線用パッド構造の断面を模式的に示す図である。 図5は、実施の形態3に係る多層配線用パッド構造の断面を模式的に示す図である。 図6は、実施の形態3に係る多層配線用パッド構造の平面を模式的に示す図である。 図7は、従来の多層配線用パッド構造の断面を模式的に示す図である。 図8は、特許文献1に開示された従来の多層配線用パッド構造の断面を模式的に示す図である。 図9Aは、図8に示す従来の多層配線用パッド構造の製造方法の一例を示す図である。 図9Bは、図8に示す従来の多層配線用パッド構造の製造方法の一例を示す図である。 図9Cは、図8に示す従来の多層配線用パッド構造の製造方法の一例を示す図である。 図9Dは、図8に示す従来の多層配線用パッド構造の製造方法の一例を示す図である。 図9Eは、図8に示す従来の多層配線用パッド構造の製造方法の一例を示す図である。 図9Fは、図8に示す従来の多層配線用パッド構造の製造方法の一例を示す図である。 図9Gは、図8に示す従来の多層配線用パッド構造の製造方法の一例を示す図である。
以下、本発明の実施の形態について図を参照して説明する。
≪実施の形態1≫
図1に、本発明の実施の形態1に係る多層配線用パッド構造を示す。同図には、一例として、3つの配線層を有する多層配線用パッド構造の模式的な断面が示されている。
同図に示される多層配線用パッド構造100は、例えば、高周波用の半導体集積回路が形成される集積回路チップ(半導体チップ)の外部電極として用いられる。上記集積回路チップは、例えば半導体パッケージに封止され、一つの半導体装置を実現する。上記半導体パッケージとしては、プラスティックパッケージを例示することができる。以下、多層配線用パッド構造100の具体的な構成について説明する。
図1に示されるように、多層配線用パッド構造100において、半導体基板1と配線との絶縁を確保するために半導体基板1上に例えばSiO2から成る絶縁膜2が堆積され、絶縁膜2上に第1の配線13が形成されている。第1の配線13は、例えばAuを主成分とする金属材料で形成される。半導体基板1は、例えば、GaAs、GaP、InP等のIII−V族化合物半導体から構成される基板である。
また、多層配線用パッド構造100において、第1の配線13上に例えば有機絶縁材料を堆積することによって、第1の層間絶縁膜3が形成されている。上記有機絶縁材料は、例えばBCBである。さらに、第1の層間絶縁膜3を貫通するコンタクトホール71が形成されている。コンタクトホール71は、例えば、公知のリソグラフィー技術により、第1の配線13が形成された領域よりも若干小さい領域に開口パターンを有するレジストマスクを形成した後に、よく知られたRIE法を用いて第1の層間絶縁膜3の一部を選択的に除去することにより形成される。
また、多層配線用パッド構造100において、コンタクトホール71周辺の第1の層間絶縁膜3の表面の一部、コンタクトホール71を形成している層間絶縁膜3の側壁、およびコンタクトホール71によって露出した第1の配線13の上に、めっき用下地薄膜21が形成されている。めっき用下地薄膜21は、例えば、WとAuの合金から形成される。めっき用下地薄膜21上には、コンタクトホール71を包含するように第2の配線23が形成されている。第2の配線23は、例えばAuを主成分とする金属材料で構成される。ここで、めっき用下地薄膜21に使用されているWは、第1の層間絶縁膜3と第2の配線23との密着性を向上させるために用いられている。
また、多層配線用パッド構造100において、第2の配線23上にBCBを堆積することによって、第2の層間絶縁膜4が形成されている。第2の層間絶縁膜4には、当該層間絶縁膜を貫通するコンタクトホール72が形成されている。コンタクトホール72は、例えば、公知のリソグラフィー技術により、第2の配線23が形成された領域よりも若干小さい領域に開口パターンを有するレジストマスクを形成した後に、よく知られたRIE法を用いて第2の層間絶縁膜4の一部を選択的に除去することにより形成される。
多層配線用パッド構造100において、コンタクトホール72周辺の第2の層間絶縁膜4の表面一部、コンタクトホール72を形成している層間絶縁膜4の側壁、およびコンタクトホール72によって露出した第2の配線23の上には、めっき用下地薄膜31が形成されている。めっき用下地薄膜31は、例えば、WとAuの合金から構成される。
多層配線用パッド構造100において、コンタクトホール72内部のめっき用下地薄膜31の上には、金属から成る構造体(以下、「金属支柱」とも称する。)32が形成されている。金属支柱32は、例えばAuを主成分とする金属材料で構成される。特に制限されないが、金属支柱32は、例えば平面視矩形状とされる。
さらに、多層配線用パッド構造100において、第3の配線33が、めっき用下地薄膜31と金属支柱32の上に、コンタクトホール72の領域を包含するように形成されている。具体的に、第3の配線33は、パッドとなる最上位の配線パターン330の部分と、最上位の配線パターン330とその直下の第2の配線23とを電気的に接続する貫通配線331の部分とから構成されている。貫通配線331は、コンタクトホール72内部に金属支柱32を配置することによって半導体基板1の平面方向に形成された隙間に金属材料が充填されることにより形成される。第3の配線33は、例えばAuを主成分とする金属材料で構成される。なお、めっき用下地薄膜31に使用されているWは、第2の層間絶縁膜4と第3の配線33との密着性を向上させるために用いられている。
また、多層配線用パッド構造100において、図示はしないが、最上位の層間絶縁膜4および第3の配線33の周辺領域91の一部を覆うように、例えば窒化シリコンから成る保護膜が形成されている。これにより、上記保護膜で被覆された層間絶縁膜4等に対する損傷や水分の侵入を防ぐことが可能となる。
ここで、金属支柱32を配置することによってコンタクトホール72の内部に形成される隙間について、図1および図2を用いて詳細に説明する。
図2は、実施の形態1に係る多層配線用パッド構造の平面を模式的に示す図である。なお、図1に示した多層配線構造100の断面は、図2におけるX−X’線の断面に対応している。
金属支柱32を配置することによって形成される隙間の間隔は、最上位の配線パターン330の厚さX1の2倍以下とするのが望ましい。具体的には、図1および図2に示されるように、金属支柱32とコンタクトホール72を形成している層間絶縁膜4の側壁との間隔d1を、第2の層間絶縁膜4上に配置された最上位の配線パターン330の厚さX1の2倍以下とするのが望ましい。この状態で電解めっき法によってAuを等方的に堆積させた場合、金属支柱32の側壁や、コンタクトホール72を形成している層間絶縁膜4の側壁からも、第3の配線33と同じ厚さのAuが図1の横方向(半導体基板1の平面方向)に堆積される。その結果、金属支柱32と層間絶縁膜4の側壁との隙間がAuで埋め込まれて貫通配線331が形成され、第3の配線33の表面(最上位の配線パターン330の表面)も平坦に形成される。これにより、従来のパッド構造(例えば図7のパッド構造)のように、パッド(最上位の配線パターン330)における周囲領域91がそれ以外の領域92に比べて盛り上がった形状とはならず、ボンディング不良を防ぐことが可能となる。
仮に、金属支柱32とコンタクトホール72を形成している層間絶縁膜4の側壁との間隔d1を第2の層間絶縁膜4上に配置された最上位の配線パターン330の厚さの2倍よりも大きくしたとすると、金属支柱32と層間絶縁膜4の側壁との隙間がAuで完全に埋め込まれないため最上位の配線パターン330の表面が平坦にならず、好ましくない。
なお、金属支柱32とコンタクトホール72を形成している層間絶縁膜4の側壁との間隔d1の下限値は、金属支柱32を堆積するために形成するレジストマスクの合わせ余裕によって決まる。詳細は後述するが、金属支柱32を電解めっき法で堆積する前に、コンタクトホール72の内部に開口パターンを有するレジストマスクを形成する必要がある。このとき、当然、上記レジストマスクの開口パターンがコンタクトホール72の内部に確実に納まっていなければならない。例えば、通常、化合物半導体から成る半導体集積回路で使用される配線や層間絶縁膜の厚さは数μmであるため、コンタクトホール72を形成している層間絶縁膜4の側壁と金属支柱32との間隔を1μm以上にしておけば、一般的に使用されている縮小投影型露光装置を用いて、問題なくレジストパターンを所望の位置に合わせることが可能である。
次に、実施の形態1に係る多層配線用パッド構造の製造方法について説明する。
図3A乃至3Kは,実施の形態1に係る多層配線用パッド構造の製造方法を説明するための図である。
先ず、図3Aに示すように、半導体基板1と配線との絶縁を確保するために半導体基板上1に、例えばSiO2からなる絶縁膜2を堆積させ、その絶縁膜2上に、例えばAuを主成分とする第1の配線13を形成する。次に、第1の配線13上に、例えばBCBを堆積することによって第1の層間絶縁膜3を形成する。次に、図3Bに示されるように、公知のリソグラフィー技術によってコンタクトホール71を形成するためのレジストマスク51を第1の層間絶縁膜3上に形成し、例えばよく知られたRIE法を用いて第1の層間絶縁膜3の一部を選択的に除去する。次に、図3Cに示されるように、レジストマスク51を除去した後に、例えばWとAuの合金から成るめっき用下地薄膜21を堆積する。次に、図3Dに示されるように、めっき用下地薄膜21の上に、第2の配線23を形成するためのレジストマスク52を形成し、電解めっき法を用いてAuを選択的に堆積することによって第2の配線23を形成する。次に、図3Eに示されるように、レジストマスク52を除去し、例えばミリング法などを用いて、第2の配線23が堆積されないめっき用下地薄膜21の一部を除去すれば、2層配線構造が実現される。
その後、図3Fに示されるように、BCBを堆積し、第2の配線23上に、第2の層間絶縁膜4を形成する(層間絶縁膜形成工程)。次に、図3Fに示されるように、コンタクトホール71と同様に、コンタクトホール72を形成するためのレジストマスク53を形成し、例えばRIE法を用いて第2の層間絶縁膜4の一部を選択的に除去する(コンタクトホール形成工程)。次に、図3Gに示されるように、レジストマスク53を除去した後に、WとAuの合金から成るめっき用下地薄膜31を、コンタクトホール72の側壁を含めた第2の層間絶縁膜4の表面、および、上記コンタクトホール形成工程によって露出した第2の配線23の表面に堆積する。
その後、公知のリソグラフィー技術によって、コンタクトホール72の内部に開口パターンを有するレジストマスク54を形成する。このとき、レジストマスク54の開口端とコンタクトホール72を形成している層間絶縁膜4の側壁との間隔が、上層配線の厚さ(第3の配線33の最上位の配線330パターンの厚さX1)の2倍以下となるようにレジストマスク54を設計しておく。例えば、最上位の配線パターン330の厚さが3μmであれば、レジストマスク54の開口端とコンタクトホール72を形成している層間絶縁膜4の側壁との間隔を6μm以下としておけばよい。また、層間絶縁膜4の厚さが数μmであれば、上記間隔を1μm以上としておけば、一般的に使用されている縮小投影型露光装置を用いて、レジストマスク54の開口パターンを前記コンタクトホール72の内部に確実に納めることが可能である。このようにレジストマスク54を形成した後に、図3Hに示されるように、電解めっき法を用いてAuを選択的に堆積することにより、金属支柱32を形成する(支柱形成工程)。
その後、図3Iに示すように、レジストマスク54を除去する。ここで、金属支柱32の高さは、第2の層間絶縁膜4の厚さ(例えば図3Iにおける半導体基板1の平面と垂直方向の高さ)と同程度にしておくとよい。次に、図3Jに示されるように、第3の配線33を形成するためのレジストマスク55を形成し、めっき用下地薄膜31ならびに金属支柱32の上にAuを選択的にめっき堆積し、第3の配線33を形成する(上位配線形成工程)。このとき、Auは等方的に堆積されるため、コンタクトホール72を形成している層間絶縁膜4の側壁と金属支柱32との間隔が十分小さければ、両者の隙間にAuが埋め込まれると同時に、第3の配線33の表面が平坦化される。その後、図3Kに示されるように、レジストマスク55を除去し、例えばよく知られたミリング法などを用いて、第3の配線33が堆積されていないめっき用下地薄膜31の一部を除去する(下地金属薄膜除去工程)。これにより、3層配線構造が実現される。
以上、実施の形態1に係る多層配線用パッド構造によれば、配線33が有機材料からなる層間絶縁膜ではなく金属支柱32を介して積層されていることから、機械的強度が確保され、ボンディングによるパッドの変形を抑えることができる。仮にパッドが変形したとしても、有機材料から成る層間絶縁膜4が露出することはないので、耐湿性が劣化しない。また、本多層配線用パッド構造によれば、パッドの周囲領域91が盛り上がった形状とならないので、金ワイヤなどを圧着する際に、ボンディング装置のツール先端部がパッドの周囲領域91に接触してしまうという虞はない。そのため、パッドの面積を小さく形成しても、ボンディング不良を回避することが可能となる。すなわち、実施の形態1に係る多層配線用パッド構造によれば、ボンディング不良を回避し、かつ、耐湿性の向上を図ることができる。
≪実施の形態2≫
図4に、本発明の実施の形態2に係る多層配線用パッド構造を示す。同図には、一例として、3つの配線層を有する多層配線用パッド構造の模式的な断面が示されている。
前述したように、実施の形態1に係る多層配線用パッド構造100では、第1の配線13と第2の配線23とがコンタクトホール71において積層され、金属支柱32が最上層の配線33直下の配線23上にのみ形成されている。これに対し、実施の形態2に係る多層配線用パッド構造200は、最上位の層間絶縁膜4のコンタクトホール72のみならず、層間絶縁膜4以外の層間絶縁膜を貫通するコンタクトホールにおいても金属支柱が形成される点で、実施の形態1に係る多層配線用パッド構造100と相違する。その他の構成は実施の形態1に係る多層配線用パッド構造100と同様である。以下の説明においては、実施の形態1に係る多層配線用パッド構造100と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
具体的に、図4に示す多層配線用パッド構造200では、金属支柱が、最上位の配線33に対する全ての下層配線上に形成されている。例えば、図4に示すように、第1の配線13上に金属支柱22が形成され、第2の配線25上に金属支柱32が形成されている。
第2の配線25は、めっき用下地薄膜21と金属支柱22の上に、コンタクトホール71の領域を包含するように形成されている。より具体的には、第2の配線25は、最上位の配線33と同様に、層間絶縁膜3上に形成される配線パターン250と、配線パターン250とその直下の第1の配線13とを電気的に接続する貫通配線251とから構成される。
貫通配線251は、コンタクトホール71内部に金属支柱22を配置することによって形成された平面方向の隙間に充填されている。この隙間は、前述したコンタクトホール72内部の隙間と同様に、コンタクトホール72が形成される層間絶縁膜3の直上の配線25の厚さX2の2倍以下とするのが望ましい。具体的には、コンタクトホール71を形成する層間絶縁膜3の側壁と当該側壁に隣接する金属支柱22との間隔である。これによれば、電解めっき法によってAuを等方的に堆積させることで、金属支柱22と層間絶縁膜3の側壁との隙間がAuで埋め込まれて貫通配線251が形成されるとともに、第2の配線25の表面(配線パターン250の表面)も平坦化することができる。
上記のように、第2の配線25が金属支柱22の上に形成されるため、第2の配線25上に堆積される層間絶縁膜4は、パッドの中心部分に向かって盛り上がった形状(パッド中央部が盛り上がった形状)となる。このパッド中央部の盛り上がりは、図4に示されるように、第3の配線33を形成した後も維持されることになる。この特徴は、ワイヤ(例えば金ワイヤ)をパッドにボンディングする際に、ボンディング装置のツール先端部がパッド周辺(例えばパッドの周辺領域91)に接触しにくくなることを意味しており、ボンディングに対して有利に働くことになる。なお、パッド中央部の盛り上がりの程度は、電解めっき法などによる配線を形成する金属の堆積時間を制御することによって、金属支柱22、32の高さを調整することで適宜変更可能である。
上述した多層配線用パッド200は、実施の形態1に係る多層配線用パッド構造100の製造方法の素工程を適宜用いることで製造することができる。例えば、めっき用下地薄膜21を形成する工程と第2の配線25を形成する工程との間に、開口パターンを有するレジストマスクを形成し、電解めっき法により金属支柱22を堆積する工程を加えればよい。
以上、実施の形態2に係る多層配線用パッド構造200によれば、パッド中央部が盛り上がった形状となるので、ボンディング不良がより発生し難くなり、耐湿性の更なる向上が期待できる。
≪実施の形態3≫
図5に、本発明の実施の形態3に係る多層配線用パッド構造を示す。同図には、一例として、3つの配線層を有する多層配線用パッド構造の模式的な断面が示されている。
前述したように、実施の形態2に係る多層配線用パッド構造200では、金属支柱が、最上層の配線33に対する夫々の下層配線上に一つ形成されている。これに対し、実施の形態3に係る多層配線用パッド構造300では、夫々の下層配線上に(夫々の層間絶縁膜のコンタクトホール内に)金属支柱が複数形成される点で、実施の形態2に係る多層配線用パッド構造200と相違する。その他の構成は、実施の形態1に係る多層配線用パッド構造100や実施の形態2に係る多層配線用パッド構造200と同様である。以下の説明においては、多層配線用パッド構造100、200と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
具体的に、多層配線用パッド構造300は、図5に示されるように、第1の配線13上に複数の金属支柱22Aが形成され、第2の配線25上に複数の金属支柱32Aが形成されている。金属支柱22A、32Aは、例えばAuを主成分とする金属材料で構成される。特に制限されないが、夫々の金属支柱22A、32Aは、例えば平面視矩形状とされる。
第3の配線33は、上述した多層配線用パッド構造100と同様に、めっき用下地薄膜21と複数の金属支柱22Aの上に、コンタクトホール72の領域を包含するように形成されている。具体的に、第2の配線33は、パッドとなる配線パターン330の部分と、配線パターン330とその直下の第2の配線25とを電気的に接続する複数の貫通配線331Aの部分とから構成されている。複数の貫通配線331Aは、上述した貫通配線331と同様に、複数の金属支柱32Aを配置することによってコンタクトホール72内部に形成された平面方向の隙間に、金属材料が充填されることにより形成される。
ここで、複数の金属支柱32Aを配置することによってコンタクトホール72の内部に形成される隙間について、図5および図6を用いて詳細に説明する。
図6は、実施の形態3に係る多層配線用パッド構造300の平面を模式的に示す図である。なお、図5で示した多層配線構造300の断面は、図6におけるY−Y’線の断面に対応している。
コンタクトホール72の内部に、複数の金属支柱32Aを配置することによって形成される隙間の間隔は、上述した多層配線用パッド構造100と同様に、配線33の厚さX1の2倍以下とするのが望ましい。具体的には、図5および図6に示されるように、層間絶縁膜4の側壁と当該側壁に隣接する金属支柱32Aとの間隔d1を配線パターン330の厚さX1の2倍以下とし、且つ隣接する金属支柱32A同士の間隔d2を配線330の厚さX1の2倍以下とすることが望ましい。
これによれば、電解めっき法によってAuを等方的に堆積させることで、金属支柱32Aと層間絶縁膜4の側壁との隙間のみならず、金属支柱32A同士の隙間にもAuを埋め込んで複数の貫通配線331Aを形成することができるので、最上位の配線33の表面を平坦化することが可能となる。これは、実施の形態1で述べた、めっきAuの等方的な堆積機構に基づいている。
金属支柱32A同士の間隔d2の下限値は、金属支柱32Aを堆積するために形成するレジストマスクのパターン解像度によって決まる。例えば、通常、化合物半導体から成る半導体集積回路で使用される配線や層間絶縁膜の厚さは数μmであるため、レジストマスクを用いて加工するには、レジストマスクも同程度の厚さにする必要がある。この場合に、レジストマスクのパターン幅を1μm以上にしておけば、一般的に使用されている縮小投影型露光装置を用いて良好なレジストマスクを形成することが可能である。
なお、複数の金属支柱22Aを配置することによってコンタクトホール71内部に形成される平面方向の隙間についても、上記と同様に、コンタクトホール71が形成される層間絶縁膜3直上の配線25の厚さの2倍以下とするのが望ましい。具体的には、コンタクトホール71を形成する層間絶縁膜3の側壁と当該側壁に隣接する金属支柱22Aとの間隔d1を第2の配線25の厚さX2の2倍以下とし、コンタクトホール71内に形成された隣接する金属支柱22A同士の間隔d2を第2の配線25の厚さX2の2倍以下とすることが望ましい。これによれば、金属支柱22と層間絶縁膜3の側壁との隙間のみならず、金属支柱22A同士の隙間にAuを埋め込むことができ、第2の配線25の表面を平坦化することができる。
上述した多層配線用パッド構造300は、実施の形態1に係る多層配線用パッド構造100の製造方法の素工程を適宜用いることで製造することができる。例えば、実施の形態2に係る多層配線用パッド構造200の製造方法において、金属支柱22Aを形成する工程および金属支柱32Aを形成する工程で使用する夫々のレジストマスクに小さな開口パターンを複数設けておけば、複数の金属支柱22A、32Aを容易に形成することができる。
以上、実施の形態3に係る多層配線用パッド構造300によれば、多層配線用パッド構造200と同様に、ボンディング不良がより発生し難くなり、耐湿性の更なる向上が期待できる。
また、実施の形態3に係る多層配線用パッド構造300によれば、形状の小さな金属支柱32A、22Aを複数形成するので、金属支柱32A、22A自体の表面も平坦化し易くなり、最上位の配線33の平坦化に有効である。
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、上記実施の形態では、配線の層数が3層の場合を例に示したが、特に3層に限るものではなく、2層や4層、それ以上の層数の場合にも適用可能である。
また、層間絶縁膜に用いられる有機絶縁材料として、BCBを例示したが、これに限られず、例えばポリイミド等の別の有機絶縁材料を用いることも可能である。例えば、層間絶縁膜に感光性ポリイミドを用いれば、RIE法を用いずに、露光・現像工程だけでコンタクトホールを形成することができ、工程を短縮させることが可能となる。
また、上記実施の形態では、高速集積回路(高周波回路)に有利な有機材料を層間絶縁膜に用いる場合を例示したが、有機材料の代わりに、SiO2や窒化ケイ素(SiN)などの無機材料も層間絶縁膜に用いることができる。
また、上記実施の形態では、配線を形成する金属材料としてAuを用いる場合を例示したが、これに限定されるものではなく、めっき法で形成できるのであれば、別の金属材料であってもよい。例えば、Auの代わりに銅(Cu)等を用いてもよい。
また、上記実施の形態では、配線13、23、33等と金属支柱22、32に同一の金属材料(Au)を用いる場合を例示したが、めっき法で形成できる金属(例えば、AuやCu)であれば、両者を異なる金属材料で構成してもよい。
また、上記実施の形態では、半導体基板101が化合物半導体である場合を例示したが、シリコンであってもよい。
また、上記実施の形態では、金属支柱22、22A、32、および32Aが平面視矩形状である場合を例示したが、これに限定されるものではない。例えば、平面視円形状や矩形を面取りした形状等であっても良い。また、実施の形態1、2の金属支柱32、22を、平面方向と垂直な方向に貫通穴を有する形状(例えばリング形状)としてもよい。この場合、その貫通穴の径は上記間隔d2と同様とし、貫通配線331、331Aと同様に、その貫通穴に金属材料を堆積させてもよい。
また、実施の形態2,3では、最上位の層間絶縁膜のみならず、下位層の全ての層間絶縁膜のコンタクトホール内に金属支柱が形成される場合を例示したが、これに限られず、下位層の層間絶縁膜のうち少なくとも一つの層間絶縁膜のコンタクトホール内に、金属支柱を形成する構成であっても良い。例えば、4層以上の配線層を有する多層配線用パッド構造の場合には、最上位の層間絶縁膜のコンタクトホール内と、その直下の層間絶縁膜のコンタクトホール内にのみ、金属支柱を形成してもよい。
100、200、300…多層配線用パッド構造、1…半導体基板、2…絶縁膜、3、4…層間絶縁膜、13…第1の配線、23、25…第2の配線、33…第3の配線、330、250…配線パターン、331、331A、251…貫通配線、22、22A、32、32A…金属支柱、21、31…めっき用下地膜、71、72…コンタクトホール、d1、d2…隙間の間隔、X1、X2…配線の厚さ、91、92…パッドにおける領域。

Claims (1)

  1. 半導体基板上に形成された下層配線上に層間絶縁膜を堆積する層間絶縁膜形成工程と、
    前記層間絶縁膜中に、当該層間絶縁膜を挟む上下の配線を電気的に接続するためのコンタクトホールを一つ形成するコンタクトホール形成工程と、
    前記コンタクトホールの側壁を含む前記層間絶縁膜の表面、および前記コンタクトホール形成工程によって露出した前記下層配線の表面に、めっき用下地金属薄膜を堆積する下地金属薄膜形成工程と、
    前記コンタクトホールの内部に開口パターンを有する第1のレジストマスクを形成することによって、前記コンタクトホールの内部に、金属を選択的にめっき堆積することにより単数または複数の支柱を形成する支柱形成工程と、
    前記第1のレジストマスクを除去した後に、第2のレジストマスクを形成することによって、前記層間絶縁膜、前記下層配線、および前記支柱の上に、上層配線を選択的にめっき堆積する上層配線形成工程と、
    前記第2のレジストマスクを除去した後に、前記上層配線が形成されていない部分の前記めっき用下地金属薄膜を除去する下地金属薄膜除去工程と
    を有することを特徴とする多層配線用パッド構造の製造方法。
JP2013271367A 2013-12-27 2013-12-27 多層配線用パッド構造の製造方法 Active JP6068326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013271367A JP6068326B2 (ja) 2013-12-27 2013-12-27 多層配線用パッド構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013271367A JP6068326B2 (ja) 2013-12-27 2013-12-27 多層配線用パッド構造の製造方法

Publications (2)

Publication Number Publication Date
JP2015126175A JP2015126175A (ja) 2015-07-06
JP6068326B2 true JP6068326B2 (ja) 2017-01-25

Family

ID=53536665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013271367A Active JP6068326B2 (ja) 2013-12-27 2013-12-27 多層配線用パッド構造の製造方法

Country Status (1)

Country Link
JP (1) JP6068326B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6672820B2 (ja) * 2016-01-18 2020-03-25 株式会社村田製作所 電子部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121311B2 (ja) * 1998-05-26 2000-12-25 日本電気株式会社 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
JP2004247522A (ja) * 2003-02-14 2004-09-02 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2015126175A (ja) 2015-07-06

Similar Documents

Publication Publication Date Title
US10483125B2 (en) Semiconductor device and method for manufacturing same
US10930625B2 (en) Semiconductor package and method of fabricating the same
JP4937842B2 (ja) 半導体装置およびその製造方法
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
US8034693B2 (en) Method for fabricating semiconductor device
US9786601B2 (en) Semiconductor device having wires
US20140363967A1 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
WO2017056297A1 (ja) 半導体装置およびその製造方法
US6746951B2 (en) Bond pad of semiconductor device and method of fabricating the same
US20220102282A1 (en) Semiconductor package
US8697566B2 (en) Bump structure and manufacturing method thereof
US20080237870A1 (en) Semiconductor device
KR100416614B1 (ko) 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
KR101349373B1 (ko) 반도체 소자 및 그 제조 방법
US11552037B2 (en) Semiconductor package
KR102646248B1 (ko) 칩 재배선 구조 및 그 제조 방법
US8895868B2 (en) Wiring substrate
JP6068326B2 (ja) 多層配線用パッド構造の製造方法
US11705341B2 (en) Method of fabricating a semiconductor package having redistribution patterns including seed patterns and seed layers
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
JP6120964B2 (ja) 半導体装置およびその製造方法
CN114256164A (zh) 半导体封装结构
JP2012134526A (ja) 半導体装置
US11798872B2 (en) Interconnection structure and semiconductor package including the same
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150