JPH0686339U - 混成集積回路基板 - Google Patents

混成集積回路基板

Info

Publication number
JPH0686339U
JPH0686339U JP033918U JP3391893U JPH0686339U JP H0686339 U JPH0686339 U JP H0686339U JP 033918 U JP033918 U JP 033918U JP 3391893 U JP3391893 U JP 3391893U JP H0686339 U JPH0686339 U JP H0686339U
Authority
JP
Japan
Prior art keywords
gold
bonding
resin substrate
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP033918U
Other languages
English (en)
Other versions
JP2549278Y2 (ja
Inventor
昌己 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP1993033918U priority Critical patent/JP2549278Y2/ja
Publication of JPH0686339U publication Critical patent/JPH0686339U/ja
Application granted granted Critical
Publication of JP2549278Y2 publication Critical patent/JP2549278Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ボンディング金線部分等の剥離のないマルチ
チップモジュールタイプの混成集積回路基板を提供す
る。 【構成】 少なくとも１枚の樹脂基板にベアチップ半導
体素子を埋め込むための孔部を有する複数の樹脂基板
１、２が、半田バンプで張り合わされ、かつベアチップ
半導体素子が金線５によりワイヤボンディングされてい
る混成集積回路基板において、樹脂基板１は無電解ニッ
ケル下地めっき層８と無電解金上地めっき層９とを有
し、ベアチップ半導体素子４のウェッジセカンドボンド
部分の表面処理層と衝合する領域を、上部から金ボール
の熱圧着により重積した構成。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、多数のベアチップ半導体素子をワイヤボンディング方法を用いて実 装するマルチチップモジュールタイプの混成集積回路基板に関する。
【０００２】
【従来の技術】
従来、この種の混成集積回路基板としては図４に示すものが知られている。回 路パターンを有する下層側樹脂基板１と表面層を形成する表面層樹脂基板２とを 銀錫共晶半田等で構成したバンプ３を介して張り付け、表面層樹脂基板２の一部 に設けた孔部にＩＣ等のベアチップ半導体素子４をダイボンド樹脂を介して接合 し、その後金線５を用いてサーモソニック法で下層側樹脂基板１の所定のパッド 部分にボンディング接合する。
【０００３】 大気中の水分による半導体素子の表面破壊やワイヤの変形を避けるため、ナッ プコート樹脂を被覆してからチップコンデンサやチップ抵抗等の受動態素子６を 半田付け接合し、更に全体を樹脂モールドして完成する。
【０００４】
【考案が解決しようとする課題】
かかる従来例においては、数回にわたる熱履歴を経過する間に発生する膨脹・ 収縮のため、下層側樹脂基板との接合側のボンディング領域に施した無電解めっ き層と金線部分が剥離するという不都合があった。すなわち、無電解金めっき層 は析出速度が遅いこと、また厚く付着した場合多孔質となり機械的強度が低下す ること等から一般に０．２５〜０．３０μｍ程度の薄い厚さとしている。
【０００５】 一方、無電解ニッケルめっき層は還元剤として使用する燐酸中の燐が吸蔵され るためニッケルと燐の化合物であり、バンプ接合時の昇温によって形成された硬 度の高い、また展性の小さい燐酸化物が形成面から剥離するという不具合を有し ていた。
【０００６】
【課題を解決するための手段】
本考案は、以上述べた従来技術の課題を解決することを目的とし、多数のワイ ヤボンディングパッドを有し、無電解ニッケル下地めっき層と無電解金上地めっ き層を施した樹脂基板において、セカンドボンディングとなる基板側のウェッジ ボンディング域の一定領域に金ボールを重積することを特徴とし、熱的履歴の繰 り返しがあっても剥離等を生じない混成集積回路基板を提供する。
【０００７】
【作用】
本考案によれば、無電解ニッケル下地めっき層、無電解金上地めっき層を施し たボンディングパッドを有する樹脂基板を予め他の樹脂基板を半田接合する温度 過程を経た構成においても、セカンドボンド側のウェッジボンディングの一定領 域へ金ボールを重積した構造であるから、製造上数回にわたる熱的履歴温度サイ クルに対してもボンディング強度の低下をきたすことがない。
【０００８】
【実施例】
以下、本考案の一実施例につき図１、図２及び図３を参照して詳細に述べる。 図において、多数のボンディングパッドを有し、下地に無電解ニッケルめっき層 、上地に無電解金めっき層を施した下層側樹脂基板１と、表面層を形成する回路 パターンを有する表面層樹脂基板２とが、熔融点２２１℃の銀錫共晶高温半田を 使用したバンプ３を介して接合される。
【０００９】 ベアチップ半導体素子４は表面層樹脂基板２の孔部に設けた領域にダイボンド 接合し、金線５をサーモソニック法を利用して接合する。この場合、金線にボー ルを形成し、熱圧着する半導体素子のファースト側ボンディング部５ａから、ボ ンディングワイヤの延長先となるセカンド側ボンディング５ｂは、下層の無電解 ニッケル／無電解金めっきを施したボンディングパッド部分でウェッジボンディ ングとなる。該ウェッジボンディング部分の該表面層樹脂基板２と衝合する領域 を上部から金ボール５ｃを重積する。
【００１０】 更に、素子の保護を目的として半導体表面にチップコート樹脂を被覆した後、 表面層樹脂基板２にチップコンデンサ、チップ抵抗等の受動態素子６を半田接合 する。更に、全体を樹脂モールド成型して所定の混成集積回路を作成する。
【００１１】 このような製作過程では、下層側樹脂基板１に設けた無電解ニッケル／無電解 金層は、バンプ接合時の高温半田付けで無電解ニッケル層中の燐が昇温に伴い、 硬度の大きくまた展性の小さい酸素化合物を形成する。
【００１２】 セカンドボンディングとの介合面に該化合物の形成領域はウェッジボンディン グによる結晶粗大域と接触面積の小さい領域との複合により、工程の昇温、降温 で脆弱な接合状態を呈する。
【００１３】 図２は、ウェッジボンディングの表面へ金ボールを熱圧着した部分の拡大断面 図である。該下層側樹脂基板１のボンディングパッドはエッチング加工した銅箔 ７の表面へ燐を含有する無電解ニッケル下地めっき層８、無電解金上地めっき層 ９とからなり、表面層樹脂基板２との高温めっき付けによるバンプ接合等の熱的 履歴で、無電解ニッケルめっき層の中の燐は、無電解金めっき層との介合部分に おいて、前述の硬度の大きいまた展性の小さい酸素化合物を形成する。
【００１４】 セカンドボンディング側としての、ウェッジボンディングによる金線５の衝合 部分にファースト側のボールボンディングと同様の重積金ボール５ｃを作成し衝 合部分の全域、少なくともボンディング強度に寄与する金線ネック部分５ｄを被 覆する。
【００１５】 このような構成により、該ネック部分の部分的応力の集中と脆弱なボンディン グ介合面を軟質の均一な結晶系である金ボールで接合力を維持することができ、 数回にわたる熱的履歴においても剥離のないボンディング品位を達成することが 可能となる。
【００１６】 図３は、本考案実施例における半円形金ボールによるセカンドボンディング部 分の平面図で、該無電解ニッケル／無電解金表面層樹脂基板２へのワイヤボンデ ィングに関し、セカンドボンディングとなるウェッジボンディング表面へ金ボー ルを重積する場合、金ボールを押圧するキャピラリの形状を一般的なドーナツ状 とした円形状から半円形とし、円周面から生じる直線状の稜線部位５ｅをファー ストボンディング側から伸びる方向５ｆへ対位させることにより、セカンドボン ディングパッド領域を小面積化し、無電解めっき面と衝合するウェッジボンディ ング領域のみを金ボールで重積し、均一な衝合化による応力の均一化による強度 の改善効果を得ることが可能となる。
【００１７】 更に、具体的実施例によれば、ＦＲ−５材料からなるパターン加工を施した樹 脂基板へ硫酸ニッケル，燐酸浴からなる無電解ニッケル下地めっき層を厚さ３〜 ５μｍだけ行い、さらに無電解金上地めっき層を厚さ０．２５〜０．３０μｍま で形成して、ボンディングパッド表面処理を行う。更に、表面層を形成し、ＩＣ 実装用の埋め込み孔部を有する樹脂基板をＦＲ−４材料を使用して作成し、銀錫 の共晶半田でバンプ結合する。ＩＣ等のベアチップ機能素子をダイボンド接合し 、約２５μｍ線路の金線をサーモソニック法を使用して、金ボールを形成し、ベ アチップ機能素子のボンディンググランドへ接合し、金線の一端を樹脂基板のボ ンディングパッド部へウェッジボンディング接合する。樹脂基板へ実装した全て のベアチップ機能素子をボンディングした後、再度全てのセカンドボンディング を終了したウェッジボンディング部分へ、ファーストボンディングを同様の金ボ ールを作成し、ボールネック部で破断、固定して工程を終了する。
【００１８】 この種のボールの形状は、スタッドバンプ形成用のボンディングソフトを使用 して実施することが可能である。例えば九州松下電器株式会社のワイヤボンダＨ Ｗ２１Ｕ型を使用することができる。半導体素子の保護を目的としたチップコー ト樹脂を半導体機能素子の表面へ被覆してから表面層樹脂基板に錫、鉛の共晶半 田を印刷し、チップコンデンサやチップ抵抗等の受動部品を実装して、半田リフ ローして接合する。その後、全体を樹脂モールド成型して所定の混成集積回路基 板が完成される。
【００１９】
【考案の効果】
以上述べたように、本考案によれば、無電解ニッケル下地めっき層、無電解金 上地めっき層を施したボンディングパッドを有する樹脂基板を予め他の樹脂基板 を半田接合する温度過程を経た構成においても、セカンドボンド側のウェッジボ ンディングの一定領域へ金ボールを重積した構造であるから、製造上数回にわた る熱的履歴温度サイクルに対してもボンディング強度の低下をきたすことのない 混成集積回路基板を提供することができる。
【図面の簡単な説明】
【図１】本考案の一実施例を示す概略断面図である。
【図２】該実施例におけるウェッジボンディングの表面
へ金ボールを熱圧着した部分の拡大断面図である。
【図３】該実施例における半円形金ボールによるセカン
ドボンディング部分を示す平面図である。
【図４】従来例を示す概略断面図である。
【符号の説明】
１ 下層側樹脂基板 ２ 表面層樹脂基板 ３ バンプ ４ ベアチップ半導体素子 ５ 金線 ５ａ ファースト側ボンディング部 ５ｂ セカンド側ボンディング部 ５ｃ 重積金ボール ５ｄ 金線ネック部分 ５ｅ 稜線部位 ５ｆ ファースト側から伸びる方向 ６ 受動態素子 ７ 銅箔 ８ 無電解ニッケル下地めっき層 ９ 無電解金上地めっき層

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 少なくとも１枚の樹脂基板にベアチップ
    半導体素子を埋め込むための孔部を有する複数の樹脂基
    板が、半田バンプを用いて張り合わされ、かつ該ベアチ
    ップ半導体が金線によりワイヤボンディングされている
    混成集積回路基板において、 該樹脂基板は無電解ニッケル下地めっき層と無電解金上
    地めっき層とを有し、該ベアチップ半導体素子のウェッ
    ジセカンドボンド部分の該表面処理層と衝合する領域
    を、上部から金ボールの熱圧着により重積したことを特
    徴とする混成集積回路基板。
  2. 【請求項２】 請求項１において、前記ウェッジセカン
    ドボンド部分の該樹脂基板との衝合領域を、半円形の円
    周面から生じる直線状の稜線部位を、ファーストボンド
    側から伸びる方向へ対位したことを特徴とする混成集積
    回路基板。
JP1993033918U 1993-05-28 1993-05-28 混成集積回路基板 Expired - Lifetime JP2549278Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993033918U JP2549278Y2 (ja) 1993-05-28 1993-05-28 混成集積回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993033918U JP2549278Y2 (ja) 1993-05-28 1993-05-28 混成集積回路基板

Publications (2)

Publication Number Publication Date
JPH0686339U true JPH0686339U (ja) 1994-12-13
JP2549278Y2 JP2549278Y2 (ja) 1997-09-30

Family

ID=12399907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993033918U Expired - Lifetime JP2549278Y2 (ja) 1993-05-28 1993-05-28 混成集積回路基板

Country Status (1)

Country Link
JP (1) JP2549278Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123919A (ja) * 1994-03-18 2007-05-17 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法及び半導体パッケ−ジ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712530A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Wire bonding method
JPS57169253A (en) * 1981-04-09 1982-10-18 Yamada Mekki Kogyosho:Kk Circuit substrate
JPH02260550A (ja) * 1989-03-31 1990-10-23 Mitsumi Electric Co Ltd 回路基板のワイヤボンデイング電極
JPH05129357A (ja) * 1991-11-01 1993-05-25 Tanaka Denshi Kogyo Kk ボンデイング用ワイヤ
JPH05129761A (ja) * 1991-10-31 1993-05-25 Ibiden Co Ltd プリント配線板
JPH06291160A (ja) * 1993-03-31 1994-10-18 Nippon Steel Corp 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712530A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Wire bonding method
JPS57169253A (en) * 1981-04-09 1982-10-18 Yamada Mekki Kogyosho:Kk Circuit substrate
JPH02260550A (ja) * 1989-03-31 1990-10-23 Mitsumi Electric Co Ltd 回路基板のワイヤボンデイング電極
JPH05129761A (ja) * 1991-10-31 1993-05-25 Ibiden Co Ltd プリント配線板
JPH05129357A (ja) * 1991-11-01 1993-05-25 Tanaka Denshi Kogyo Kk ボンデイング用ワイヤ
JPH06291160A (ja) * 1993-03-31 1994-10-18 Nippon Steel Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123919A (ja) * 1994-03-18 2007-05-17 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法及び半導体パッケ−ジ

Also Published As

Publication number Publication date
JP2549278Y2 (ja) 1997-09-30

Similar Documents

Publication Publication Date Title
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
US6650013B2 (en) Method of manufacturing wire bonded microelectronic device assemblies
JP3142723B2 (ja) 半導体装置及びその製造方法
US6235551B1 (en) Semiconductor device including edge bond pads and methods
US6329222B1 (en) Interconnect for packaging semiconductor dice and fabricating BGA packages
US6864166B1 (en) Method of manufacturing wire bonded microelectronic device assemblies
KR100470386B1 (ko) 멀티-칩패키지
US20080299705A1 (en) Chip Scale Package Having Flip Chip Interconnect on Die Paddle
US20080237857A1 (en) Semiconductor package
JP2000100851A (ja) 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
US20070114662A1 (en) Interconnecting element between semiconductor chip and circuit support and method
KR101293685B1 (ko) 반도체 디바이스용 높은 접착 라인 두께
US20050054187A1 (en) Method for forming ball pads of BGA substrate
US7825501B2 (en) High bond line thickness for semiconductor devices
US20060012055A1 (en) Semiconductor package including rivet for bonding of lead posts
JP3402086B2 (ja) 半導体装置およびその製造方法
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
US6984877B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
JP4360873B2 (ja) ウエハレベルｃｓｐの製造方法
JP2549278Y2 (ja) 混成集積回路基板
JP4626063B2 (ja) 半導体装置の製造方法
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP3417292B2 (ja) 半導体装置
US20070045843A1 (en) Substrate for a ball grid array and a method for fabricating the same
JP3674550B2 (ja) 半導体装置