JPH02260550A - 回路基板のワイヤボンデイング電極 - Google Patents

回路基板のワイヤボンデイング電極

Info

Publication number
JPH02260550A
JPH02260550A JP1081151A JP8115189A JPH02260550A JP H02260550 A JPH02260550 A JP H02260550A JP 1081151 A JP1081151 A JP 1081151A JP 8115189 A JP8115189 A JP 8115189A JP H02260550 A JPH02260550 A JP H02260550A
Authority
JP
Japan
Prior art keywords
wire bonding
conductive pattern
pattern
wire
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1081151A
Other languages
English (en)
Inventor
Sadakimi Oyama
大山　貞公
Noriaki Sekine
範明 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP1081151A priority Critical patent/JPH02260550A/ja
Publication of JPH02260550A publication Critical patent/JPH02260550A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は回路基板のワイヤボンディング電極に関する
ものであり、特にボンディングの各パターン−にに導電
パターン層を形成して、ワイヤボンド性を良好にした回
路基板のワイヤボンディング電極に関するものである。
［従来の技術］ 従来の此種回路基板のワイヤボンディング電極を別紙第
３図に従って説明する。基板（＋）に金ベーストを印刷
焼成して金電極（２Ｘ２）・・・を設け、銅メッキ及び
エツチング処理によって配線パターン（３）（３）・・
・並びにボンディングのパターン（４）を形成し、更に
配線パターン（３）（３）・・・の表面には樹脂コー）
　（５）（５）・・・を被覆しである。そして、前記パ
ターン（４）へＩＣや！、Ｓｔ等のペアチップの能動素
子（６）をダイボンディンクし、該能動素子（６）と金
電極（２）（２）・・・間に金ワイヤ（７）（η・・・
をワイヤボンディングして接続すると共に、樹脂（８）
をボッティングして能動素子（６）を被覆しである。
［発明が解決しようとする課題］ 前述した従来の回路基板では、金ペーストを厚膜印刷し
て金電極（２Ｘ２）・・・を設けているが、前記金ペー
ストには耐酸性の強い特殊ガラス成分が含有されている
ため、金電極（２）（２）・・・の表面に微細な凹凸が
生じる。従って、金ワイヤ（η（η・・・のワイヤボン
ド性が良好ではなかった。
そこで、ワイヤボンド性を向上させた回路基板を得るた
めに解決せられるべき技術的課題が生じてくるのであり
、本発明はこの課題を解決することを目的とする。
［課題を解決するための手段］ この発明は上記目的を達成するために提案せられたもの
であり、基板の導電パターン」二に能動素子をボンディ
ングして組付けた回路基板に於て、能動素子のグイボン
ディングのパターン上並びにワイヤボンディングのパタ
ーン上へ、無電解メッキにより夫々導電パターン層を形
成したことを特徴とする回路基板のワイヤボンディング
電極を提供せんとするものである。
［作用］ この発明のワイヤボンディング電極は、グイボンディン
グ並びにワイヤボンディング双方のパターン上へ夫々導
電パターン層を形成しである。該導電パターン層は金の
フラッシュメッキ等にて形成されるため、表面が平滑と
なってワイヤボンド性が向上する。又、無電解メッキで
前記導電パターン層を形成することによって、各電極へ
のメッキ導線の接続及び切断の作業が不要となり、作業
効率を著しく向上させることができる。
［実施例］ 以下、この発明の一実施例を別紙添付図面の第１図及び
第２図に従って詳述する。第１図は回路基板のワイヤボ
ンディング電極を示し、符号（１＋Ｏはセラミック製の
基板であり、その表面に配線パターンＱ　＋）Ｑ　＋）
及びグイボンディングのパターン（Ｌｌが設けられてい
る。２等配線パターンＱ　１）Ｑ　Ｑ及びグイボンディ
ングのパターン（鴫は銅メッキ及びエツチング処理によ
って形成されるが、銀パラジウムを印刷焼成して形成し
てもよい。そして、グイボンディングのパターン（Ｑ近
傍位置の配線パターンＱ　Ｑ　Ｑ　＋）には、同一工程
でワイヤボンディングのパターン０→０１が設けられ、
該ワイヤボンディングのパターン０１０１以外の配線パ
ターン（１０θ０の表面には樹脂コート（＋７０（ＶＤ
を被覆しである。
前記グイボンディングのパターン（呻」二には導電パタ
ーン層（鴫が形成され、且つ、ワイヤボンディングのパ
ターン０→上には導電パターン層ＯＱが形成されている
。２等導電パターン層（Ｉ→（１０の形成手順を述べれ
ば、先ず前記双方のパターン（菖功及びＯＩ上に無電解
で約１〜３１ｍ程度の厚みのニッケルメッキ層（ロ）を
設ける。次に、このニッケルメッキ層（ロ）の表面へ無
電解でフラッシュメッキを施し、０．旧〜０．Ｉｊ−程
度の厚みの金メッキ層（ＩＩを設ける。而して、グイボ
ンディング並びにワイヤギンディング双方のパターン（
Ｑ及び（１１上に夫々導電パターン層（ＦＪ及び（四が
形成され、導電パターン層（１つを設はタハターン（Ｌ
り上へＩＣやＬＳＩ等のベアチップの能動素子部をグイ
ボンディングし、導電パターン層（１０を設けたパター
ン（＋１（１１と能動素子（１間に金ワイヤ（ト）勾を
ワイヤボンディングする。更に、樹脂（２１）をポツテ
ィングして能動素子（１１及び金ワイヤ（１）等を保護
する。
斯（して、Ｊ↓板（１呻上に能動素子（へ）をボンディ
ングして回路基板を形成でき、従来の厚膜印刷によって
形成された電極と比較して、表面が極めて円滑な状態と
なってワイヤボンド性が向上する。面モ、金メッキ層（
［Ｉの下部に設けたニッケルメッキ層（ロ）は硬度が硬
（、セラミック製の基板（ＩΦの硬さとも相俟って、超
音波によるワイヤボンド性が著しく良好となる。
第２図は変形例を示し、ワイヤボンディングのパターン
（１１０１＄−１金ペーストを印刷焼成して形成される
。そして、銅メッキ処理或は銀パラジウムの印刷焼成に
よって、配線パターンθＩ）０１）ＵＫびにグイボンデ
ィングのパターン（ロ）を形成し、以下、第１図にて説
明した手順と同様にして、能動素子（時をボンディング
して回路基板を形成する。而して、第２図の構成に於て
はワイヤボンディングのパターンＯＩを金ペーストの印
刷焼成にて形成しであるので、金ペースト中のガラス成
分によって銅のパターンより硬いパターンとなり、第１
図の構成のものよ・り一層ワイヤボンド性が向上する。
尚、この発明は、この発明の精神を逸脱しない限り種々
の改変を為す事ができ、そして、この発明が該改変せら
れたものに及ぶことは当然である。
［発明の効果］ この発明は上記一実施例に詳述したように、グイボンデ
ィング並びにワイヤボンディング双方のパターン上へ夫
々導電パターン層を形成してあゐ。
２等導電パターン層は無電解メッキで形成でき、従来の
金ペーストを厚膜印刷して形成した電極に比較し、表面
を著しく平滑状態にすることができる。依って、ワイヤ
ボンド性が極めて良好になると共に、電極形成に於ける
作業性が向ホしてコストダウンとなる。又、ワイヤボン
ド性が良好になることから歩留りが改善され、製品の信
頼性の向上にも寄与できる発明である。
【図面の簡単な説明】
第１図及び第２図は本発明の一実施例を示し、第１図は
回路基板の要部縦断面図、第２図は第１図の変形例なる
回路基板の要部縦断面図である。 第３図は従来型の回路基板の要部縦断面図である。 θ０）・・・・・・基板　　　　　　（１１）・・・・
・・配線パターン（２）・・・・・・ダイボンディンク
のパターン０→・・・・・・ワイヤボンディングのパタ
ーン（１！１９（１・・・・・・導電パターン層（ｒ７
）・・・・・・ニッケルメッキ層（日・・・・・・金メ
ッキ層　　　（Ｉｎ・・・・・・能動素子第３図

Claims (1)

    【特許請求の範囲】
  1. 基板の導電パターン上に能動素子をボンディングして組
    付けた回路基板に於て、能動素子のダイボンディンクの
    パターン上並びにワイヤボンディングのパターン上へ、
    無電解メッキにより夫々導電パターン層を形成したこと
    を特徴とする回路基板のワイヤボンディング電極。
JP1081151A 1989-03-31 1989-03-31 回路基板のワイヤボンデイング電極 Pending JPH02260550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1081151A JPH02260550A (ja) 1989-03-31 1989-03-31 回路基板のワイヤボンデイング電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081151A JPH02260550A (ja) 1989-03-31 1989-03-31 回路基板のワイヤボンデイング電極

Publications (1)

Publication Number Publication Date
JPH02260550A true JPH02260550A (ja) 1990-10-23

Family

ID=13738435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081151A Pending JPH02260550A (ja) 1989-03-31 1989-03-31 回路基板のワイヤボンデイング電極

Country Status (1)

Country Link
JP (1) JPH02260550A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0686339U (ja) * 1993-05-28 1994-12-13 日本無線株式会社 混成集積回路基板
US5871233A (en) * 1995-11-24 1999-02-16 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Steering device equipped with air bag
US6645606B2 (en) 2001-06-06 2003-11-11 Denso Corporation Electrical device having metal pad bonded with metal wiring and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0686339U (ja) * 1993-05-28 1994-12-13 日本無線株式会社 混成集積回路基板
US5871233A (en) * 1995-11-24 1999-02-16 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Steering device equipped with air bag
US6645606B2 (en) 2001-06-06 2003-11-11 Denso Corporation Electrical device having metal pad bonded with metal wiring and manufacturing method thereof

Similar Documents

Publication Publication Date Title
TWI295846B (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US6650013B2 (en) Method of manufacturing wire bonded microelectronic device assemblies
JP3150926B2 (ja) 集積回路パッケージのリードフレーム及びその製造方法
JPH06112354A (ja) 薄型オーバーモールデッド半導体デバイスおよびその製造方法
US8269356B2 (en) Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
US20100181675A1 (en) Semiconductor package with wedge bonded chip
DE59502929D1 (de) Verfahren zum bonden von drähten auf oxidationsempfindlichen, lötbaren metallsubstraten
JPH02260550A (ja) 回路基板のワイヤボンデイング電極
JPH11126952A (ja) 混成集積回路装置およびその製造方法
JP2002050715A (ja) 半導体パッケージの製造方法
TWI232706B (en) Manufacturing method of mounting substrate and manufacturing method of circuit device
JPH04192450A (ja) 複合リードフレーム
JPH09307019A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2000124268A (ja) 半導体装置用テープキャリア
JPH02250364A (ja) リードフレーム及びその製造方法
JPH04322435A (ja) 半導体装置およびその製造方法
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置
JPH0745780A (ja) 半導体装置用クワッドフラットパッケージ
JPH07183327A (ja) 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法
KR100575868B1 (ko) 칩크기 패키지의 제조방법
JP3810155B2 (ja) ワイヤボンディング方法
JPH0553512A (ja) ドツトマトリツクス型ｌｅｄ表示装置の製造方法
JPH05190727A (ja) 集積回路用リードフレーム
JPH05218280A (ja) リードフレームおよびその製造方法