JPH11126952A - 混成集積回路装置およびその製造方法 - Google Patents

混成集積回路装置およびその製造方法

Info

Publication number
JPH11126952A
JPH11126952A JP9289875A JP28987597A JPH11126952A JP H11126952 A JPH11126952 A JP H11126952A JP 9289875 A JP9289875 A JP 9289875A JP 28987597 A JP28987597 A JP 28987597A JP H11126952 A JPH11126952 A JP H11126952A
Authority
JP
Japan
Prior art keywords
electrode
flexible sheet
integrated circuit
hybrid integrated
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9289875A
Other languages
English (en)
Inventor
Yuusuke Igarashi
優助 五十嵐
Norihiro Sakai
紀泰 酒井
Takeshi Nakamura
岳史 中村
Katsuhiro Kanazawa
克広 金沢
Yoshiyuki Kobayashi
義幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9289875A priority Critical patent/JPH11126952A/ja
Publication of JPH11126952A publication Critical patent/JPH11126952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Abstract

(57)【要約】 【課題】 基板にフレキシブルシートが貼り付けられ、
決まった回路が実現されているが、耐食性が考慮され、
Ａｕのパッド、Ａｕ細線が使用されコストがかかる問題
があった。またＡｕのボンディングは、熱圧着で実現さ
れるため、フレキシブルシート下の接着剤が軟化し、ボ
ンディング性が悪化する問題があった。 【解決手段】 まずＡｌの細線は、常温でボンディング
可能であり、しかもＮｉに接続可能であることから、フ
レキシブルシート１０のパッド２０には、Ｃｕ、Ｎｉを
積層し、ここにＡｌ線をワイヤーボンドする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は混成集積回路装置に
関し、少なくとも表面が絶縁処理され、配線や素子が実
装された混成集積回路基板、または単なる支持基板とし
て基板を用い、この上にフレキシブルシートを貼り合わ
せた装置に関するものである。
【０００２】
【従来の技術】一般に、混成集積回路装置の集積度が考
慮され、多層構造が採用された混成集積回路装置があ
る。これは、例えば特開平０４−２７３１５１号、特開
平０４−８７３５８号等に詳しく説明されている。
【０００３】特に後者の公報は、Ｃｕパターンが形成さ
れた陽極酸化処理のＡｌ基板にフレキシブルシートを貼
り合わしたもので、基板の一部に貼り合わされている。
一方、図７は、機器との装着性が考慮され、フレキシブ
ルシート１０が採用されたもので、図に於いて上が平面
図、下がＡ−Ａ線に対応する断面図が一体で説明されて
いるものである。
【０００４】図番１１は、少なくとも表面が絶縁処理さ
れた混成集積回路基板で、ここでは金属基板を採用して
いるため、表面に絶縁樹脂１２が被着され、この上にＣ
ｕパターンが形成されている。このＣｕパターンは、例
えばＩＣチップ１３が搭載されるランド１４、ＩＣチッ
プが金属細線１５を介して接続されるボンディングパッ
ド１６、フレキシブルシート１０の配線１７と混成集積
回路基板１１の配線１８とを金属細線１９を介して接続
するためのパッド２０、２１と、機器へ延在される配線
２２、配線２３との交差を避けるため形成されたアイラ
ンド２４等で成っている。
【０００５】そして混成集積回路基板の上に蓋をかぶせ
るような形状の手段、一般にはケース材と呼ばれている
ものを採用して封止している。この構造は、中空構造や
この中に別途樹脂が注入されているものである。また、
半導体ＩＣのモールド方法として有名なトランスファー
モールド、ＩＣチップ１２や金属細線の部分に樹脂を塗
布するポッティング法等で封止されている。
【０００６】
【発明が解決しようとする課題】ここでパッド１６、２
０、２１、アイランド２４等は、耐雰囲気が考慮され
て、Ａｕメッキ２５が施されている。しかし、パッドの
一番下の層は、Ｃｕ２６でなるため、その柔らかさから
下地として硬質なＮｉメッキ２７が施されている。しか
し以下の問題があった。
【０００７】Ａｕメッキ２５は材料として非常に高価
であり、コストの上昇をきたす。 下地としてＮｉメッキ２７が必要である。 Ａｕのエッチャントは王水であり、全面メッキの後に
パターニングしようとしても、選択エッチングができ
ず、パターニングされたパッドの上に電解メッキ、また
は無電解メッキでしか被覆できない。
【０００８】前者の電解メッキでは、パッド１６、２
０、２１、アイランド２４に電流を流すための引き回し
線が、必要となり、実装密度の妨げとなる。後者の無電
解メッキでは、パッド１６、２０、２１、アイランド２
４や配線の間隔が１００μｍ以下のファインパターンに
なると、ショートの原因となる。例えば、パッド２１、
２１、２１間にＡｕが生成し、短絡してしまう。
【０００９】また無電解Ｎｉメッキのみでパターン上に
ボンディングポストを形成しようとすると、無電解溶液
に不純物としてリン等が混入されており、この不純物が
析出することによりボンダビィリティが悪化する問題が
あった。 Ａｕの細線を使ってワイヤーボンディングすると、方
法は、超音波、熱圧着接合であるため、基板温度が最低
でも１５０〜１７０度程度必要となる。この温度のため
フレキシブルシート１０や下層の接着剤２８が軟らかく
なり、ボンダビリティが悪化する。特にファインパター
ンとなり、ボンディング数が数多くなれば成る程、この
問題は顕著となる。
【００１０】
【課題を解決するための手段】本発明は上記課題に鑑み
成されたもので、第１に、金属細線の接続部に対応する
混成集積回路基板側の第１の電極およびフレキシブルシ
ート側の第２の電極に、Ｎｉを被覆し、この被覆された
ＮｉとＡｌより成る前記金属細線とをワイヤボンディン
グで接続することで解決するものである。
【００１１】第２に、前記金属細線の接続部に対応する
前記第１の電極の表面にＡｕを被覆することで解決する
ものである。第３に、金属細線の接続部に対応する第２
の電極に、Ｎｉを被覆し、この被覆されたＮｉとＡｌよ
り成る前記金属細線とをワイヤボンディングで接続する
ことで解決するものである。
【００１２】Ａｌワイヤーは、室温・超音波でボンディ
ングされ、Ｎｉともボンディングできるため、Ａｕ細線
・Ａｕ被膜を省略でき、基板を加熱する必要もない。第
４に、フレキシブルシート上で前記第２の電極の近傍の
Ｃｕの第３の電極と前記第２の電極を含む領域を、銅箔
で形成し、この上にＮｉが被覆された後、前記銅箔と前
記Ｎｉをパターニングすることで解決するものである。
【００１３】Ｎｉは、Ａｕと異なり、導体の銅箔と同時
にＦｅＣｌ３、ＣｕＣｌ２等のエッチャントによりエッ
チングが可能であり、図６のように全面に銅箔が付けら
れ、そこにメッキすれば、電流を流すための引き出し線
が全く不要となる。
【００１４】
【発明の実施の形態】以下に本発明の実施形態に係る混
成集積回路装置を説明する。図１、図２は、フレキシブ
ルシートの貼り合わせ状態が異なるだけであり、それ以
外は、実質同じである。また従来例として説明した図７
の符号を採用して説明してゆく。
【００１５】まず少なくとも表面が絶縁処理され、この
上にＣｕのパターンが被着された混成集積回路基板１１
がある。この混成集積回路基板１１は、セラミック、金
属、プリント基板等が色々と考えられる。セラミックや
プリント基板のように絶縁材料で成る基板では、特に必
要としないが、ここでは金属基板を採用しているため、
表面に絶縁樹脂１２が被着されている。更に配線１７、
１８、パッド２０、２１やランド１４等のＣｕパターン
電極が形成されている。
【００１６】まず金属基板全面に銅箔が貼り合わされ、
この銅箔がレジストを介してエッチングされ、所定のパ
ターンに形成されている。ここでＣｕパターンは後述す
るフレキシブルシート１０の下層、またフレキシブルシ
ート１０との非重畳部Ｔ１、Ｔ２に形成される。特にフ
レキシブルシート１０の下層には、配線や印刷抵抗等の
厚みの薄いものが配置されるものとして適当である。ま
たチップ抵抗、チップＩＣ等がフレキシブルシート１０
の下に形成される場合は、後述する接着剤２８の厚みを
調整する必要がある。また金属細線がボンディングされ
るパッド２０の下には、配線ぐらいで厚みのあるチップ
抵抗等の素子を配置することは好ましくない。
【００１７】この基板上には、回路を構成させていた
が、回路を構成せず支持基板として活用しても良い。即
ち、後述のフレキシブルシートで回路を実現し、この支
持基板はボンディング時の補強板として活用しても良
い。この場合、ＩＣチップは、図の如くランド１４上に
載置されても良い。またランドを省略して直接載置して
も良い。この場合、熱抵抗が考慮されて、絶縁樹脂１２
は、省略される。またフレキシブルシート１４上に形成
したランドに載置しても良い。
【００１８】続いて、フレキシブルシート１０がある。
このフレキシブルシートは、ポリイミドフィルムまたは
ポリエチレンテレフタレート等が好ましい。この上に
は、前述した混成集積回路基板と同様にＣｕパターン電
極が被着されている。ここのパターンは、パッド１６、
２０、アイランド２４、配線１７、２２、２３等であ
る。
【００１９】そしてフレキシブルシート１０には、ＩＣ
チップ１３用の開口部３０が設けられている。特に開口
部３０が設けられる理由として、ＩＣの発熱がある。フ
レキシブルシートは、熱伝導性が悪いので、直接金属基
板を露出させ、ここのランド１４に固着することで、Ｉ
Ｃの放熱を良好にしている。ここで発熱が少ないＩＣ
は、開口部を設けず、フレキシブルシート１０上のラン
ドに直接固着しても良い。
【００２０】このパターンが形成されたフレキシブルシ
ート１０は、接着剤２８を介して固着されるが、ここで
はアクリル系またはエポキシ系の接着剤が用いられる。
更には、フレキシブルシート１０上のパッド２０と非重
畳部に位置するパッド２１、ＩＣチップと電気的に接続
されるパッド１６、その他のパッド（アイランド）２４
は、金属細線により接続される。
【００２１】本発明の特徴は、熱圧着を採用しないも
の、即ちＡｌの細線によるボンディングを採用すること
にある。つまりＡｌのボンデイングは、室温で超音波ボ
ンディングを採用するため、フレキシブルシート１０や
接着剤２８を軟らかくすることが無く、ボンダビリティ
を向上させることができる。
【００２２】特にポリイミド系のフレキシブルシートの
Ｔｇ（ガラス転移温度）は、２００度、ポリエチレンテ
レフタレートのフレキシブルシートのＴｇは、８０度程
度、またアクリル系の接着剤のＴｇは、３０〜４０度、
エポキシ系の接着剤のＴｇは、８０〜１５０度程度であ
る。従ってこの温度から判るように、フレキシブルシー
トも接着剤も硬い状態であり、ボンダビィリティは低下
しない。
【００２３】またＡｌ細線は、Ａｕ、Ｎｉの両者に接続
が可能である。しかしフレキシブルシートの柔らかさ、
１００μｍ以下のファインパターンでは、Ａｕは電解メ
ッキが好ましい点、更には電解メッキでは、電解メッキ
する部分に電流を流すための引き回し線が必要となる点
の３点が考慮され、フレキシブルシート１０上のボンデ
ィングエリアには、Ｃｕパターンの上にＮｉがメッキさ
れている。
【００２４】Ｎｉは、硬質であり、Ａｌ細線との接続が
可能で、以下述べる製造方法（図６）で判るように、Ｎ
ｉは選択エッチングが可能であること、しかも全面に銅
箔を貼り合わせてから、比較的広いエリアを電解でＮｉ
メッキでき、ファインパターンにエッチングできる等の
特徴を有する。。図８は、開口部３０の中の接続形態を
３種類説明するための図面であり、第１は、フレキシブ
ルシート上のパッド１６とＩＣ上のパッド３１を接続す
るもの。第２は、フレキシブルシート下の配線から延在
されたパッド３３とＩＣ上のパッド３２を接続するも
の。第３として、フレキシブルシート下の配線から延在
されたパッド３４とフレキシブルシート上の配線から延
在されたパッド３５とを接続するものである。この３つ
の形態は、一つの開口部に対して、１つが選ばれて成る
もの、２つを選んで成るもの、全てが実施されるものが
考えられ、第３の接続方法では、ＩＣチップ１３、ラン
ド１４が省略されても良い。
【００２５】どちらにしても、ボンディング時に加熱さ
れないので、パッド３３・・・、パッド３４・・・は、
硬さを維持するのでボンダビリティの向上が実現でき
る。Ｎｉ電解メッキによるボンダビィリティの優れた点
は、Ｎｉの純度が高い事、ボンディング前のチップコン
デンサ、チップ抵抗の半田付けによる熱処理、ＩＣチッ
プのダイボンド時の熱処理により、緻密な酸化膜が形成
され、その後は酸化膜が成長しない。従ってボンディン
グ時、容易に酸化膜が破れボンディングが可能となる。
【００２６】先ず図３に示すように、絶縁材料１２で絶
縁処理された混成集積回路基板１１にＣｕパターン１
４、１８、２０等を形成する。ここでは他にも形成され
るが省略されている。続いて、図４のように一点鎖線の
矩形領域４０を露出したレジスト膜４１を被覆し、ここ
に電解メッキを行う。ここでパッド２０には配線１８に
より電流を流すために電圧が印加されるようになってお
り、点でハッチングしたように、Ｎｉ被膜４２が形成さ
れる。
【００２７】更には、図５に示すようにフレキシブルシ
ート１０を接着剤２８を介して貼り合わせている。ここ
でフレキシブルシート１０には、Ｃｕパターン１６、１
７、２０、２２等が形成されている。また混成集積回路
基板１１のランド１４が露出されるように開口部３０が
形成されている。そして図４に示す方法を利用して、Ｎ
ｉメッキの部分を露出したレジストを介してＮｉがメッ
キされる。
【００２８】最後に接着剤２８を介して貼り合わされ、
接着剤を硬化してからＡｌの細線がボンディングされ
る。ここで図４の混成集積回路基板１１上へのＮｉメッ
キ、フレキシブルシート１０上へのＮｉメッキは、図６
のように処理されても良い。図６は、まず混成集積回路
基板１１全面に銅箔４３が貼り合わされ、Ｎｉメッキが
施される部分、つまりここではパッド２０・・を含む領
域に電解メッキを行う。ここでは全面にＣｕが貼り合わ
されているので、パターン間に電流を流すための引き回
し線は全くいらない。フレキシブルの場合も、混成集積
回路基板１１をフレキシブルシート１０に置き換えれば
同様にできる。そしてこのＮｉが形成された領域４４、
銅箔４３をレジストを介してエッチングすることにより
Ｎｉが被着されたパターンが形成できる。
【００２９】そして最後に混成集積回路基板の上に蓋を
かぶせるような形状の手段、一般にはケース材と呼ばれ
ているものを採用して封止している。この構造は、中空
構造やこの中に別途樹脂が注入されているものである。
また、半導体ＩＣのモールド方法として有名なトランス
ファーモールド、ＩＣチップ１２や金属細線の部分に樹
脂を塗布するポッティング法等で封止されている。
【００３０】
【発明の効果】以上説明したように、第１に、金属細線
の接続部に対応する混成集積回路基板側の第１の電極お
よびフレキシブルシート側の第２の電極に、Ｎｉを被覆
し、この被覆されたＮｉとＡｌより成る前記金属細線と
をワイヤボンディングで接続することで、Ａｌのワイヤ
ボンデイングが室温で可能となるため、フレキシブルシ
ート自身、フレキシブルシート下の接着剤の軟化が防止
でき、ボンダビィリティの向上が実現できる。しかもＡ
ｌ細線によりコストの低減も実現できる。
【００３１】更には、フレキシブルシート上で前記第２
の電極の近傍のＣｕの第３の電極と前記第２の電極を含
む領域を、銅箔で形成し、この上にＮｉが被覆された
後、前記銅箔と前記Ｎｉをパターニングすることで、Ｎ
ｉの被着されるＣｕパターンに電流を流すための引き回
し線が不要となり、この引き回し線が無い分、実装密度
を向上させることができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置を説明する斜視図で
ある。
【図２】本発明の他の混成集積回路装置を説明する斜視
図である。
【図３】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図４】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図５】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図６】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図７】従来の混成集積回路装置を説明する図である。
【図８】本発明の開口部の接続形態を説明する図であ
る。
【符号の説明】
１０ フレキシブルシート １１ 絶縁樹脂 １３ ＩＣチップ １４ ランド １５ Ａｌ細線 １６ パッド １７、１８ 配線 １９ Ａｌ細線 ２０、２１ パッド ２２ 配線 ３０ 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金沢 克広 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 小林 義幸 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも絶縁処理された表面に導電パ
    ターンが設けられた混成集積回路基板と、 表面に導電パターンが設けられ、前記混成集積回路基板
    に接着剤を介して貼り合わされたフレキシブルシート
    と、 前記フレキシブルシートとの非重畳部に対応する前記混
    成集積回路基板に設けられたＣｕの第１の電極と、 前記フレキシブルシートに設けられたＣｕの第２の電極
    と、 前記第１の電極と前記第２の電極とを電気的に接続する
    金属細線とを有する混成集積回路装置に於いて、 前記金属細線の接続部に対応する前記第１の電極および
    第２の電極には、Ｎｉが被覆され、この被覆されたＮｉ
    とＡｌより成る前記金属細線がワイヤボンディングで接
    続される事を特徴とした混成集積回路装置。
  2. 【請求項２】 前記金属細線の接続部に対応する前記第
    １の電極の表面にはＡｕが被覆されている請求項１記載
    の混成集積回路装置。
  3. 【請求項３】 基板と、 表面に導電パターンが設けられ、前記混成集積回路基板
    に接着剤を介して貼り合わされたフレキシブルシート
    と、 前記フレキシブルシート上または前記フレキシブルシー
    トの開口部に対応する前記基板に設けられた半導体チッ
    プの第１の電極と、 前記フレキシブルシートに設けられたＣｕの第２の電極
    と、 前記第１の電極と前記第２の電極とを電気的に接続する
    金属細線とを有する混成集積回路装置に於いて、 前記金属細線の接続部に対応する第２の電極には、Ｎｉ
    が被覆され、この被覆されたＮｉとＡｌより成る前記金
    属細線がワイヤボンディングで接続される事を特徴とし
    た混成集積回路装置。
  4. 【請求項４】 少なくとも絶縁処理された混成集積回路
    基板の表面に導電パターンを設け、 表面に導電パターンが設けられたフレキシブルシート
    を、前記混成集積回路基板に接着剤を介して貼り合わ
    せ、 前記フレキシブルシートとの非重畳部に対応する前記混
    成集積回路基板に設けられたＣｕの第１の電極と、前記
    フレキシブルシートに設けられたＣｕの第２の電極とを
    金属細線で接続する混成集積回路装置の製造方法に於い
    て、 前記フレキシブルシート上で前記第２の電極の近傍に
    は、Ｃｕの第３の電極が設けられており、 前記第２の電極と前記第３の電極を含む領域は、銅箔で
    形成され、この上にＮｉが被覆された後、前記銅箔と前
    記Ｎｉがパターニングされる事を特徴とした混成集積回
    路装置の製造方法。
JP9289875A 1997-10-22 1997-10-22 混成集積回路装置およびその製造方法 Pending JPH11126952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9289875A JPH11126952A (ja) 1997-10-22 1997-10-22 混成集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9289875A JPH11126952A (ja) 1997-10-22 1997-10-22 混成集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11126952A true JPH11126952A (ja) 1999-05-11

Family

ID=17748907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9289875A Pending JPH11126952A (ja) 1997-10-22 1997-10-22 混成集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11126952A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US7220921B1 (en) 2000-05-09 2007-05-22 Sanyo Electric Co., Ltd. Sheet-like board member and method of manufacturing a semiconductor device
WO2013065462A1 (ja) * 2011-11-04 2013-05-10 アイシン・エィ・ダブリュ株式会社 半導体装置及びその製造方法
WO2013065647A1 (ja) * 2011-11-04 2013-05-10 アイシン・エィ・ダブリュ株式会社 半導体装置
CN103258747A (zh) * 2013-05-16 2013-08-21 中国电子科技集团公司第四十一研究所 一种在金导体薄膜电路上进行铝丝键合的方法
WO2014112158A1 (ja) * 2013-01-18 2014-07-24 浜松ホトニクス株式会社 電子部品装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US7276793B2 (en) 2000-01-31 2007-10-02 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
US7220921B1 (en) 2000-05-09 2007-05-22 Sanyo Electric Co., Ltd. Sheet-like board member and method of manufacturing a semiconductor device
WO2013065462A1 (ja) * 2011-11-04 2013-05-10 アイシン・エィ・ダブリュ株式会社 半導体装置及びその製造方法
WO2013065647A1 (ja) * 2011-11-04 2013-05-10 アイシン・エィ・ダブリュ株式会社 半導体装置
WO2014112158A1 (ja) * 2013-01-18 2014-07-24 浜松ホトニクス株式会社 電子部品装置
CN104937704A (zh) * 2013-01-18 2015-09-23 浜松光子学株式会社 电子部件装置
KR20150109347A (ko) * 2013-01-18 2015-10-01 하마마츠 포토닉스 가부시키가이샤 전자 부품 장치
US9502456B2 (en) 2013-01-18 2016-11-22 Hamamatsu Photonics K.K. Electronic component device
JPWO2014112158A1 (ja) * 2013-01-18 2017-01-19 浜松ホトニクス株式会社 電子部品装置
CN103258747A (zh) * 2013-05-16 2013-08-21 中国电子科技集团公司第四十一研究所 一种在金导体薄膜电路上进行铝丝键合的方法

Similar Documents

Publication Publication Date Title
US7125798B2 (en) Circuit device and manufacturing method of circuit device
JPH10242210A (ja) 集積回路装置の実装構造およびその製造方法
WO1991010573A1 (en) Multi-metal layer interconnect tape for tape automated bonding
JP2002016181A (ja) 半導体装置、その製造方法、及び電着フレーム
US6271057B1 (en) Method of making semiconductor chip package
JP2006196922A (ja) 半導体装置、その製造方法、及び電着フレーム
JPH11126952A (ja) 混成集積回路装置およびその製造方法
US6101098A (en) Structure and method for mounting an electric part
KR970005724B1 (ko) 플라스틱 캡슐형 멀티칩 하이브리드 집적회로
JP2620611B2 (ja) 電子部品搭載用基板
JP2001110936A (ja) 半導体装置
JP3337911B2 (ja) 半導体装置及びその製造方法
JP3296626B2 (ja) 混成集積回路装置
JP3203176B2 (ja) 混成集積回路装置およびその製造方法
TWI232706B (en) Manufacturing method of mounting substrate and manufacturing method of circuit device
JP2614495B2 (ja) 電子部品搭載用基板
JP2652222B2 (ja) 電子部品搭載用基板
JP3177934B2 (ja) マルチチップ半導体装置
JPH07326708A (ja) マルチチップモジュール半導体装置
JP3667846B2 (ja) 混成集積回路装置の製造方法
JPS6025910Y2 (ja) 半導体装置
JP3490780B2 (ja) 混成集積回路装置
JPH04356948A (ja) 半導体装置実装用基板及び半導体装置の実装構造
JPH08241913A (ja) 半導体パッケージ材料および半導体パッケージ
JPH0828461B2 (ja) 半導体搭載用基板