CN103258747A - 一种在金导体薄膜电路上进行铝丝键合的方法 - Google Patents

一种在金导体薄膜电路上进行铝丝键合的方法 Download PDF

Info

Publication number
CN103258747A
CN103258747A CN2013101806881A CN201310180688A CN103258747A CN 103258747 A CN103258747 A CN 103258747A CN 2013101806881 A CN2013101806881 A CN 2013101806881A CN 201310180688 A CN201310180688 A CN 201310180688A CN 103258747 A CN103258747 A CN 103258747A
Authority
CN
China
Prior art keywords
film circuit
wire bonding
thin film
aluminium wire
conductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101806881A
Other languages
English (en)
Other versions
CN103258747B (zh
Inventor
马子腾
葛新灵
王进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 41 Institute
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201310180688.1A priority Critical patent/CN103258747B/zh
Publication of CN103258747A publication Critical patent/CN103258747A/zh
Application granted granted Critical
Publication of CN103258747B publication Critical patent/CN103258747B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提出了一种在金导体薄膜电路上进行铝丝键合的方法，包括以下步骤：步骤（a）在介质基片上形成金导体薄膜电路；步骤（b）在所述金导体薄膜电路表面涂覆正性光刻胶膜层；步骤（c）通过曝光、显影的方法定义出铝丝键合区域；步骤（d）电镀镍，使镍层在铝丝键合区进行局部沉积；步骤（e）去除所述金导体薄膜电路表面的光刻胶膜层，清洗并切割出所需要的图形。本发明的一种在金导体薄膜电路上进行铝丝键合的方法，由于镍层对于金层和铝层来讲都有着友好粘接特性，避免了金层与铝丝直接接触而造成的接触电阻增加、电路损耗增加、键合强度下降甚至断裂的问题。同时操作简单、成本低，值得在生产中加以推广。

Description

一种在金导体薄膜电路上进行铝丝键合的方法
技术领域
本发明涉及半导体领域，特别涉及一种在金导体薄膜电路上进行铝丝键合的方法。
背景技术
在混合电路的组装过程中，有众多实现电连接的方法，其中最常用的方法是：用环氧树脂、软钎焊料或共晶焊料把未封装的半导体器件或芯片粘接在金属化基板上，再通过引线键合实现电气互连。引线键合由于应用灵活、操作简单，并且很容易发展为自动化操作，能够满足效率的需求，正得到越来越多的应用。
组装过程中所使用的元器件以金导体和铝导体芯片居多，前者有着优良的电性能，并且能够在裸露的大气环境中避免氧化；后者则在加工成本上占有优势。通常采用金丝键合来连接两端的金导体器件（或薄膜电路），而采用铝丝键合来连接金导体薄膜电路和铝导体器件。
当铝丝键合发生在金导体薄膜电路上时，金铝之间极易发生扩散，形成金属间化合物，从而造成接触电阻增加，电路损耗增加，键合强度下降，严重时会由于键合面的变碎而造成断裂。因此，在混合电路的组装生产中，金铝间的键合是一种应尽量避免的工艺。
无论是自制的薄膜电路，还是外购器件，在两者制作工艺都已经基本固化的情况下，使两者在键合点的导体材料趋于一致非常困难。因此，在薄膜电路加工过程中增加一层过渡层，使其对金、铝都能产能非常友好的连接面，是解决金铝键合失效的有效方法。
《电子元件与材料》在2008年12月发表的《混合集成电路金铝键合退化与控制研究动态》中提到，可以用铜丝来替代铝丝对金、铝实行互连，但要克服铜易氧化的特性，不但要进行专业的设备投入，而且其工艺窗口窄，造成工艺过程维护困难且成本高，难以达到经济生产的目的。
上文中同时提到了在金导体上加镀铝铜片，方法虽然可行，但将金导体与铜片进行环氧粘接剂后，又会增加其接触电阻，某些场合还会导致电路电性能的下降。
国家专利公开号101673693提出的一种在金厚膜电路上真空镀膜沉积镍层，再通过二次对准光刻来形成铝丝键合区。但此方法涉及到真空镀膜，须使用昂贵的真空镀膜设备作为支撑，无形中又推高了生产成本。
因此，开发一种可靠性好、操作简单、省事省力，成本低廉的金铝间键合工艺是目前亟待解决的问题。
发明内容
本发明提出一种在金导体薄膜电路上进行铝丝键合的方法，解决了目前在金导体薄膜电路上进行铝丝键合连接时存在的金铝间接触电阻增加、电路损耗增加、键合强度下降甚至断裂的问题。
本发明的技术方案是这样实现的：
一种在金导体薄膜电路上进行铝丝键合的方法，包括以下步骤：步骤（a），在介质基片上形成金导体薄膜电路；步骤（b），在所述金导体薄膜电路表面涂覆正性光刻胶膜层；步骤（c），通过曝光、显影的方法定义出铝丝键合区域；步骤（d），电镀镍，使镍层在铝丝键合区进行局部沉积；步骤（e），去除所述金导体薄膜电路表面的光刻胶膜层，清洗并切割出所需要的图形。
可选地，所述在介质基片上形成金导体薄膜电路所使用的工艺是光刻减法工艺。
可选地，在所述金导体薄膜电路表面涂覆正性光刻胶膜层的方法为旋转涂覆法或者喷雾涂覆法。
可选地，所述光刻胶为RZJ‐390型正性光刻胶。
可选地，所述光刻胶膜层的厚度范围是1～10μm。
可选地，所述光刻胶膜层形成后，还包括在90℃烘箱内加热10～15min的步骤。
可选地，所述电镀镍采用的是直流电镀镍，电流密度为1～10mA/cm2，电镀溶液的主要成分是硫酸镍和氯化镍。
可选地，所述电镀镍的厚度是1～4μm。
可选地，步骤（e）中，去除所述金导体薄膜电路表面的光刻胶膜层所使用的药剂是碱液，碱液的浓度为10～30%（质量分数），切割图形所使用的手段是砂轮划切或激光切割。
可选地，所述介质基片为纯度99.6%以上的氧化铝基片或纯度98%的氮化铝基片或蓝宝石基片或聚四氟乙烯覆铜板基片，基片的厚度范围为：0.1mm～0.65mm。
本发明的有益效果是：
（1）由于镍层对于金层和铝层来讲都有着友好粘接特性，避免了金层与铝丝直接接触而造成的接触电阻增加、电路损耗增加、键合强度下降甚至断裂的问题；
（2）操作简单、成本低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明在金导体薄膜电路上进行铝丝键合的方法流程图；
图2（a）和图2（b）为根据本发明的一个实施例在介质基片上形成金导体薄膜电路的工艺示意图；
图3（a）和图3（b）为根据本发明的一个实施例在金导体薄膜电路表面涂覆正性光刻胶膜层的工艺示意图；
图4（a）和图4（b）为根据本发明的一个实施例通过曝光、显影的方法定义出铝丝键合区的工艺示意图；
图5（a）和图5（b）为根据本发明的一个实施例使镍层在铝丝键合区进行局部沉积的工艺示意图；
图6（a）和图6（b）为根据本发明的一个实施例去除金导体薄膜电路表面的光刻胶膜层、清洗并切割出所需要的图形的工艺示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明的一种在金导体薄膜电路上进行铝丝键合的方法包括以下步骤：步骤（a），在介质基片上形成金导体薄膜电路；步骤（b），在所述金导体薄膜电路表面涂覆正性光刻胶膜层；步骤（c），通过曝光、显影的方法定义出铝丝键合区域；步骤（d），电镀镍，使镍层在铝丝键合区进行局部沉积；步骤（e），去除所述金导体薄膜电路表面的光刻胶膜层，清洗并切割出所需要的图形。下面对步骤（a）至步骤（e）进行详细阐述：
在上述步骤（a）中，在介质基片上形成金导体薄膜电路所使用的工艺是光刻减法工艺。
在上述步骤（b）中，在金导体薄膜电路表面涂覆正性光刻胶膜层的方法可以为旋转涂覆法或者喷雾涂覆法。所使用的光刻胶为RZJ‐390型正性光刻胶，其主要成分是12～25%酚醛树脂，溶剂成分是75%以上的丙二醇单甲醚醋酸酯。光刻胶膜层的厚度范围是1～10μm。光刻胶膜层形成后，还包括在90℃烘箱内加热10～15min的步骤。
在上述步骤（c）中，采用曝光、显影的方法定义出铝丝键合区域，定义出的铝丝键合区域是没有光刻胶膜层的，其它区域则被光刻胶膜层保护。
在上述步骤（d）中，电镀镍采用的是直流电镀镍，电流密度为1～10mA/cm2，电镀溶液的主要成分是硫酸镍和氯化镍，电镀镍的厚度是1～4μm。
在上述步骤（e）中，去除金导体薄膜电路表面的光刻胶膜层所使用的药剂是碱液，碱液的浓度为10～30%（质量分数），切割图形所使用的手段是砂轮划切或激光切割。
在上述步骤（a）至步骤（e）中，介质基片为纯度99.6%以上的氧化铝基片或纯度98%的氮化铝基片或蓝宝石基片或聚四氟乙烯覆铜板基片，介质基片的厚度范围为：0.1mm～0.65mm。
基于图1所示的本发明的一种在金导体薄膜电路上进行铝丝键合的方法流程图，以下结合具体的实施例对本发明作进一步详细说明。
本实施例中，先通过曝光显影的方法定义出铝丝键合区，再采用选择性电镀的方法在已形成的金导体薄膜电路的铝丝键合区沉积形成镍金属层，下面结合图2至图6进一步说明本发明的详细工艺方法和步骤。
如图2（a）和图2（b）所示，选择材料为纯度99.6%以上的氧化铝陶瓷作为介质基片5，平面尺寸为50.8mm×50.8mm，厚度为0.254mm，清洗后进行磁控溅射以获得金属化层，再通过涂胶、曝光、显影及电镀工步形成需要的完整的金导体薄膜电路6。
如图3（a）和图3（b）所示，在已经形成金导体薄膜电路图形的介质基片上，通过旋转涂覆的方法形成一层正性光刻胶膜层7，型号为RZJ‐390，厚度为2μm。涂覆完毕后，需要在90℃烘箱内加热15min。
如图4（a）和图4（b）所示，将掩膜版与图形进行对准，然后曝光、显影，以此定义出铝丝键合区8，铝丝键合区8是没有光刻胶膜层的，其它区域则被光刻胶膜层保护。
如图5（a）和图5（b）所示，通过直流电镀的方法对定义出的铝丝键合区8进行电镀镍操作，电流密度取4mA/cm2，镍层9的厚度是为2μm，所使用的电镀镍溶液的主要成分是硫酸镍和氯化镍。
如图6（a）和图6（b）所示，电镀镍完成后，使用浓度为10%的氢氧化钠溶液来去除图形表面的光刻胶膜层，再用去离子水进行冲洗，最后通过激光切割的方法来加工外形。
综上所述，本发明的一种在金导体薄膜电路上进行铝丝键合的方法，由于镍层对于金层和铝层来讲都有着友好粘接特性，避免了金层与铝丝直接接触而造成的接触电阻增加、电路损耗增加、键合强度下降甚至断裂的问题。同时操作简单、成本低，值得在生产中加以推广。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种在金导体薄膜电路上进行铝丝键合的方法，其特征在于，包括以下步骤：
步骤（a），在介质基片上形成金导体薄膜电路；
步骤（b），在所述金导体薄膜电路表面涂覆正性光刻胶膜层；
步骤（c），通过曝光、显影的方法定义出铝丝键合区域；
步骤（d），电镀镍，使镍层在铝丝键合区进行局部沉积；
步骤（e），去除所述金导体薄膜电路表面的光刻胶膜层，清洗并切割出所需要的图形。
2.如权利要求1所述的在金导体薄膜电路上进行铝丝键合的方法，其特征在于，所述在介质基片上形成金导体薄膜电路所使用的工艺是光刻减法工艺。
3.如权利要求1所述的在金导体薄膜电路上进行铝丝键合的方法，其特征在于，在所述金导体薄膜电路表面涂覆正性光刻胶膜层的方法为旋转涂覆法或者喷雾涂覆法。
4.如权利要求3所述的在金导体薄膜电路上进行铝丝键合的方法，其特征在于，所述光刻胶为RZJ‐390型正性光刻胶。
5.如权利要求4所述的在金导体薄膜电路上进行铝丝键合的方法，其特征在于，所述光刻胶膜层的厚度范围是1～10μm。
6.如权利要求5所述的在金导体薄膜电路上进行铝丝键合的方法，其特征在于，所述光刻胶膜层形成后，还包括在90℃烘箱内加热10～15min的步骤。
7.如权利要求1所述的在金导体薄膜电路上进行铝丝键合的方法，其特征在于，所述电镀镍采用的是直流电镀镍，电流密度为1～10mA/cm2，电镀溶液的主要成分是硫酸镍和氯化镍。
8.如权利要求7所述的在金导体薄膜电路上进行铝丝键合的方法，其特征在于，所述电镀镍的厚度是1～4μm。
9.如权利要求1所述的在金导体薄膜电路上进行铝丝键合的方法，其特征在于，步骤（e）中，去除所述金导体薄膜电路表面的光刻胶膜层所使用的药剂是碱液，碱液的浓度为10～30%（质量分数），切割图形所使用的手段是砂轮划切或激光切割。
10.如权利要求1所述的在金导体薄膜电路上进行铝丝键合的方法，其特征在于，所述介质基片为纯度99.6%以上的氧化铝基片或纯度98%的氮化铝基片或蓝宝石基片或聚四氟乙烯覆铜板基片，基片的厚度范围为：0.1mm～0.65mm。
CN201310180688.1A 2013-05-16 2013-05-16 一种在金导体薄膜电路上进行铝丝键合的方法 Expired - Fee Related CN103258747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310180688.1A CN103258747B (zh) 2013-05-16 2013-05-16 一种在金导体薄膜电路上进行铝丝键合的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310180688.1A CN103258747B (zh) 2013-05-16 2013-05-16 一种在金导体薄膜电路上进行铝丝键合的方法

Publications (2)

Publication Number Publication Date
CN103258747A true CN103258747A (zh) 2013-08-21
CN103258747B CN103258747B (zh) 2016-10-12

Family

ID=48962583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310180688.1A Expired - Fee Related CN103258747B (zh) 2013-05-16 2013-05-16 一种在金导体薄膜电路上进行铝丝键合的方法

Country Status (1)

Country Link
CN (1) CN103258747B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560094A (zh) * 2013-10-24 2014-02-05 中国电子科技集团公司第四十一研究所 一种金铝双金属键合转接方法
CN111962116A (zh) * 2020-07-06 2020-11-20 青岛凯瑞电子有限公司 一种防粗铝丝脱键的方法
CN112687616A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 射频管壳的制备方法及射频管壳
CN114533054A (zh) * 2022-02-22 2022-05-27 杭州电子科技大学 一种柔性fNIRS检测器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126952A (ja) * 1997-10-22 1999-05-11 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
CN101673693A (zh) * 2009-09-22 2010-03-17 贵州振华风光半导体有限公司 高可靠厚膜混合集成电路键合系统及其制造方法
US20100258954A1 (en) * 2007-12-04 2010-10-14 Hitachi Metals, Ltd. Electrode structure and its manufacturing method, and semiconductor module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126952A (ja) * 1997-10-22 1999-05-11 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
US20100258954A1 (en) * 2007-12-04 2010-10-14 Hitachi Metals, Ltd. Electrode structure and its manufacturing method, and semiconductor module
CN101673693A (zh) * 2009-09-22 2010-03-17 贵州振华风光半导体有限公司 高可靠厚膜混合集成电路键合系统及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
贺德洪 等: "《影响Ni-Al系统超声键合强度原因的探讨》", 《理化检验—物理分册》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560094A (zh) * 2013-10-24 2014-02-05 中国电子科技集团公司第四十一研究所 一种金铝双金属键合转接方法
CN111962116A (zh) * 2020-07-06 2020-11-20 青岛凯瑞电子有限公司 一种防粗铝丝脱键的方法
CN112687616A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 射频管壳的制备方法及射频管壳
CN114533054A (zh) * 2022-02-22 2022-05-27 杭州电子科技大学 一种柔性fNIRS检测器件及其制备方法

Also Published As

Publication number Publication date
CN103258747B (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
KR101161239B1 (ko) 터치패널용 패드 및 이를 이용한 터치패널
JP5549066B2 (ja) リードフレーム型基板とその製造方法、及び半導体装置
CN102339809B (zh) 一种多圈引脚排列四边扁平无引脚封装及制造方法
CN107567196B (zh) 顶层镍钯金底层硬金板制作方法
CN102789994A (zh) 侧面可浸润半导体器件
CN105097571A (zh) 芯片封装方法及封装组件
CN103258747A (zh) 一种在金导体薄膜电路上进行铝丝键合的方法
JP2022120854A (ja) 半導体装置用基板および半導体装置
CN1976556B (zh) 配线电路基板
CN102111964B (zh) 电路板制作方法
CN105097757A (zh) 芯片封装基板、芯片封装结构及制作方法
CN105489504B (zh) 一种封装基板的制作方法
CN103489791B (zh) 封装载板及其制作方法
TW201542078A (zh) 陶瓷基板散熱結構的製造方法
CN203608451U (zh) Smt加法高密度封装多层线路板结构
US9049779B2 (en) Electrical components and methods of manufacturing electrical components
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
CN202495438U (zh) 一种热增强型四边扁平无引脚倒装芯片封装
JP5351830B2 (ja) 配線回路基板およびその製造方法
JP2009302160A (ja) 半導体装置製造方法および半導体装置
CN104124180A (zh) 芯片封装结构的制作方法
CN202996820U (zh) 一种再布线qfn封装器件
CN103866362A (zh) 电镀方法
US20240170291A1 (en) Pre-mold substrate and method for manufacturing the pre-mold substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161012

Termination date: 20170516

CF01 Termination of patent right due to non-payment of annual fee