JPS5928049B2 - 半導体装置のリ−ド接続方法 - Google Patents
半導体装置のリ−ド接続方法Info
- Publication number
- JPS5928049B2 JPS5928049B2 JP54084643A JP8464379A JPS5928049B2 JP S5928049 B2 JPS5928049 B2 JP S5928049B2 JP 54084643 A JP54084643 A JP 54084643A JP 8464379 A JP8464379 A JP 8464379A JP S5928049 B2 JPS5928049 B2 JP S5928049B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode terminal
- lead
- terminal
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置のリード接続方法に関する。
半導体素子上に設けられた電極端子から外部端子へ電気
的接続を行なう手段として従来のワイヤーボンディング
法に替り、近年ワイヤレスボンディング法が注目されて
きている。このワイヤレスボンディング法は前記電極端
子上に外部端子である多数の電極リードを一度に接続出
来るいわゆるギャングボンディングとなり、量産化、信
頼性向上が期特出来る。ワイヤレスボンディング法とし
て種々の方法がある。
的接続を行なう手段として従来のワイヤーボンディング
法に替り、近年ワイヤレスボンディング法が注目されて
きている。このワイヤレスボンディング法は前記電極端
子上に外部端子である多数の電極リードを一度に接続出
来るいわゆるギャングボンディングとなり、量産化、信
頼性向上が期特出来る。ワイヤレスボンディング法とし
て種々の方法がある。
すなわち半導体素子上の電極端子上にバリヤメタルを設
け、更に半田バンプを形成せしめ、半田バンプと基板側
の配線パターンとを接続するフリップチップ方式、半導
体素子をスライスのまおの形状において、Ｐｔ、Ｔｉお
よびＡｕ膜を蒸着し、これによつてスライス上にリード
端子を形成する、いわゆるビームリード方式がある。更
に最つとも良く使用されている方式としてフィルムキャ
リヤ方式がある。この例を第１図で説明する。第１図に
おいて５１基板１上にＳｉＯ２膜２が形成され、この上
にアルミニウム配線パターンと接続されている電極端子
３が設けられ、電極端子３上を開孔した保護用のＣＶＤ
ＳＩＯ、膜４が、半導体素子上の全面に被覆されている
。ＣＶＤＳｌＯ２４の開孔部を覆う領域にＣｒ−Ｃｕ、
Ｃに−Ｎｉ等の複数層からなるバリヤメタル５が設けら
れ、電解メッキ法によりＡｕ、Ｃｕ等の金属突起物６を
１０〜３０μｍの高さに形成している。一方リード端子
７はＳｎ８をメッキしたＣｕ９よりなり、前記半導体素
子上の金属突起物（バンプ）６と前記リード端子Ｔとを
重ね合せ、加圧、加熱すればＡ！１−Ｓｎ（金属突起物
がＡｕの場合）の共晶によりバンプ６とリード端子７の
接合が得られる。
け、更に半田バンプを形成せしめ、半田バンプと基板側
の配線パターンとを接続するフリップチップ方式、半導
体素子をスライスのまおの形状において、Ｐｔ、Ｔｉお
よびＡｕ膜を蒸着し、これによつてスライス上にリード
端子を形成する、いわゆるビームリード方式がある。更
に最つとも良く使用されている方式としてフィルムキャ
リヤ方式がある。この例を第１図で説明する。第１図に
おいて５１基板１上にＳｉＯ２膜２が形成され、この上
にアルミニウム配線パターンと接続されている電極端子
３が設けられ、電極端子３上を開孔した保護用のＣＶＤ
ＳＩＯ、膜４が、半導体素子上の全面に被覆されている
。ＣＶＤＳｌＯ２４の開孔部を覆う領域にＣｒ−Ｃｕ、
Ｃに−Ｎｉ等の複数層からなるバリヤメタル５が設けら
れ、電解メッキ法によりＡｕ、Ｃｕ等の金属突起物６を
１０〜３０μｍの高さに形成している。一方リード端子
７はＳｎ８をメッキしたＣｕ９よりなり、前記半導体素
子上の金属突起物（バンプ）６と前記リード端子Ｔとを
重ね合せ、加圧、加熱すればＡ！１−Ｓｎ（金属突起物
がＡｕの場合）の共晶によりバンプ６とリード端子７の
接合が得られる。
これまでに述べた様なワイヤレスボンディング法におけ
るフリップチップ方式あるいはフィルムキャリヤ方式に
おいては半田あるいはＡｕ、Ｃｕによる金属突起物を形
成しなければならない。
るフリップチップ方式あるいはフィルムキャリヤ方式に
おいては半田あるいはＡｕ、Ｃｕによる金属突起物を形
成しなければならない。
このため、バリヤメタルの被着工程、電解メッキ工程、
更に数回の光蝕刻工程を必要とするものである。このた
めに工程が極めて複雑化するばかりでなく、工程での歩
留りの低下、信頼性の低下等をまねくものである。又、
前述したビームリード方式でもビームリードの形成が必
須となり同様の問題がある。本発明は半導体素子上に形
成されている電極端子にリード端子を直接接合するまつ
たく新しい方法を提供するもので、従来必要としていた
、金属突起物の形成工程を不要とし、外部のリード端子
と電極端子とを直接接続するものである。
更に数回の光蝕刻工程を必要とするものである。このた
めに工程が極めて複雑化するばかりでなく、工程での歩
留りの低下、信頼性の低下等をまねくものである。又、
前述したビームリード方式でもビームリードの形成が必
須となり同様の問題がある。本発明は半導体素子上に形
成されている電極端子にリード端子を直接接合するまつ
たく新しい方法を提供するもので、従来必要としていた
、金属突起物の形成工程を不要とし、外部のリード端子
と電極端子とを直接接続するものである。
第２図で本発明の一実施例にかかる方法を説明する。
さて、Ｓ１等で構成した半導体基板１１のＳｉＯ２膜１
２上にアルミニウム膜からなる電極端子１３が形成され
ている。この構成はワイヤボンド方式を用いる半導体装
置と類似したものである。こうした半導体装置の電極端
子１３上に例えば１０μｍ以下のＳｉ微粉末１４を置く
。リード端子１７はたとえば第１図のリード端子７と同
じで０．５〜５μｍ程度のＡｕメツキ層１５を有するＣ
ｕｌ６で構成されている（第２図ａ）０次いで前記電極
端子１３とリード端子１７を直接重ね合せ、例えばパル
ス加熱治具１８によつて１９のごとく加圧および加熱す
る。
２上にアルミニウム膜からなる電極端子１３が形成され
ている。この構成はワイヤボンド方式を用いる半導体装
置と類似したものである。こうした半導体装置の電極端
子１３上に例えば１０μｍ以下のＳｉ微粉末１４を置く
。リード端子１７はたとえば第１図のリード端子７と同
じで０．５〜５μｍ程度のＡｕメツキ層１５を有するＣ
ｕｌ６で構成されている（第２図ａ）０次いで前記電極
端子１３とリード端子１７を直接重ね合せ、例えばパル
ス加熱治具１８によつて１９のごとく加圧および加熱す
る。
ここで前記加熱治具１８を例えば５５０℃程度に加熱す
れば、電極端子１３とリード端子１７との間に設けたＳ
ｌ微粉末１４は電極端子１３と合金化（共晶）しＡｌ−
Ｓ１の合金属を、更にリード端子１７のＡｕとも合金化
しＡｕ−Ｓｉの合金層を形成する事になる。すなわち、
Ｓｉ微粉末１４とＡｌおよびＡｕの合金層２０の形成に
より、前記電極端子１３とリード端子１７とが接合出来
る（第２図ｂ）。Ａｌ−Ｓｉの合金化温度（共晶温度）
は５２５℃、Ａｕ−Ｓｉの合金化温度は２８０℃である
から充分に合金層２０を形成出来る。ここでＳｉ微粉末
１４は、電極端子１３上のみに設けても良いが、半導体
装置全面を覆う様に設けて合金化が終つた状態の時に、
不要のＳｉ微粉末１４を除去しても良い。
れば、電極端子１３とリード端子１７との間に設けたＳ
ｌ微粉末１４は電極端子１３と合金化（共晶）しＡｌ−
Ｓ１の合金属を、更にリード端子１７のＡｕとも合金化
しＡｕ−Ｓｉの合金層を形成する事になる。すなわち、
Ｓｉ微粉末１４とＡｌおよびＡｕの合金層２０の形成に
より、前記電極端子１３とリード端子１７とが接合出来
る（第２図ｂ）。Ａｌ−Ｓｉの合金化温度（共晶温度）
は５２５℃、Ａｕ−Ｓｉの合金化温度は２８０℃である
から充分に合金層２０を形成出来る。ここでＳｉ微粉末
１４は、電極端子１３上のみに設けても良いが、半導体
装置全面を覆う様に設けて合金化が終つた状態の時に、
不要のＳｉ微粉末１４を除去しても良い。
又、Ｓｌ微粉末の替りに、ＣＶＤ法もしくはスパツタ一
蒸着法でＳｉ膜を形成してリード端子１７を接触させ加
圧、加熱する事によつて接合を得る事も出来る。
蒸着法でＳｉ膜を形成してリード端子１７を接触させ加
圧、加熱する事によつて接合を得る事も出来る。
更に他の例として、電極端子１３の材料を２０〜８０％
のＳｉを含むＡｌ材料を用い、上述した接合を得る事も
出来る。また、リード端子１７にもＳｉを含ませておい
てもよい。
のＳｉを含むＡｌ材料を用い、上述した接合を得る事も
出来る。また、リード端子１７にもＳｉを含ませておい
てもよい。
なお、本発明は、ワイヤレスボンドの一種であり、半導
体装置の複数の電極端子とそれに対応するリード端子と
を同時に接合できるものである。
体装置の複数の電極端子とそれに対応するリード端子と
を同時に接合できるものである。
以上のように、本発明は主にアルミニウムよりなる半導
体装置の電極と、主に金を主成分とする外部リード端子
とをＳｉを介在させてＡｌ−Ｓｉ，Ａｕ−Ｓｉの合金化
により接合するものであり、金属突起物、ビームリード
等を形成する複雑な工程を一切必要とせず著じるしく容
易でかつ簡単な方法によつて信頼性の高いワイヤレスボ
ンデイング法が可能となり、半導体装置の製造に大きく
寄与するものである。
体装置の電極と、主に金を主成分とする外部リード端子
とをＳｉを介在させてＡｌ−Ｓｉ，Ａｕ−Ｓｉの合金化
により接合するものであり、金属突起物、ビームリード
等を形成する複雑な工程を一切必要とせず著じるしく容
易でかつ簡単な方法によつて信頼性の高いワイヤレスボ
ンデイング法が可能となり、半導体装置の製造に大きく
寄与するものである。
第１図は従来の半導体装置のリード接続における断面図
、第２図Ａ，ｂは本発明の一実施例にかかる半導体装置
のリード接続工程断面図である。 １１・・・・・・Ｓｉ基板、１２・・・・・・ＳｉＯ２
膜、１３・・・・・・Ａｌよりなる電極端子、１４・・
・・・・Ｓｉ微粉末、１５・・・・・・Ａｕメツキ層、
１６・・・・・・Ｃｕ、１７・・・・・・リード端子、
１８・・・・・・加熱治具。
、第２図Ａ，ｂは本発明の一実施例にかかる半導体装置
のリード接続工程断面図である。 １１・・・・・・Ｓｉ基板、１２・・・・・・ＳｉＯ２
膜、１３・・・・・・Ａｌよりなる電極端子、１４・・
・・・・Ｓｉ微粉末、１５・・・・・・Ａｕメツキ層、
１６・・・・・・Ｃｕ、１７・・・・・・リード端子、
１８・・・・・・加熱治具。
Claims (1)
- １ 半導体装置上のアルミニウムを含む電極端子とリー
ド端子の接続にあたつて、前記電極端子上にシリコンを
含む微粉末もしくは膜を形成し、前記電極端子と金メッ
キしたリード端子とを重ね合せ、加圧・加熱するによつ
て前記電極端子とリード端子間にアルミニウム・シリコ
ンおよび金・シリコンの合金を同時に形成し、前記電極
端子とリード端子とを接続することを特徴とする半導体
装置のリード接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54084643A JPS5928049B2 (ja) | 1979-07-04 | 1979-07-04 | 半導体装置のリ−ド接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54084643A JPS5928049B2 (ja) | 1979-07-04 | 1979-07-04 | 半導体装置のリ−ド接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS568851A JPS568851A (en) | 1981-01-29 |
| JPS5928049B2 true JPS5928049B2 (ja) | 1984-07-10 |
Family
ID=13836368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54084643A Expired JPS5928049B2 (ja) | 1979-07-04 | 1979-07-04 | 半導体装置のリ−ド接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928049B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224143A (ja) * | 1983-06-03 | 1984-12-17 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS60218858A (ja) * | 1984-04-13 | 1985-11-01 | Fuji Electric Corp Res & Dev Ltd | 半導体装置 |
| US5083697A (en) * | 1990-02-14 | 1992-01-28 | Difrancesco Louis | Particle-enhanced joining of metal surfaces |
-
1979
- 1979-07-04 JP JP54084643A patent/JPS5928049B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS568851A (en) | 1981-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US5249728A (en) | Bumpless bonding process having multilayer metallization | |
| JP2979086B2 (ja) | 金属ラミネートおよびそれを用いた熱圧着電子パワーチップ構造 | |
| JPH03127843A (ja) | 半導体集積回路装置 | |
| JPH10229095A (ja) | 半導体パッケージの製造方法 | |
| JPS5928049B2 (ja) | 半導体装置のリ−ド接続方法 | |
| JP3410655B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS6143461A (ja) | 薄膜多層配線基板 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JP3854467B2 (ja) | 半導体装置の製造方法 | |
| JPH02183538A (ja) | 半導体装置 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JPS6054462A (ja) | 半導体装置 | |
| JPH0760836B2 (ja) | ろう付け材料 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JPS6079732A (ja) | 半導体装置 | |
| JPS63168031A (ja) | 半導体装置 | |
| JPH0357222A (ja) | 半導体集積回路装置 | |
| JPH09293748A (ja) | 半導体装置 | |
| JPH11340267A (ja) | 半導体チップとその製造方法および半導体装置 | |
| JPS6329529A (ja) | 半導体装置 | |
| JP2002198485A (ja) | 半導体実装体とそれを用いた半導体装置およびその製造方法 | |
| JPH061779B2 (ja) | 半導体装置の製造方法 |