JPH061779B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH061779B2
JPH061779B2 JP62193340A JP19334087A JPH061779B2 JP H061779 B2 JPH061779 B2 JP H061779B2 JP 62193340 A JP62193340 A JP 62193340A JP 19334087 A JP19334087 A JP 19334087A JP H061779 B2 JPH061779 B2 JP H061779B2
Authority
JP
Japan
Prior art keywords
ball
semiconductor device
bump electrode
alloy wire
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62193340A
Other languages
English (en)
Other versions
JPS6437039A (en
Inventor
俊典 小柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Priority to JP62193340A priority Critical patent/JPH061779B2/ja
Priority to GB8800518A priority patent/GB2201545B/en
Publication of JPS6437039A publication Critical patent/JPS6437039A/ja
Priority to US07/970,232 priority patent/US5384090A/en
Publication of JPH061779B2 publication Critical patent/JPH061779B2/ja
Priority to US08/315,577 priority patent/US5514912A/en
Priority to US08/315,575 priority patent/US5514334A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種コンピューターに使用される半導体装置の
製造方法に関するものである。
〔従来技術とその問題点〕
半導体装置の製造において、パッケージ等の基板上面に
配設されたリード線と半導体材料とを電気的に接続する
方法には、いわゆるフリップチップボンディング法また
はテープキャリアボンディング法というものがある。
これは、ワイヤレスボンディングのひとつであり、半導
体材料の表面の配設された内部配線と基板上面に配設さ
れたリード線とをAu，Cu，Au・Sn，Pb・Sn等のバンプ電
極を介して溶着することにより、電気的接続と半導体材
料の取り付けとを同時に行うものである。
ところが、バンプ電極を蒸着法またはメッキ法により形
成する方法では、半導体材料表面の内部配線を被覆する
ファイナルパッシペーション膜に穿孔部を開穿する必要
があるばかりか、バンプ電極形成に要する時間が膨大で
ある。さらに、基板上面のリード線上にはCr，Ti，Ｗ，
Cu，Ni，Pd，Ag，Pt，Au，Pb，Pb・Sn等を被着して下地
金属を形成しなければならないため接続工程が複雑でか
つ製造コストが高くなるという問題があった。
また、ワイヤーボンダを用いてバンプ電極を形成する方
法には、特開昭61-43438号公報があるが、この方法では
亜鈴形状のバンプ電極をボンディングした後に、ワイヤ
ーを切断するために電気トーチ等で切断する工程を必要
とし、接続工程が複雑化し、製造コストが高くなるとい
う問題が依然として残っていた。
〔発明が解決しようとする技術的課題〕
以上の問題を解決しようとする本発明の技術的課題は、
簡潔でかつ安価に半導体装置を作製することができる半
導体装置の製造方法を提供することである。
〔技術的課題を達成するための技術的手段〕
以上の技術的課題を達成するために、本発明にかかる半
導体装置の製造方法は、Pb，Sn，Inの何れか１つを主要
元素として、かつ急冷凝固法により作製された細い合金
ワイヤーの先端を加熱してボールを形成し、該ボールを
配線上面又は半導体材料上面に接着させた状態で合金ワ
イヤーを引張ることにより、前記ボールがその根本部か
ら切断されて配線上面又は半導体材料上面にバンプ電極
を形成せしめ、そのバンプ電極を介して半導体材料を接
続したことを特徴とする。
（作用） 以上の構成によれば、急冷凝固法により作製された合成
ワイヤーは、多くの格子欠陥の導入，結晶粒の微細化，
非平衡相の生成，元素相互間の強制固溶を有する組織状
態となって引張り強度を著しく高める。また、Pb，Sn，
Inは熱伝導率が低いことから、上記合金ワイヤーの先端
を加熱したときに、該ボールの根本部において、非平衡
相が消失し、元素相互間の強制固溶液が解放し、格子欠
陥が解放し、さらに結晶粒が粗大化するなどの現象が生
じ、ボール根本部の引張り強度が減少して、該部分の降
伏、破断が起こりやすい状態ならしめる。
従って、上記ワイヤーを引張ることによってボールがそ
の根本部から自動的に切断され、該ボールからなるバン
プ電極が、半導体材料上面又は配線上面に形成され、こ
のバンプ電極を介して半導体材料を接続する。
（実施例） 以下、本発明の実施例を図面により説明する。
・実施例Ｉ（第１図〜第６図） 本実施例において製造しようとする半導体装置（Ａ）は
第１図に示す如く、所謂フリップチップホンディング型
のものである。この半導体装置（Ａ）は、基板（１）が
アルミナ又はガラスエポキシ樹脂等絶縁性樹脂で形成さ
れ、その基板（１）の上面にはCu又はCr・Cu又はPt又は
Pd又はAg又はPd・Ag又はAu又はAl又はNi等の導電性材料
からなる配線（２）が配設されると共に、基板（１）中
央部には半導体材料としてのチップ（３）が搭載され、
後述する合金ワイヤー（５）から供給されるバンプ電極
(7a)を介して前記配線（２）に電気的に接続して構成さ
れる。さらに、前記半導体チップ（３）と配線（２）の
一部とが、シリコン等の保護樹脂で封止される。
合金ワイヤー（５）は半田材料、すなわちPb，Sn，Inの
何れか１つを主要元素とし、それに添加元素を配合せし
めた合金であり、かつ急冷凝固法により作製された細線
である。急冷凝固法としては、従来知られた液中紡糸法
により直接にワイヤーを成形するか、あるいは単ロール
法により得られた合金材料を冷間プレスし、さらに押出
し成形してワイヤーを成形するなどの方法による。そし
て、得られたワイヤーに線引き加工を施して所定の細線
径とし前記合金ワイヤー（５）を作製する。
合金ワイヤー（５）の添加元素としては、Be，Ｂ，Ｃ，
Mg，Al，Si，Ｐ，Ca，Ti，Ｖ，Cr，Mn，Fe，Co，Ni，C
u，Zn，Ga，Ge，Se，Zr，Nb，Mo，Pd，Ag，Cd，Sb，T
e，Ir，Pt，Au，Ti，Bi中の１種又は２種以上を配合せ
しめ、また主要元素Pd，Sn，Inをそれを含まない主要元
素中に添加することもよい。
上記合金ワイヤー（５）は前記急冷処理によって、多く
の格子欠陥が導入され、結晶粒が微細化し、非平衡相が
生成し、元素相互間に強制固溶が生じた組織状態にあ
り、さらに線引き加工によって、加工硬化に伴う格子欠
陥が導入され、添加元素によって固溶硬化した組織状態
にある。
以下、上記合金ワイヤー（５）を用いた半導体装置
（Ａ）の製造工程、即ち、本実施例の製造方法を第２図
〜第６図を参照して説明する。
まず第２図を示す如く、ワイヤボンダのキャピラリ
（４）に挿通されている接続材料としての合金ワイヤー
（５）の先端を電気トーチ（６）で加熱することによっ
てボール（７）を形成する。
次に第３図〜第４図に示す如く、キャピラリ（４）を下
降させて合金ワイヤー（５）先端に形成されたボール
（７）を配線（２）上面に付着させ、その状態からキャ
ピラリ（４）を引き上げることによりボール（７）が根
本部（７’）で合金ワイヤー（５）から切断され、配線
（２）上面にボール（７）が供給されてバンプ電極(7a)
が形成される。
そしてこの様な方法により、基板（１）上面の夫々の配
線（２）にバンプ電極(7a)を連続的に形成する。
上記合金ワイヤー（５）の切断は、前述の如くボール
（７）を加熱形成した際に、ボール（７）の根本部
（７’）において非平衡相が消失し、元素相互間の強固
固溶が解放し、格子欠陥が解放し、結晶粒が粗大化した
組織状態となっているためその部分の引張り強度が減少
し、キャピラリ（４）により合金ワイヤー（５）を引き
上げるだけでボール（７）がその根本部（７’）で降
伏，破断することによって起こる。
次に、第５図に示す如くこれら配線（２）上面に供給し
付着されたバンプ電極(7a)を、半導体チップ（３）表面
に配設された電極(3a)に接着させることにより、配線
（２）と電極(3a)とが電気的に接続され、同時に基板
（１）上面に半導体チップ（３）が取り付けられる。
また、第６図は第５図に示す接続部分の変形例を示す。
この変形例においては、上記配線（２）とバンプ電極(7
a)，バンプ電極(7a)と半導体チップ（３）表面の電極(3
a)とを、電気的に低抵抗で且つ機械的に強固に接合する
為に、それらの材料と合金を形成し易い下地金属層(3
b)，(3c)を、蒸着法又はスパッタリング法又はメッキ法
等により形成している。例えば、半導体チップ（３）の
電極(3a)の材料がＡｌならば下地金属層(3b)にはCr，T
i，Cu，Ｗ，Ni，Pd，Ag，Pt，Au，Pb，Sn，Pb・Sn等を
用いた単層又は積層界面を形成する。
尚、本実施例ではバンプ電極(7a)を基板（１）の配線
（２）上に形成する為にボール（７）を配線（２）上面
に付着させたが、本発明の製造方法はこれに限定され
ず、バンプ電極(7a)を半導体チップ（３）の電極(3a)上
に形成せんとしてボール（７）を電極(3a)上面に付着さ
せることも可能である。
・実施例II（第７図〜第12図） この実施例において製造しようとする半導体装置（Ｂ）
は第７図に示す如く、所謂テープキャリアボンディング
型のものである。この半導体装置（Ｂ）は、半導体材料
としてのチップ（３）の電極(3a)上に、合金ワイヤー
（５）から供給されるバンプ電極(7a)を形成し、これに
フィルムリード(10)の一端を接合せしめると共に、その
フィルムリード(10)の他端を基板（９）上の配線（８）
と接合して構成される。
尚、この実施例における合金ワイヤー（５）、及び、そ
の合金ワイヤー（５）の先端に作製されるボール（７）
の切断によるバンプ電極(7a)形成のメカニズムについて
は上述の実施例Ｉ中の記載と同じであり、ここでは説明
を省略する。
以下、この実施例における製造方法を第８図〜第12図）
を参照して説明する。
まず第８図に示す如く、ワイヤボンダのキャピラリ
（４）に挿通されている接続材料としての合金ワイヤー
（５）を電気トーチ（６）で加熱することによってボー
ル（７）を形成する。
次に第９図〜第10図に示す如く、キャピラリ（４）を下
降させて合金ワイヤー（５）先端に形成されたボール
（７）をフィルムリード(10)の一端に付着させ、その状
態からキャピラリ（４）を引き上げることによりボール
（７）の根本部（７’）で合金ワイヤー（５）から切断
され、フィルムリード(10)上面にボール（７）が供給さ
れてバンプ電極(7a)が形成される。
そしてこの様な方法により、各々のフィルムリード(10)
の一端にバンプ電極(7a)を連続的に形成する。
そして第１１図に示す如く、これらフィルムリード(10)
の一端上面に供給し付着されたバンプ電極(7a)を、半導
体チップ（３）表面に配設された電極(3a)上面に接着さ
せることにより、フィルムリード(10)一端と電極(3a)と
が電気的に接続される。
また、第12図は第11図に示す接続部分の変形例を示す。
この変形例においては、上記フィルムリード(10)とバン
プ電極(7a)，バンプ電極(7a)と半導体チップ（３）表面
の電極(3a)との間に、実施例Ｉで説明したと同様な下地
金属層(3b)，(3c)を、蒸着法又はスパッタリング法又は
メッキ法等により形成し介在させたものである。
尚、この実施例ではバンプ電極(7a)をフィルムリード(1
0)上に形成する為にボール（７）をフィルムリード(10)
上面に付着させたが、本発明製造方法はこれに限定され
ず、バンプ電極(7a)を半導体チップ（３）の電極(3a)上
に形成せんとしてボール（７）を電極(3a)上面に付着さ
せることも可能である。
（発明の効果） 本発明の製造方法によれば、ワイヤーボンダを用いて合
金ワイヤーからボールを供給してバンプ電極を形成する
ことができるので、電気トーチなどを用いたワイヤーと
ボールとの切断工程を不要にして作業工程を簡素化し得
ると共に、ボールの切断位置が一定しているため供給量
がバラつかず、しかもワイヤーボンダによる供給のため
バンプ供給位置精度を高めることができる。さらに、合
金ワイヤーがPb，Sn，Inを主要元素とする半田材料から
なるので、他に接続材料を用いる必要がなく、作業性に
優れ、且つ低コストにより半導体装置を製造することが
可能になる等、多くの効果を奏する。
【図面の簡単な説明】
第１図は本発明の製造方法で作製したフリップチップホ
ンディング型の半導体装置、第２図〜第６図はその製造
工程を示す断面図、第７図は本発明の製造方法で作製し
たテープキャリアボンディング型の半導体装置、第８図
〜第12図はその製造工程を示す断面図である。 尚図中、 （３）：半導体チップ （５）：合金ワイヤー （７）：ボール (7a)：バンプ電極 （Ａ）：フリップチップボンディング型の半導体装置 （Ｂ）：テープキャリアボンディング型の半導体装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】Pb，Sn，Inの何れか１つを主要元素とし
    て、かつ急冷凝固法により作製された細い合金ワイヤー
    の先端を加熱してボールを形成し、該ボールを配線上面
    又は半導体材料上面に接着させた状態で合金ワイヤーを
    引張ることにより、前記ボールがその根本部から切断さ
    れて配線上面又は半導体材料上面にバンプ電極を形成せ
    しめ、そのバンプ電極を介して半導体材料を接続したこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】上記合金添加元素がBe，Ｂ，Ｃ，Mg，Al，
    Si，Ｐ，Ca，Ti，Ｖ，Cr，Mn，Fe，Co，Ni，Cu，Zn，G
    a，Ge，Se，Zr，Nb，Mo，Pd，Ag，Cd，In，Sn，Pb，S
    b，Te，Ir，Pt，Au，Tl，Bi中の１種又は２種以上であ
    る特許請求の範囲第１項記載の半導体装置の製造方法。
JP62193340A 1987-01-30 1987-07-31 半導体装置の製造方法 Expired - Lifetime JPH061779B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62193340A JPH061779B2 (ja) 1987-07-31 1987-07-31 半導体装置の製造方法
GB8800518A GB2201545B (en) 1987-01-30 1988-01-11 Method for connecting semiconductor material
US07/970,232 US5384090A (en) 1987-01-30 1992-10-30 Fine wire for forming bump electrodes using a wire bonder
US08/315,577 US5514912A (en) 1987-01-30 1994-09-30 Method for connecting semiconductor material and semiconductor device used in connecting method
US08/315,575 US5514334A (en) 1987-01-30 1994-09-30 Fine lead alloy wire for forming bump electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62193340A JPH061779B2 (ja) 1987-07-31 1987-07-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6437039A JPS6437039A (en) 1989-02-07
JPH061779B2 true JPH061779B2 (ja) 1994-01-05

Family

ID=16306266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62193340A Expired - Lifetime JPH061779B2 (ja) 1987-01-30 1987-07-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH061779B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9598435B2 (en) 2011-07-01 2017-03-21 Gilead Sciences, Inc. Fused heterocyclic compounds as ion channel modulators

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153723A (ja) * 1994-11-28 1996-06-11 Nec Corp 半田ボール形成方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9598435B2 (en) 2011-07-01 2017-03-21 Gilead Sciences, Inc. Fused heterocyclic compounds as ion channel modulators

Also Published As

Publication number Publication date
JPS6437039A (en) 1989-02-07

Similar Documents

Publication Publication Date Title
EP0435009B1 (en) Semiconductor package connecting method and semiconductor package connecting wires
US5514912A (en) Method for connecting semiconductor material and semiconductor device used in connecting method
US7501337B2 (en) Dual metal stud bumping for flip chip applications
US9111782B2 (en) Solderless die attach to a direct bonded aluminum substrate
JP2002203925A (ja) 外部接続端子及び半導体装置
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
KR20010070397A (ko) 반도체 장치
US9331050B2 (en) Localized alloying for improved bond reliability
JP2001274195A (ja) 半導体装置及びその製造方法
WO2007034791A1 (ja) 半田層及びこれを用いた放熱基板並びにその製造方法
JPH061779B2 (ja) 半導体装置の製造方法
JP2012190939A (ja) 半導体装置およびその製造方法
JPS60134444A (ja) バンプ電極形成方法
JPH0465534B2 (ja)
JP3854467B2 (ja) 半導体装置の製造方法
JPH0455531B2 (ja)
JPH0565052B2 (ja)
JPH0565051B2 (ja)
JP4104506B2 (ja) 半導体装置の製造方法
JPH0656860B2 (ja) 超電導装置
JP3032789B2 (ja) 超伝導装置
JPS5928049B2 (ja) 半導体装置のリ−ド接続方法
JPS6081884A (ja) 半導体発光装置
JPH0533820B2 (ja)
JP2911005B2 (ja) バンプ電極の処理方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080105

Year of fee payment: 14