JPH0565052B2 - - Google Patents

Info

Publication number
JPH0565052B2
JPH0565052B2 JP61314163A JP31416386A JPH0565052B2 JP H0565052 B2 JPH0565052 B2 JP H0565052B2 JP 61314163 A JP61314163 A JP 61314163A JP 31416386 A JP31416386 A JP 31416386A JP H0565052 B2 JPH0565052 B2 JP H0565052B2
Authority
JP
Japan
Prior art keywords
ball
wire
semiconductor material
amorphous
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61314163A
Other languages
English (en)
Other versions
JPS63168036A (ja
Inventor
Toshinori Kogashiwa
Shinji Shirakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Priority to JP61314163A priority Critical patent/JPS63168036A/ja
Publication of JPS63168036A publication Critical patent/JPS63168036A/ja
Publication of JPH0565052B2 publication Critical patent/JPH0565052B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は各種コンピユータ等に使用される半導
体材料の接続方法及び接続材料に関するものであ
る。
（従来の技術とその問題点） パツケージ等の基板上面に配設されたリード線
とチツプとの電気的接続の方法には、いわゆるフ
リツプチツプ方式というのがある。
これは、ワイヤレスボンデイングのひとつであ
り、チツプの表面に配設された内部配線と基板上
面に配設されたリード線とをバンプ電極又は半田
等の接合材を介して熔着することにより、電気的
接続とチツプの取り付けとを同時に行うものあ
る。
ところが、この方法はチツプ表面の内部配線を
被覆するフアイナルパツシペーシヨン膜に、バン
プ電極を接続するための穿孔部を開穿すると共
に、基板上面のリード線上には金又は半田等を被
着して下地金属を形成しなければならないため、
接続工程が複雑でかつ製造コストが高くなるとい
う問題があつた。
また、亜鉛形状のバンプ電極をワイヤボンダを
用いて形成させる特開昭59−164973号のものがあ
るが、この方法はワイヤ材料が結晶質の金、同ア
ルミニウムで構成されているためボンデイングし
た後の切断が簡単なできずにワイヤーを切断する
ための工程を必要とし、それが電気トーチ等で行
われていた。
（発明が解決しようとする技術的課題） 以上の問題を解決しようとする本発明の技術的
課題は、パツケージ等の基板上面に配設されたリ
ード線とチツプとの電気的接続に関して、該接続
工程を簡略化して作業能率を高めることである。
（技術的課題を達成するための技術的手段） 以上の技術的課題を達成するために本発明の接
続方法は、非晶質構造からなるアモルフアス合金
の細いワイヤーの先端を加熱してボールを形成す
ると共にそのボールの根本部に非晶質構造特有の
構造緩和現象を起こさせた後、該ボールを配線上
面又は半導体材料上面に接着させた状態細いワイ
ヤーを引張ることにより、該ボールが細いワイヤ
ーから切断されて配線上面又は半導体材料上面に
バンプ電極が形成され、該バンプ電極を介して半
導体材料を接続することを特徴とする。
（発明の効果） 本発明は以上の様な方法にしたことにより下記
の効果を有する。
非晶質構造からなるアモルフアス合金の細い
ワイヤーの先端を加熱してボールを形成するこ
とにより、該ボールの根本部が非晶質構造特有
の構造緩和現像により脆くなり、該ボールを配
線上面に接着させた状態でワイヤーを引張るこ
とによりボールが自動的に切断されるので、何
ら切断装置を必要とせず、従来の電気トーチ等
によるワイヤーの切断工程を削除できると共に
ボールの連続供給が可能となり作業能率の向上
を図ることができる。
ボンダによるボールの供給が可能なため、従
来の形成法より精度の高くかつ製造コストも低
くすることができる。
（実施例） 以下、本発明の一実施例を図面により説明す
る。
本発明に使用される半導体装置Ａは第５図に示
す如く、いわゆるリードレスチツプキヤリア
（LCC）型であり、基板１がアルミナ又はガラス
エポキシ樹脂で形成され、該基板１の上面にはタ
ングステンメタライズ又は銅からなるリード線２
が配設されると共に基板１中央部には半導体材料
３が搭載されてバンプ電極７ａを介して前記リー
ド線２と電気的に接続されている。
さらに、前記半導体材料３とリード線２の一部
とがシリコン等の保護樹脂で封止して形成されて
いる。
また、第１図〜第４図は前記半導体装置Ａにお
いて、本発明の半導体材料の接続方法を示した断
面図である。
第１図はワイヤボンダのキヤピラリ４に挿通さ
れているアモルフアス合金のワイヤ５であり、そ
の先端を電気トーチ６で加熱溶融するとボール７
が形成されるが、該ボール７はガラス化温度を越
えて結晶質となつており、ボール７の根本部７′
のアモルフアス相はガラス化温度より低温域であ
つて構造緩和現象の領域となつている。
上記アモルフアス合金は非晶質構造からなるこ
とにより、常温においては引張強度及び圧縮強度
が大きく強靭性を有するが、加熱による上記構造
緩和現象の領域においては脆化し切断されやすい
状態となる。
上記要求を満すために前記アモルフアス合金は
遷移金属であるCu、Ag、Au、Ni.Pd、Pt、Co、
Ph、Ir、Fe、Mn、Cr、Mo、Ｗ、Re、Ｖ、
NbTa、Ti、Zr、Hfのうち１種又は２種以上を
含有し、かつ半金属、半導体元素であるＢ、Ｃ、
AlSi、Ga、Ge、In、Sn、Pb、及び非金属元素
であるＰ、Ｓ、Sb、Biの１種又は２種以上を５
〜30原子％、この好ましくは10〜20原子％配合さ
せた組成とする。
尚、このアモルフアス合金とは全体的に非結晶
質をもつばかりでなく、部分的に結晶質をもつも
のもある。
次に第２図及び第３図に示す如く、キヤピラリ
４を下降させてアモルフアス合金の細いワイヤー
５先端に形成されたボール７を配線であるリード
線２に付着させた状態でキヤピラリ４を引き上げ
ることにより、ボール７の根本部で細いワイヤー
５から切断されリード線２上にボール７が供給さ
れてバンプ電極７ａが形成される。
そして、この様な方法により基板１上面に配線
されたリード線２全線にバンプ電極７ａが連続的
に形成される。
次に、第４図に示す如くこれらリード線２上面
に供給し付着されたバンプ電極７ａを半導体材料
３表面に配設された内部配線３ａに接着させるこ
とにより、該リード線２と内部配線３ａとが電気
的に接続される共に該半導体材料３が取り付けら
れるものである。
【図面の簡単な説明】
第１図〜第４図は本発明の半導体材料の接続方
法及びそれに用いる接続材料を示す断面図、第５
図は半導体装置の断面図である。 尚図中、３：半導体材料、５：細いワイヤー、
７：ボール、７ａ：バンプ電極を夫々示す。

Claims (1)

    【特許請求の範囲】
  1. １ 非晶質構造からなるアモルフアス合金の細い
    ワイヤーの先端を加熱してボールを形成すると共
    にそのボールの根本部に非晶質構造特有の構造緩
    和現象を起こさせた後、該ボールを配線上面又は
    半導体材料上面に接着させた状態で細いワイヤー
    を引張ることにより、該ボールが細いワイヤーか
    ら切断されて配線上面又は半導体材料上面にバン
    プ電極が形成され、該バンプ電極を介して半導体
    材料を接続する半導体材料の接続方法。
JP61314163A 1986-12-29 1986-12-29 半導体材料の接続方法 Granted JPS63168036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61314163A JPS63168036A (ja) 1986-12-29 1986-12-29 半導体材料の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61314163A JPS63168036A (ja) 1986-12-29 1986-12-29 半導体材料の接続方法

Publications (2)

Publication Number Publication Date
JPS63168036A JPS63168036A (ja) 1988-07-12
JPH0565052B2 true JPH0565052B2 (ja) 1993-09-16

Family

ID=18049999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61314163A Granted JPS63168036A (ja) 1986-12-29 1986-12-29 半導体材料の接続方法

Country Status (1)

Country Link
JP (1) JPS63168036A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2201545B (en) * 1987-01-30 1991-09-11 Tanaka Electronics Ind Method for connecting semiconductor material
JP3115155B2 (ja) * 1993-05-28 2000-12-04 株式会社東芝 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935417A (ja) * 1982-08-23 1984-02-27 松下電器産業株式会社 複合電子部品の製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935417A (ja) * 1982-08-23 1984-02-27 松下電器産業株式会社 複合電子部品の製造法

Also Published As

Publication number Publication date
JPS63168036A (ja) 1988-07-12

Similar Documents

Publication Publication Date Title
EP0435009B1 (en) Semiconductor package connecting method and semiconductor package connecting wires
US5514334A (en) Fine lead alloy wire for forming bump electrodes
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
JP2002261104A (ja) 半導体装置および電子機器
JPH0565052B2 (ja)
JPS60134444A (ja) バンプ電極形成方法
US20050133571A1 (en) Flip-chip solder bump formation using a wirebonder apparatus
JPS63168031A (ja) 半導体装置
JPH0565051B2 (ja)
JPH07122562A (ja) バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造
JPH0350736A (ja) 半導体チップのバンプ製造方法
KR102065765B1 (ko) 솔더범프를 이용한 반도체칩의 단자 접합방법
JPH061779B2 (ja) 半導体装置の製造方法
JPS5927537A (ja) 半導体装置
JPH0465534B2 (ja)
JPH0533820B2 (ja)
JP3032789B2 (ja) 超伝導装置
JPS647630A (en) Bonding structure of semiconductor device
JPS62166548A (ja) 半田バンプ形成方法
JPH098046A (ja) 半導体チップの突起電極形成方法
JP2003309142A (ja) 半導体装置及びその搭載方法
JP2911005B2 (ja) バンプ電極の処理方法
JPH0656860B2 (ja) 超電導装置
JPH03187227A (ja) 半導体装置
JPH1116916A (ja) バンプ電極形成方法