JPS63168036A - 半導体材料の接続方法 - Google Patents

半導体材料の接続方法

Info

Publication number
JPS63168036A
JPS63168036A JP61314163A JP31416386A JPS63168036A JP S63168036 A JPS63168036 A JP S63168036A JP 61314163 A JP61314163 A JP 61314163A JP 31416386 A JP31416386 A JP 31416386A JP S63168036 A JPS63168036 A JP S63168036A
Authority
JP
Japan
Prior art keywords
ball
wire
wiring
semiconductor material
lead wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61314163A
Other languages
English (en)
Other versions
JPH0565052B2 (ja
Inventor
Toshinori Kogashiwa
俊典 小柏
Shinji Shirakawa
白川 信次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Priority to JP61314163A priority Critical patent/JPS63168036A/ja
Publication of JPS63168036A publication Critical patent/JPS63168036A/ja
Publication of JPH0565052B2 publication Critical patent/JPH0565052B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01056Barium [Ba]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業−にの利用分野) 本発明は各種コンピュータ等に使用される半導体材料の
接続方法及び接続材料にI!1するものである。
(従来の技術とその問題点) パッケージ等の基板上面に配設されたリード線とチップ
との電気的接続の方法には、いわゆるフリップブーツブ
方式というのがある。
これは、ワイヤレスボンディングのひとつであり、チッ
プの表面に配設された内部配線と基板上面に配設された
リード線とをバンプ電極又は半11等の接合材を介して
熔岩することにより、電気的接続とチップの取り付けと
を同時に行うものである。
ところが、この方法はチップ表面の内部配線を被覆する
ファイナルパッシベーション膜に、バンプ、電極を接続
するための穿孔部を開穿すると共に、基板上面のリード
線上には金又は半田等を被着して下地金属を形成しなけ
ればならないため、接続工程が複雑でかつ製造コストが
高くなるという問題があった。
また、亜鈴形状のバンプ電極をワイヤホンダを用いて形
成させる特願昭59−164973号のものがあるが、
この方法はワイV44fiが結晶質の金、同アルミニウ
ムで構成されているためボンディングした後の切断が[
111にできずにワイヤーを切断するための工程を必要
とし、それが電気トーチ等で行われていた。
(発明が解決しようとする技術的課題)以上の問題を解
決しようとする本発明の技術的課題は、パッケージ等の
基板上面に配設されたリード線とチップとの電気的接続
に関して、該接続工程を簡略化して作業能率を高めるこ
とである。
(技術的課題を達成するための技術的手段)以上の技術
的課題を達成するための本発明の第1の技術的手段は、
アモルファス合金の細いワイV−の先端を加熱してボー
ルを形成すると共にそのボールの根本部に構造緩和現象
を起さVた後、該ボールを配線上面又は半導体材料上面
に接着さぜた状態て゛細いワイV−を引張ることにより
、該ボールが細いワイ17−から切断されて配線上面又
は1す導体祠r1上面にバンプ電極が形成され、該バン
プ電極を介して半導体材料を接続することであり、第2
の技術的手段は遷移金属のうら1秤又は2種以上を含有
し、半金属、半導体元素及び非金属元素の1種又は2種
以上を5〜30原子%含イ1する組成のバンプ電極を形
成することである。
(発明の効果) 本発明は以上の様な方法にしたことにより下記の効果を
右する。
■アモルファス合金の細いワイへ7−の先端部に形成さ
れたボールの根本部が構造緩和現象によりjlIllI
くなり、該ボールを配線上面に接着させた状態でワイヤ
ーを引張ることによりボールが切断できるので、何ら切
断装置を必要とけず、従来の電気トーチ等によるワイヤ
ーの切断工程を削除できると共にボールの連続供給が可
能となり作業能率の向上を図ることができる。
■ホンダによるボールの供給が可能なため、従来の形成
法より精磨の高くかつ製造コストも低くすることができ
る。
(実施例) 以下、本発明の一実施例を図面により説明する。
本発明に使用される半導体装置(Δ)は第5図に示す如
く、いわゆるリードレスチップキャリア(LCC)型で
あり、基板(1)がアルミナ又はガラスエポキシ樹脂で
形成され、該基板(1)の上面にはタングステンメタラ
イズ又は銅からなるリード線(2)が配設されると共に
基板(1)中央部には半導体材料(3)が搭載されてバ
ンプ電極(7a)を介して前記リード1ft(2)と電
気的に接続されている。
さらに、前記半導体材料(3)とリード線(2)の一部
とがシリコン等の保護樹脂で封止して形成されている。
また、第1図〜第4図は前記半導体装置(A)において
、本発明の半導体材料の接続方法を示した断面図である
第1図はワイヤボンダのキャピラリ(4)に挿通されて
いるアモルファス合金のワイヤ(5)であり、その先端
を電気トーチ(6)で加熱溶融するとボール(7)が形
成されるが、該ボフル(7)はガラス化温度を越えて結
晶質となっており、ボール(7)の根本部のアモルファ
ス相はガラス化温度にり低温域であって構造緩和現象の
領域となっている。
上記アモルファス合金は常温において引張強磨及び圧縮
強度が大ぎく強靭性を右するが前記構造緩和現象の領域
においては脆化し切断されや寸い状態となる。
上記要求を満たりために前記アモルファス合金は遷移金
属であるCD、 、A(1,^u、 Ni、 Pd、 
Pt、 Co。
11h、 Ir、 Fe、 Hn、 Cr、 No、 
W、 Re、 V、 NbTa、 Ti。
lr、 Hrのうち1種又は2種以上を含有し、かつ半
金属、半導体元素であるB、 C,M’、t、 Ga、
 Ge。
In、 Sn、 pb、及び非金属元素であるp、 s
、 sb。
Biの1種又は2種以上を5〜30原子%、この好まし
くは10〜20原子%配合さVた組成とする。
尚、このアモルファス合金とは全体的に非結晶質をもつ
ばかりでなく、部分的に結晶質をもつものもある。
次に第2図及び第3図に示ず如く、キャピラリ(4)を
下降さUてアモルファス合金の細いワイr−(5)先端
に形成されたボール(7)を配線であるリード線(2)
に付着させた状態でキャピラリ(4〉を引き」ユげるこ
とにより、ボール(7)の根本部で細いワイr−(5)
から切断されリード線(2)上にボール(7)が供給さ
れてバンプ°市極(7a)が形成される。
そして、この様な方法にJ:り基板(1)上面に配線さ
れたリード線(2)全線にバンプ電極(7a)が連続的
に形成される。
次に、第4図に示す如くこれらリード線(2)上面に供
給しく一1着されたバンプ電極(7a)を半導体材料(
3)表面に配設された内部量FW(3a)に接着させる
ことにより、該リード線(2)と内部配線(3a)とが
電気的に接続されると共に該半導体材料(3)が取り付
けられるものである。
【図面の簡単な説明】
第1図〜第4図は本発明の半導体材料の接続方法及びそ
れに用いる接続材料を示す断面図、第5図は半導体装置
の断面図である。 尚図中 (3)二半導体材オ゛11 (5):細いワイヤー (7)二ボール   (7a) :バンプ電極を夫々示
す。

Claims (1)

  1. 【特許請求の範囲】 1)アモルファス合金の細いワイヤーの先端を加熱して
    ボールを形成すると共にそのボールの根本部に構造緩和
    現象を起させた後、該ボールを配線上面又は半導体材料
    上面に接着させた状態で細いワイヤーを引張ることによ
    り、該ボールが細いワイヤーから切断されて配線上面又
    は半導体材料上面にバンプ電極が形成され、該バンプ電
    極を介して半導体材料を接続する半導体材料の接続方法
    。 2)遷移金属のうち1種又は2種以上を含有し、半金属
    、半導体元素及び非金属元素の1種又は2種以上を5〜
    30原子%含有する組成のアモルファス合金からなるこ
    とを特徴とする半導体材料の接続材料。
JP61314163A 1986-12-29 1986-12-29 半導体材料の接続方法 Granted JPS63168036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61314163A JPS63168036A (ja) 1986-12-29 1986-12-29 半導体材料の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61314163A JPS63168036A (ja) 1986-12-29 1986-12-29 半導体材料の接続方法

Publications (2)

Publication Number Publication Date
JPS63168036A true JPS63168036A (ja) 1988-07-12
JPH0565052B2 JPH0565052B2 (ja) 1993-09-16

Family

ID=18049999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61314163A Granted JPS63168036A (ja) 1986-12-29 1986-12-29 半導体材料の接続方法

Country Status (1)

Country Link
JP (1) JPS63168036A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514912A (en) * 1987-01-30 1996-05-07 Tanaka Denshi Kogyo Kabushiki Kaisha Method for connecting semiconductor material and semiconductor device used in connecting method
US5536973A (en) * 1993-05-28 1996-07-16 Kabushiki Kaisha Toshiba Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935417A (ja) * 1982-08-23 1984-02-27 松下電器産業株式会社 複合電子部品の製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935417A (ja) * 1982-08-23 1984-02-27 松下電器産業株式会社 複合電子部品の製造法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514912A (en) * 1987-01-30 1996-05-07 Tanaka Denshi Kogyo Kabushiki Kaisha Method for connecting semiconductor material and semiconductor device used in connecting method
US5514334A (en) * 1987-01-30 1996-05-07 Tanaka Denshi Kogyo Kabushiki Kaisha Fine lead alloy wire for forming bump electrodes
US5536973A (en) * 1993-05-28 1996-07-16 Kabushiki Kaisha Toshiba Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes

Also Published As

Publication number Publication date
JPH0565052B2 (ja) 1993-09-16

Similar Documents

Publication Publication Date Title
US5186381A (en) Semiconductor chip bonding process
US5514334A (en) Fine lead alloy wire for forming bump electrodes
US4750666A (en) Method of fabricating gold bumps on IC's and power chips
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
JPS60154537A (ja) 半導体デバイスの製作方法
EP1367644A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP2836027B2 (ja) 半田バンプの形成方法
JPS63168036A (ja) 半導体材料の接続方法
JPH01217935A (ja) 半導体装置の製造方法および装置
JPS60134444A (ja) バンプ電極形成方法
US20050133571A1 (en) Flip-chip solder bump formation using a wirebonder apparatus
JPS63168031A (ja) 半導体装置
JPS6123329A (ja) 半導体装置製造法
JPS63168037A (ja) 半導体材料の接続方法
JPH07122562A (ja) バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造
JPH0465534B2 (ja)
JPH07176535A (ja) 半導体装置の製造方法
JPS61219159A (ja) 金ボ−ルバンプの製造方法
JPS62150854A (ja) 電極形成方法および装置
JPH0533820B2 (ja)
JPH061779B2 (ja) 半導体装置の製造方法
JPH07122564A (ja) バンプ形成方法
JPH02165645A (ja) 半導体装置とその製造方法
JP3032789B2 (ja) 超伝導装置
JPH098046A (ja) 半導体チップの突起電極形成方法