JPS63168031A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63168031A JPS63168031A JP61314164A JP31416486A JPS63168031A JP S63168031 A JPS63168031 A JP S63168031A JP 61314164 A JP61314164 A JP 61314164A JP 31416486 A JP31416486 A JP 31416486A JP S63168031 A JPS63168031 A JP S63168031A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- amorphous alloy
- semiconductor device
- lead wire
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910000808 amorphous metal alloy Inorganic materials 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000002178 crystalline material Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000010949 copper Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000004017 vitrification Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は各種コンピューターに使用される半導体装置に
関するものである。
関するものである。
［従来の技術とその問題点］
パッケージ等の基板上面に配設されたリード線と半導体
材料との電気的接続の方法には、いわゆるフリップチッ
プ方式というものがある。
材料との電気的接続の方法には、いわゆるフリップチッ
プ方式というものがある。
これは、ワイヤレスボンディングのひとつであり、半導
体材料の表面の配設された内部配線と基板上面に配設さ
れたリード線とをバンプ電極又は半田等の接合材を介し
て溶着することにより、電気的接続と半導体材料の取り
付けとを同時に行うものである。
体材料の表面の配設された内部配線と基板上面に配設さ
れたリード線とをバンプ電極又は半田等の接合材を介し
て溶着することにより、電気的接続と半導体材料の取り
付けとを同時に行うものである。
ところがこれは、バンプ電極を形成するために半導体材
料表面の内部配線を被覆するフフイナルパッシペーシミ
ン躾に穿孔部を開穿すると共に、基板上面のリード線上
には金又は半田等を被着して下地金属を形成しなければ
ならないため接続工程が複雑でかつ製造コストが高くな
るという問題があった。
料表面の内部配線を被覆するフフイナルパッシペーシミ
ン躾に穿孔部を開穿すると共に、基板上面のリード線上
には金又は半田等を被着して下地金属を形成しなければ
ならないため接続工程が複雑でかつ製造コストが高くな
るという問題があった。
［発明が解決しようとする技術的課題１以上の問題を解
決しようとする本発明の技術的課題は、簡潔でかつ安価
に製造できる半導体装置を提供することである。
決しようとする本発明の技術的課題は、簡潔でかつ安価
に製造できる半導体装置を提供することである。
［技術的課題を達成するための技術的手段１以上の技術
的課題を達成するための本発明の第１の技術的手段は半
導体装置本体における半導体材料を、アモルファス合金
又は部分的に結晶質を含むアモルファス合金によりなる
ワイヤから供給されるバンブ電極を介してリード線に電
気的に接続して形成することであり、第２の技術的手段
は半導体装置本体における半導体材料を、アモルファス
合金又は部分的に結晶質を含むアモルファス合金よりな
る芯線に、他の金属をコーティングして形成したワイヤ
から供給されるバンブ電極を介してリード線に電気的に
接続して形成することである。
的課題を達成するための本発明の第１の技術的手段は半
導体装置本体における半導体材料を、アモルファス合金
又は部分的に結晶質を含むアモルファス合金によりなる
ワイヤから供給されるバンブ電極を介してリード線に電
気的に接続して形成することであり、第２の技術的手段
は半導体装置本体における半導体材料を、アモルファス
合金又は部分的に結晶質を含むアモルファス合金よりな
る芯線に、他の金属をコーティングして形成したワイヤ
から供給されるバンブ電極を介してリード線に電気的に
接続して形成することである。
［発明の効果］
本発明は以上の様な構成にしたことにより下記の効果を
有する。
有する。
■半導体装置本体における半導体材料を、アモルファス
合金又は部分的に結晶質を含むアモルファス合金よりな
るワイヤから供給されるバンブ電極を介してリード線へ
接続したことにより、ボンダによるボールの供給が可能
となり精度の高い、かつ低コストの半導体装置を提供す
ることができる。
合金又は部分的に結晶質を含むアモルファス合金よりな
るワイヤから供給されるバンブ電極を介してリード線へ
接続したことにより、ボンダによるボールの供給が可能
となり精度の高い、かつ低コストの半導体装置を提供す
ることができる。
■ワイヤーがアモルファス合金の主要元素でコーティン
グされていることにより、ワイヤー先端に形成されるボ
ールが軟らかくかつその形状が安定しているため接着強
度が大きく、キャピラリによる変形が容易に行なえる。
グされていることにより、ワイヤー先端に形成されるボ
ールが軟らかくかつその形状が安定しているため接着強
度が大きく、キャピラリによる変形が容易に行なえる。
［実施例］
以下、本説明の一実施例を図面に基づいて説明する。
本実施例に使用される半導体装置本体（Ａ）は第１図に
示す如く、いわゆるリードレスチップキャリア（ＬＣＣ
）型であり、基板（１）がアルミナ又はガラスエポキシ
樹脂で形成され、該基板（１）の上面にはタングステン
メタライズ又は銅からなるリード線（２）が配設される
と共に基板（１）中央部には半導体材料（３）が搭載さ
れてバンブ電極（７ａ）を介して前記リード線（２）と
電気的に接続されている。
示す如く、いわゆるリードレスチップキャリア（ＬＣＣ
）型であり、基板（１）がアルミナ又はガラスエポキシ
樹脂で形成され、該基板（１）の上面にはタングステン
メタライズ又は銅からなるリード線（２）が配設される
と共に基板（１）中央部には半導体材料（３）が搭載さ
れてバンブ電極（７ａ）を介して前記リード線（２）と
電気的に接続されている。
さらに、該半導体材料（３）とリード線（２）の一部と
がシリコン等の保護樹脂で封止して形成されている。
がシリコン等の保護樹脂で封止して形成されている。
また、第２図〜第５図は前記半導体装＠（Ａ）において
、本発明の半導体材料の接続方法を示した断面図である
。
、本発明の半導体材料の接続方法を示した断面図である
。
第２図はワイヤホンダのキャピラリ（４）に挿通されて
いるアモルファス合金のワイヤー（５）であり、その先
端を電気トーチ（６）で加熱溶融するとボール（７）が
形成されるが、該ボール（７）はガラス化温度を越えて
結晶質となっており、ボール（７）の根本部のアモルフ
ァス相はガラス化温度より低温域であって構造緩和現象
の領域となっている。
いるアモルファス合金のワイヤー（５）であり、その先
端を電気トーチ（６）で加熱溶融するとボール（７）が
形成されるが、該ボール（７）はガラス化温度を越えて
結晶質となっており、ボール（７）の根本部のアモルフ
ァス相はガラス化温度より低温域であって構造緩和現象
の領域となっている。
上記アモルファス合金は常温において引張強度及び圧縮
強度が大きく強靭性を有するが前記構造緩和現象の領域
においては脆化し切断されやすい状態となる。
強度が大きく強靭性を有するが前記構造緩和現象の領域
においては脆化し切断されやすい状態となる。
上記要求を満たすために前記アモルファス合金は遷移金
属であるＣｕ、 Ａｇ５Ａｕ、旧、Ｐｄ、 Ｐｔ、 Ｃ
ｏ。
属であるＣｕ、 Ａｇ５Ａｕ、旧、Ｐｄ、 Ｐｔ、 Ｃ
ｏ。
Ｒｈ、 Ｉｒ、 Ｆｅ、 Ｈｎ、 Ｃｒ、ＨＯｌＨ、Ｒ
ｅ、 Ｖ 、 Ｎｂ、 Ｔａ。
ｅ、 Ｖ 、 Ｎｂ、 Ｔａ。
Ｔｉ、 Ｚｒ、ｌｉＦの内１種又は２種以上を含有し、
かつ半金属、半導体元素であるＢＳＣ，＾１、Ｓｉ、
Ｇａ。
かつ半金属、半導体元素であるＢＳＣ，＾１、Ｓｉ、
Ｇａ。
Ｇｅ、 Ｉｎ、 Ｓｎ、 Ｐｂ、及び非金属元素である
ｐ、ｓ。
ｐ、ｓ。
Ｓｂ、 Ｂｉの１種又は２種以上を５〜３０原子％、好
ましくは１０〜２０原子％配合させた組成とする。
ましくは１０〜２０原子％配合させた組成とする。
次に第３図及び第４図に示す如く、キャピラリ（４）を
下降させてアモルファス合金の細いワイヤー（５）先端
に形成されたボール（７）を配線であるリード線（２）
に付着させた状態でキャピラリ（４）を引き上げること
により、ボール（７）の根本部で細いワイヤー（５）か
ら切断されリード線（２）上にボール（７）が供給され
てバンブ電極（７ａ）が形成される。
下降させてアモルファス合金の細いワイヤー（５）先端
に形成されたボール（７）を配線であるリード線（２）
に付着させた状態でキャピラリ（４）を引き上げること
により、ボール（７）の根本部で細いワイヤー（５）か
ら切断されリード線（２）上にボール（７）が供給され
てバンブ電極（７ａ）が形成される。
以上の様な方法により基板（１）上面に配線されたリー
ド線（２）全線にバンブ電極（７ａ）が連続的に形成さ
れる。
ド線（２）全線にバンブ電極（７ａ）が連続的に形成さ
れる。
そして、第５図に示す如くこれらリード線（２）上面に
供給し付着されたバンブ電極（７ａ）を半導体材料（３
）表面に配設された内部配線（３ａ）に接着させること
により、該リード線（２）と内ｍ配ＩＩ（３ａ）とが電
気的に接続されると共に、該半導体材料（３）が取り付
けられるものである。
供給し付着されたバンブ電極（７ａ）を半導体材料（３
）表面に配設された内部配線（３ａ）に接着させること
により、該リード線（２）と内ｍ配ＩＩ（３ａ）とが電
気的に接続されると共に、該半導体材料（３）が取り付
けられるものである。
また第６図〜第９図は第２発明における半導体材料の接
続方法を示した断面図である。
続方法を示した断面図である。
第１０図における（５゛）は、アモルファス合金よりな
る＃ＡＩＩ！ｌ芯１ｆｔ（５°ａ）の表面にその主要金
ｉ層【５°ｂ）をコーティングしたワイヤーである。
る＃ＡＩＩ！ｌ芯１ｆｔ（５°ａ）の表面にその主要金
ｉ層【５°ｂ）をコーティングしたワイヤーである。
該ワイヤー（５゛）はアモルファス合金で形成した極Ｉ
ｌｌ芯線（５°ａ）に電気メッキ方により、その主要元
素のメッキ、例えばアモルファス合金がＰｄｌｉ合金の
場合はＰｄメッキ、ＡＵ基合金の場合はＡＵメッキ等を
施してメッキワイヤ（５°）を形成する。そして、該メ
ッキワイヤ（５゛）に引き抜き加工を施して同径のもの
を形成する。
ｌｌ芯線（５°ａ）に電気メッキ方により、その主要元
素のメッキ、例えばアモルファス合金がＰｄｌｉ合金の
場合はＰｄメッキ、ＡＵ基合金の場合はＡＵメッキ等を
施してメッキワイヤ（５°）を形成する。そして、該メ
ッキワイヤ（５゛）に引き抜き加工を施して同径のもの
を形成する。
第６図はワイヤボンダのキャピラリ（４）に挿通されて
いる前記メッキワイヤ（５°）を示したものであり、第
６図〜第９図に示す如く、本発明の半導体装置における
半導体材の接続は前述の如く第１発明と同じ接続方法に
より接続される。
いる前記メッキワイヤ（５°）を示したものであり、第
６図〜第９図に示す如く、本発明の半導体装置における
半導体材の接続は前述の如く第１発明と同じ接続方法に
より接続される。
さらに１本発明におけるアモルファス合金も第１発明と
同じ組成である。
同じ組成である。
第１図は半導体装置の断面図、第２図〜第９図は半導体
装置における半導体材料の接続方法を示す断面図、第１
０図はメッキワイヤの拡大断面図である。 尚、図中 （Ａ）二手導体装置本体 （２）：リード線（３）二手
導体材料 （５）（５’） ：ワイヤ（５°ａ）
：芯線 （５°ｂ）：他の金属のコーティング層を夫々示す。 第１図 第２図 ら
装置における半導体材料の接続方法を示す断面図、第１
０図はメッキワイヤの拡大断面図である。 尚、図中 （Ａ）二手導体装置本体 （２）：リード線（３）二手
導体材料 （５）（５’） ：ワイヤ（５°ａ）
：芯線 （５°ｂ）：他の金属のコーティング層を夫々示す。 第１図 第２図 ら
Claims (1)
- 【特許請求の範囲】 １）半導体装置本体における半導体材料を、アモルファ
ス合金又は部分的に結晶質を含むアモルファス合金によ
りなるワイヤから供給されるバンプ電極を介してリード
線に電気的に接続して形成した半導体装置。 ２）半導体装置本体における半導体材料を、アモルファ
ス合金又は部分的に結晶質を含むアモルファス合金より
なる芯線に、他の金属をコーティングして形成したワイ
ヤから供給されるバンプ電極を介してリード線に電気的
に接続して形成した半導体装置。 ３）前記他の金属がアモルファス合金の主要元素である
特許請求の範囲第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314164A JPS63168031A (ja) | 1986-12-29 | 1986-12-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314164A JPS63168031A (ja) | 1986-12-29 | 1986-12-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63168031A true JPS63168031A (ja) | 1988-07-12 |
| JPH0455531B2 JPH0455531B2 (ja) | 1992-09-03 |
Family
ID=18050012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314164A Granted JPS63168031A (ja) | 1986-12-29 | 1986-12-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63168031A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514912A (en) * | 1987-01-30 | 1996-05-07 | Tanaka Denshi Kogyo Kabushiki Kaisha | Method for connecting semiconductor material and semiconductor device used in connecting method |
| US7021521B2 (en) | 1998-10-28 | 2006-04-04 | International Business Machines Corporation | Bump connection and method and apparatus for forming said connection |
| JP2006520103A (ja) * | 2003-03-10 | 2006-08-31 | フェアチャイルド・セミコンダクター・コーポレーション | 被覆ワイヤーで形成された、フリップチップ用被覆金属のスタッドバンプ |
-
1986
- 1986-12-29 JP JP61314164A patent/JPS63168031A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514912A (en) * | 1987-01-30 | 1996-05-07 | Tanaka Denshi Kogyo Kabushiki Kaisha | Method for connecting semiconductor material and semiconductor device used in connecting method |
| US5514334A (en) * | 1987-01-30 | 1996-05-07 | Tanaka Denshi Kogyo Kabushiki Kaisha | Fine lead alloy wire for forming bump electrodes |
| US7021521B2 (en) | 1998-10-28 | 2006-04-04 | International Business Machines Corporation | Bump connection and method and apparatus for forming said connection |
| JP2006520103A (ja) * | 2003-03-10 | 2006-08-31 | フェアチャイルド・セミコンダクター・コーポレーション | 被覆ワイヤーで形成された、フリップチップ用被覆金属のスタッドバンプ |
| US7932171B2 (en) | 2003-03-10 | 2011-04-26 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0455531B2 (ja) | 1992-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US7060607B2 (en) | Circuit method integrating the power distribution functions of the circuits and leadframes into the chip surface | |
| US5514334A (en) | Fine lead alloy wire for forming bump electrodes | |
| US4631805A (en) | Semiconductor device including plateless package fabrication method | |
| US4546374A (en) | Semiconductor device including plateless package | |
| EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
| US5153704A (en) | Semiconductor device using annealed bonding wire | |
| US6747343B2 (en) | Aluminum leadframes with two nickel layers | |
| EP1367644A1 (en) | Semiconductor electronic device and method of manufacturing thereof | |
| JPS63168031A (ja) | 半導体装置 | |
| US20050133571A1 (en) | Flip-chip solder bump formation using a wirebonder apparatus | |
| EP0074378A1 (en) | Semiconductor device including plateless package | |
| JPS60134444A (ja) | バンプ電極形成方法 | |
| JPS63168037A (ja) | 半導体材料の接続方法 | |
| JPH0565052B2 (ja) | ||
| JPS63304587A (ja) | 電気的接続接点の形成方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 | |
| JPH0465534B2 (ja) | ||
| JPH0732170B2 (ja) | 半導体装置 | |
| JP3032789B2 (ja) | 超伝導装置 | |
| JP2549278Y2 (ja) | 混成集積回路基板 | |
| JPS647630A (en) | Bonding structure of semiconductor device | |
| JPH07122562A (ja) | バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造 |