JPS62281435A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62281435A
JPS62281435A JP12332886A JP12332886A JPS62281435A JP S62281435 A JPS62281435 A JP S62281435A JP 12332886 A JP12332886 A JP 12332886A JP 12332886 A JP12332886 A JP 12332886A JP S62281435 A JPS62281435 A JP S62281435A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
metal
wire
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12332886A
Other languages
English (en)
Inventor
Kanji Otsuka
寛治 大塚
Kunizo Sawara
佐原 邦造
Takeo Yamada
健雄 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12332886A priority Critical patent/JPS62281435A/ja
Publication of JPS62281435A publication Critical patent/JPS62281435A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、フリップチップに
よる半導体素子のボンディング技術の改良に関する。
〔従来の技術〕
半導体素子はその内部配線を外部のものと接続してはじ
めてその機能をはだすことができる。
半導体素子は多数の外部への接続端子をもっており、そ
の外部のものとの接続方式にはワイヤボンディング方式
の他、ワイヤレス方式もあり、後者の一方式としていわ
ゆるフリップチップによる接続方法がある。このフリシ
ブチップとは、一般に、半導体素子(チップ)を裏返し
にしてその表面または基板に形成された接続端子を用い
てボンディングする、いわゆるフェイスダウンボンディ
ングすることから与えられた呼称であり、フリップチッ
プにはその接続端子の形態によって、チップに金属ボー
ルをつけるボール方式、A2あるいはAgなどの合金に
より突起電極をつけるバンプ方式あるいは基板にペデス
タルをつけるペデスタル方式などがある。
これらのボール方式やバンプ方式は、いずれも、一般に
、内部配線(入2電極配線である場合が多い)を形成し
たプレーナー素子(ウェハ)に保護膜を形成し、該保護
膜を除去して接続端子用窓をあけ、上記内部配線に、例
えばCr−Cu−Auよりバリヤ金属をそれぞれ蒸着し
て多層に形成した上で、バンプ部分を残してエツチング
除去し、さらに、例えばマスク蒸着により、半田(Sn
−Pb)バンプを形成する。これらの方式として一般に
最も採用されているのは、コンドロールド・コラップス
(リフローチップ)であり、この方式によるチップボン
ディングはいわゆるCCB(コンドロールド・コラップ
ス・ボンディング)接続と称されている。
しかし乍ら、これらの方式は、上記のように接続端子完
成までに時間ががかり過ぎ、例えば14日間位もの日数
を要している。
なお、フリップチップについて述べた文献の例としては
、1980年1月15日■工業調査会発行rIC化実装
技術」P81があげられる。
〔発明が解決しようとする問題点〕
本発明はかかる従来技術の有する欠点を解消し、短時間
に接続端子を形成し、基板との接続が短時間に行なうこ
とができ、特に、CCB接続の場合の欠点を解消するこ
とができる技術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、ワイヤボンディングに使われて
いる熱圧着法(ネイルヘッドボンディング)を、その接
続端子の形成に利用したもので、半導体素子のワイヤボ
ンディングに際し、外部リードを取付ける場所であるボ
ンディングパッドに、従来のボール方式やバンプ方式と
異なり、直接、当該ネイルヘッド方式による金属接続端
子を形成する。その例は、ノズル中に金属i1(例えば
Au線)を通し、該Au線を、水素炎で焼き切り、その
先端部を溶融し、入Uボールを形成し、これをチップの
内部配線(i配線)の前記ボンディングパッド上に押付
は接合させ、次いで、適当のところでAu線を切断する
。これにより、チップのボンディングパッドに直接金属
接続端子が形成され、基板側にはこの接続端子の金属が
その中に拡散できる金属部を突設しておく。この金属部
は、例えば半田より構成される。
前記金属接続端子と金属部とを溶融させると、例えばA
u−3n共晶合金が形成され、接合を行なうことができ
る。
〔作用〕
このように、ネイルヘッド方式を利用し、バリヤー金属
を介さずに、直接、A2ポンディ/グバッド上に、A2
ボールなどよりなる金属接続端子を形成することにより
、従来方式に比して工程数が簡略化され、したがって、
工期も著しく短縮され、この接続端子の形成は、例えば
0.2秒程度で行なうことがモきる。基板との接合も、
−日程度で行なうことができる。
〔実施例〕
次に、本発明を実施例に基づき、図面を参照しつつ説明
する。
第4図に示すように、ノズル1の中に、Au線2を通し
、この金線2を水素焔3で焼き切ってできたボール(玉
)4を、半導体素子5の上にもってきて、A2配線6の
ボンディングパッド7の上に押付けする。
半導体素子5は、デバイス8上に、例えばSin。
膜よりなる絶縁膜9を被覆し、該絶縁膜9上にA2電極
配線6が敷設され、さらに、例えばガラス膜より成るデ
バイス表面保護膜10が該配線6上に被覆され、該保護
膜10にはホトレジスト技術などにより電極用窓があけ
られ、ボンディングパッド7が形成されている。半導体
素子(チップ)5は、例えばシリコン単結晶基板から成
り、周知の技術によってこのチップ内には多数の回路素
子が形成され、1つの回路機能が与えられている。回路
素子の具体例は、例えばMOSトランジスタから成り、
これらの回路素子によって、例えば論理回路およびメモ
リの回路機能が形成されている。
上記Auボール4の接合部、AU線2を適宜位置で切断
する。
これにより、第1図に示すように、半導体素子5のボン
ディングパッド7には、Auボールよりなる金属接続端
子4が、該パッド7上に直接形成される。
一方、基板との接続においては、当該半導体素子5を、
第2図に示すように、フェイスダウンポンディングにて
、基板11表面に突設された例えば半田(Sn−Pb)
よりなる金属部12に当接し、当該人Uポール4と当該
半田12とを溶融させて、第3図に示すように、その接
続を完成させる。
半田12中には人Uが拡散し、A u −S n共晶合
金が形成される。
基板11は、例えばプリント配線基板より成り、図示し
ていないが、基板表面には導体パターンが形成されてい
る。
これら、半導体素子5と基板11との接続は各種の態様
であり得る。
第5図および第6図にその態様による半導体装置の二三
の例を示す。
なお、これらの図において、第1図〜第4図を含めて共
通する符号は同一の機能を示す。
第5図に示すように、配線基板13上K、半導体素子5
をマルチに搭載する。半導体素子5と配線基板13との
接続は前記で述べた本発明による方式により行われてい
る。第5図にて、14は当該方式による接合部で、四角
形状の半導体素子5の裏面において基盤目状に前記Au
ポール4が形成されており、接合部14も複数個所にお
いて形成されている。
配線基板13は、例えばウェハに配線を施したもので、
該配線基板13の導体部15と、パッケージベース16
の裏面に垂設されたアウターリード17とは、コネクタ
ワイヤ18などを介して電気的に接続されている。この
パッケージは図示のごとく、アキシャルタイプに構成さ
れている。
パッケージベース16の上には、当該半導体素子5を接
続した配線基板13が接合材料19により固着されてい
る。
パッケージベース16上には、ボッティング枠20を接
合材料21により取付し、該ボッティング枠20に、封
止材22をボッティングする。該封止材22は、例えば
シリコーンゲルより成る。
ボッティング枠20上には、接合材料23を用いて、キ
ャップ24を取付けする。
第6図は、第5図に示すものと同様の材料を用いて構成
した半導体装置を示す。ただ、この装置では、アウター
リード25をデュアルインライン(DIL)様に引出し
、さらに、同図に示すように、パッケージベース16の
一方の面に放熱フィン26を取付している。
本発明によれば、第4図に示すように、ネイルヘッド方
式によりAuポール4を形成して、半導体素子5のボン
ディングパッド7に直接、金属接続端子を形成し、これ
を基板11の半田よりなる半球状金属部12に接続する
方式をとったので、Auポール4は例えば0.2秒/−
ポールの高スピードで形成でき、また、バリヤー金属を
介さず、したがって、短時間で接続端子が形成され、そ
れに伴ない、基板11との接合も短時間で行なうことが
できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば前記実施例ではAuポールを形成する例を示した
が、Cuポールなど他の金属や合金でもよい。
また、基板の金属部にあっても、半田のほかSnなどの
金属や合金により構成されていてもよい。
本発明による接続方式はテープキャリアなどの他の接続
方式にも適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
すなわち本発明によれば短時間に半導体素子と基板との
接続を行なうことができ、従来例に比して大巾に素子の
接続端子の形成、外部のものとの接続時間の短縮をはか
ることができた。
【図面の簡単な説明】
第1図は本発明による接続端子を有する半導体素子の要
部−個所面図、 第2図は基板との接続前説明断面図、 第3図は同接続后の説明断面図、 第4図は本発明実施例による接続端子形成説明一部所面
図、 第5図は本発明による接続形式を用いた半導体装置の一
例断面図、 第6図は同地の例を示す断面図である。 1・・ノズル、2・・・金属線(Au線)、3・・・水
素焔、4・・・金属接続端子(Auボール)、5・・・
半導体素子、6・・・内部配線(A[配線)、7・・・
ボンディングパッド、8・・・デバイス、9・・・絶縁
膜、1゜・・・デバイス表面保護膜、11・・・基板、
12・・・金属部、13・・・配線基板、14・・・接
合部、15・・・導体部、16・・・バクケージベース
、17・・・アウターリード、18・・・コネクタワイ
ヤ、19・・・接合材料、20・・・ボンティング枠、
21・・・接合材料、22・・・封止材、23・・・接
合材料、24・・・キャップ、25・・・アウターリー
ド、26・・・放熱フィン。

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子のボンディングパッドに、直接、ネイル
    ヘッド方式による金属接続端子を形成し、当該半導体素
    子を接続する側の基板に、前記接続端子の金属との間で
    共晶合金を形成する金属部を突設し、フリップチップ方
    式により当該半導体素子を当該基板に接続して成る構造
    を有する半導体装置。 2、ネイルヘッド方式による金属接続端子の形成が、金
    線の端部を溶融して得られた金ボールを、直接、半導体
    素子のボンディングパッドに接続後、当該金属の切断を
    行なうことより成り、かつ、基板の金属部が半球状の半
    田より成る、特許請求の範囲第1項記載の半導体装置。
JP12332886A 1986-05-30 1986-05-30 半導体装置 Pending JPS62281435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12332886A JPS62281435A (ja) 1986-05-30 1986-05-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12332886A JPS62281435A (ja) 1986-05-30 1986-05-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS62281435A true JPS62281435A (ja) 1987-12-07

Family

ID=14857835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12332886A Pending JPS62281435A (ja) 1986-05-30 1986-05-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS62281435A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478007A (en) * 1993-04-14 1995-12-26 Amkor Electronics, Inc. Method for interconnection of integrated circuit chip and substrate
US5536973A (en) * 1993-05-28 1996-07-16 Kabushiki Kaisha Toshiba Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
US6291570B1 (en) 1997-07-22 2001-09-18 Kyowa Chemical Industry Co Ltd Heat deterioration resistant flame retardant, resin composition and molded article
US6475897B1 (en) * 1999-11-10 2002-11-05 Seiko Instruments Inc. Semiconductor device and method of forming semiconductor device
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
US6911724B1 (en) * 2001-09-27 2005-06-28 Marvell International Ltd. Integrated chip package having intermediate substrate with capacitor
JP2006253228A (ja) * 2005-03-08 2006-09-21 Ricoh Co Ltd 電気構造体及び電気構造体の製造方法
US7215022B2 (en) 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478007A (en) * 1993-04-14 1995-12-26 Amkor Electronics, Inc. Method for interconnection of integrated circuit chip and substrate
US5536973A (en) * 1993-05-28 1996-07-16 Kabushiki Kaisha Toshiba Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6163463A (en) * 1996-12-06 2000-12-19 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection
US6291570B1 (en) 1997-07-22 2001-09-18 Kyowa Chemical Industry Co Ltd Heat deterioration resistant flame retardant, resin composition and molded article
US6475897B1 (en) * 1999-11-10 2002-11-05 Seiko Instruments Inc. Semiconductor device and method of forming semiconductor device
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
US7215022B2 (en) 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US6911724B1 (en) * 2001-09-27 2005-06-28 Marvell International Ltd. Integrated chip package having intermediate substrate with capacitor
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US6995463B1 (en) * 2001-09-27 2006-02-07 Marvell International Ltd. Integrated chip package having intermediate substrate and multiple semiconductor chips
US8525317B1 (en) 2001-09-27 2013-09-03 Marvell International Ltd. Integrated chip package having intermediate substrate with capacitor
JP2006253228A (ja) * 2005-03-08 2006-09-21 Ricoh Co Ltd 電気構造体及び電気構造体の製造方法

Similar Documents

Publication Publication Date Title
US6682998B2 (en) Methods for bumped die and wire bonded board-on-chip package
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US20080211070A1 (en) Flip chip contact (FCC) power package
KR100430330B1 (ko) 래핑기법을사용하여반도체칩의전극상에도전성범프(bump)를형성하는방법및이에의해서제조되는범프
US6320254B1 (en) Plug structure
US20060145319A1 (en) Flip chip contact (FCC) power package
JPH0567647A (ja) 半導体チツプのフリツプチツプ接合方法
KR970018287A (ko) 반도체 칩 본딩장치
JPH08510358A (ja) 集積回路チップと基板との相互接続
US6475897B1 (en) Semiconductor device and method of forming semiconductor device
JPH0455341B2 (ja)
JPS62281435A (ja) 半導体装置
US4067041A (en) Semiconductor device package and method of making same
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame
US6424049B1 (en) Semiconductor device having chip-on-chip structure and semiconductor chip used therefor
EP0074378A1 (en) Semiconductor device including plateless package
JPS6384128A (ja) 混成集積回路装置
US20150102425A1 (en) Flip chip contact (fcc) power package
JPH0645402A (ja) 配線基板の接続方法及び配線基板
JPS61279141A (ja) 可撓性テ−パリ−ドを有したリ−ドフレ−ムと機械的ダイ支持体の直接接続装置及び方法
JP3055496B2 (ja) 半導体装置の実装構造
JP3006957B2 (ja) 半導体装置の実装体
JP4084984B2 (ja) 半導体装置の製造方法
JPH11260850A (ja) 半導体装置およびその製造方法
JPS6143438A (ja) 半導体装置